CN113497603B - 借助于差分漂移电流感测来进行基线漂移修正的装置 - Google Patents

借助于差分漂移电流感测来进行基线漂移修正的装置 Download PDF

Info

Publication number
CN113497603B
CN113497603B CN202010249124.9A CN202010249124A CN113497603B CN 113497603 B CN113497603 B CN 113497603B CN 202010249124 A CN202010249124 A CN 202010249124A CN 113497603 B CN113497603 B CN 113497603B
Authority
CN
China
Prior art keywords
current
current mirror
mirror
group
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010249124.9A
Other languages
English (en)
Other versions
CN113497603A (zh
Inventor
陈玲
赵启宇
费晓冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhiyuan Microelectronics Suzhou Co ltd
Faraday Technology Corp
Original Assignee
Zhiyuan Microelectronics Suzhou Co ltd
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhiyuan Microelectronics Suzhou Co ltd, Faraday Technology Corp filed Critical Zhiyuan Microelectronics Suzhou Co ltd
Priority to CN202010249124.9A priority Critical patent/CN113497603B/zh
Priority to TW109120058A priority patent/TWI740539B/zh
Priority to US17/178,194 priority patent/US11381222B2/en
Publication of CN113497603A publication Critical patent/CN113497603A/zh
Application granted granted Critical
Publication of CN113497603B publication Critical patent/CN113497603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H03K5/007—Base line stabilisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels
    • H03K2005/00241—Layout of the delay element using circuits having two logic levels using shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种借助于差分漂移电流感测来进行基线漂移修正的装置，包含：多个滤波器，位于接收器的前端电路、且耦接至接收器的一组输入端子；以及修正电路，位于前端电路、且分别电气连接至所述组输入端子以及所述组次级端子。滤波器滤波于所述组输入端子上的一组输入信号以产生于一组次级端子上的一组差分信号，以供接收器进一步使用。修正电路依据所述组输入信号对所述组差分信号进行基线漂移修正。修正电路中，一组放大器以及一组电阻器形成差分漂移电流感测器以感测至少一差分漂移电流，且一组电流镜产生至少一相应的基线漂移补偿电流以进行基线漂移修正。本发明的装置能妥善地消除基线漂移且提供稳定的共模电压，且具备良好的电路特性。

Description

借助于差分漂移电流感测来进行基线漂移修正的装置
技术领域
本发明有关于信号处理，尤其关于一种借助于差分漂移电流感测(DifferentialWander Current Sensing)来进行基线漂移(Baseline Wander)修正的装置。
背景技术
依据相关技术，串行化器/解串行化器(Serializer/Deserializer，可简称为SerDes)架构可以应用于数据传输，诸如通过有限数量的输入/输出端子进行多个电路或装置之间的高速数据传输。SerDes架构在没有被妥善地设计的状况下可能有某些问题。例如，一SerDes接收器前端电路(front-end circuit)可具备一些滤波器，以供滤除不要的低频信号成分。当所述SerDes接收器前端电路的输入信号载有一连串连续逻辑值0或一连串连续逻辑值1的数据时，这些滤波器可能造成基线漂移效应(Baseline Wander Effect)。相关技术中提出一些建议，以尝试减轻这个效应，但可能带来额外的问题诸如某些副作用(例如：电路架构复杂、没有效率、速度慢、额外的数据处理…等)。因此，需要一种新颖的架构，以在没有副作用或较不可能带来副作用的状况下提升整体效能。
发明内容
本发明的一目的在于提供一种借助于差分漂移电流感测来进行基线漂移修正的装置，以解决上述问题。
本发明的另一目的在于提供一种借助于差分漂移电流感测来进行基线漂移修正的装置，以在没有副作用或较不可能带来副作用的状况下提升整体效能。
本发明之至少一实施例提供一种借助于差分漂移电流感测来进行基线漂移修正的装置，其中所述装置包含：多个滤波器，位于一接收器的前端电路(front-end circuit)、且耦接至所述接收器的一组输入端子；以及一修正电路，位于所述前端电路、且分别电气连接至所述组输入端子以及所述组次级端子。所述多个滤波器可用来滤波于所述组输入端子上的一组输入信号以产生于一组次级端子(secondary terminal)上的一组差分信号，以供所述接收器进一步使用，并且，所述修正电路可用来依据所述组输入信号对所述组差分信号进行所述基线漂移修正。例如，所述修正电路中的一组放大器以及一组电阻器可形成一差分漂移电流感测器，以于耦接于所述组输入端子之间的一差分漂移电流感测路径上感测至少一差分漂移电流，并且，所述修正电路中的一组电流镜可依据所述差分漂移电流感测路径上的所述至少一差分漂移电流产生至少一相应的基线漂移补偿电流，以进行所述基线漂移修正。
本发明有诸多好处，例如，本发明的装置能妥善地消除基线漂移且提供稳定的共模电压，且具备良好的电路特性。尤其，本发明的装置能提供较好的电源抑制比(PowerSupply Rejection Ratio，简称PSRR)且能最小化补偿时间延迟，并且能改善正/负扭曲(P/N skew)以及校准一或多种因素诸如器件失配(device mismatch)、输入差分信号不良等所引入的正/负偏移(P/N offset)，且还能对于交流耦合电容器前后的共模电压有很好的隔离度。相较于相关技术，本发明的装置具有较短的共模电压稳定时间，且更适合输入信号快速切换的应用。
附图说明
图1为依据本发明一实施例的一种借助于差分漂移电流感测来进行基线漂移修正的装置的示意图。
图2绘示图1所示的延迟电路的例子。
图3绘示图1所示的静噪检测器(squelch detector)的例子。
图4依据本发明一实施例绘示关于图1所示基线漂移修正电路的偏移校准(offsetcalibration)架构。
图5绘示图4所示的连续时间线性均衡器(continuous time linear equalizer，简称CTLE)模块的例子。
图6绘示图4所示的分切器的例子。
图7依据本发明一实施例绘示图1所示基线漂移修正电路的用于一第一工作模式的一第一组态。
图8依据本发明一实施例绘示图1所示基线漂移修正电路的用于一第二工作模式的一第二组态。
图9依据本发明一实施例绘示图1所示基线漂移修正电路的电路架构。
图10绘示图9所示的一组放大器的任一放大器的例子。
图11绘示图9所示的另一放大器的例子。
其中，附图标记说明如下：
100 接收器
110 HPF及BLWC模块
110H 滤波及共模控制电路
110S 静噪检测器
110D 延迟电路
112 基线漂移修正电路
120 CTLE模块
130 分切器
140 偏移校准逻辑电路
{RTERM}、{RAC}、{RD}、RS、 电阻器RAC’
{CAC}、CS 电容器
{CPAR} 寄生电容
I1、I1’、I2、I2’、I3、I3’、 电流源
I4、I4’
M1、M1’、M2、M2’、M3、M3’、 晶体管
M4、M4’、M5、M5’、M6、M6’
OPA、OPA(1)、OPA(2)、OPB 放大器
CBA、CBA’ 电流库
RXIP、RXIN 输入端子
RXOP、RXON 次级端子
D、Q、CK、RXIP’、RXIN’、 端子
IP_OPA、IN_OPA、O_OPA、
IP_OPB、IN_OPB、O_OPB、
VcmRX、VcmTX 共模电压
VDD 电源电压
GND 接地电压
VBIAS1、VBIAS2、VBIAS、 偏置电压
vbp1、vbp2、vbn1、vbn2
VREFP、VREFN、Vref 参考电压
VIP、VIN、 电压
VINP、VINN、VOUTP、VOUTN
ISENSE 差分漂移电流
IDC、ICALP、ICALN、 电流
αIDC、βαIDC、(1-β)αIDC、
αISENSE
o_sq 静噪检测器输出信号
clk、CLK、CLKB 时钟信号
blwc_en 基线漂移修正启用信号
MODE、MODE_b 模式信号
offsetCALP、offsetCALN 偏移校准信号
INP、INN、OUTP、OUTN 信号
α、β 参数
具体实施方式
图1为依据本发明一实施例的一种借助于差分漂移电流感测来进行基线漂移修正的装置的示意图，其中所述装置是可应用于(applicable to)一接收器100的前端电路。接收器100的例子可包含(但不限于)：SerDes架构中之接收器(简称SerDes接收器)。所述装置可包含一高通滤波器(high pass filter,HPF)及基线漂移修正(baseline wandercorrection,BLWC)模块(简称HPF及BLWC模块)110，而HPF及BLWC模块110可包含一滤波及共模控制电路110H、一检测模块以及一修正电路诸如一基线漂移修正电路112，其中所述检测模块可包含一静噪检测器110S以及一延迟电路110D，但本发明不限于此。在某些实施例中，所述检测模块可予以变化。如图1所示，HPF及BLWC模块110可包含多个滤波器，例如，多个被动组件，诸如滤波及共模控制电路110H中的多个电容器{CAC}与多个电阻器{{RTERM},{RAC}}。另外，HPF及BLWC模块110(例如：所述多个滤波器、基线漂移修正电路112等)可位于所述前端电路，但本发明不限于此。为了便于理解，在某些实施例中，一组件的相关参数可用所述组件的名称的斜体字来表示、及/或一端子上的信号可用所述端子的名称的斜体字来表示。
依据本实施例，所述多个滤波器诸如电容器{CAC}与多个电阻器{{RTERM},{RAC}}可耦接至接收器100的一组输入端子{RXIP,RXIN}，且可用来滤波于所述组输入端子{RXIP,RXIN}上的一组输入信号(例如：输入差分信号)以产生于一组次级端子(secondaryterminal){RXOP,RXON}上的一组差分信号，以供接收器100进一步使用。于所述多个滤波器中，一组电容器{CAC}可具有相同的电容值CAC，一组电阻器{RTERM}可具有相同的电阻值RTERM，且一组电阻器{RAC}可具有相同的电阻值RAC，其中通过所述组输入端子{RXIP,RXIN}，上列滤波器可耦接到至少一通信通道。另外，这组电阻器{RTERM}可视为接收器100的输入负载电阻，这组电容器{CAC}可视为交流耦合电容器，且电容器{CAC}与电阻器{RAC}可形成高通滤波器网络，以供阻隔直流分量。符号“CPAR”可代表寄生电容(parasitic capacitance)，其可包含连线电容、及/或后级电路输入电容。此外，所述修正电路诸如基线漂移修正电路112可分别电气连接至所述组输入端子{RXIP,RXIN}以及所述组次级端子{RXOP,RXON}，且可用来依据所述组输入信号对所述组差分信号进行所述基线漂移修正。
上述检测模块(例如：静噪检测器110S以及延迟电路110D)可耦接至所述组次级端子{RXOP,RXON}以及所述修正电路诸如基线漂移修正电路112，且可用来依据所述组差分信号或其衍生(derivative)信号进行检测以产生一基线漂移修正启用信号blwc_en，以供选择性地启用(enable)或停用(disable)基线漂移修正电路112。尤其，静噪检测器110S可依据所述组差分信号或其衍生信号进行静噪检测以产生一静噪检测器输出信号o_sq，以及延迟电路110D可依据静噪检测器输出信号o_sq进行延迟操作以产生基线漂移修正启用信号blwc_en。例如，静噪检测器110S可用于检测是否存在输入信号。若存在输入信号，静噪检测器110S输出静噪检测器输出信号o_sq成为有效输出，以供延迟电路110D产生基线漂移修正启用信号blwc_en信号。由于输入信号出现的时间点以及基线漂移修正启用信号blwc_en变成有效输出的时间点之间存在一段延迟时间TDelay，而这段时间内在没有启用基线漂移修正电路112的状况下就没有开启任何基线漂移补偿电流，所以共模电压能够快速稳定。
基于图1所示架构，所述装置不但能妥善地进行所述基线漂移修正，还能有效地隔离交流耦合电容器{CAC}前后的共模电压，诸如所述组输入端子{RXIP,RXIN}上的所述组输入信号的共模电压VcmTX以及所述组次级端子{RXOP,RXON}上的所述组差分信号的共模电压VcmRX，尤其，能快速地稳定共模电压VcmRX以控制共模电压VcmRX等于一参考电压Vref，但本发明不限于此。
另外，基线漂移修正电路112可依据相关信号诸如模式信号MODE、偏移校准信号offsetCALP与offsetCALN等以及相关参数诸如参数α、β等来操作，尤其，依据模式信号MODE于多个模式之间切换且依据偏移校准信号offsetCALP与offsetCALN进行偏移校准，但本发明不限于此。在某些实施例中，基线漂移修正电路112的多个功能的数量与种类、用来控制某些功能的相关信号、及/或设定某些功能的相关参数可予以变化。
图2绘示图1所示的延迟电路110D的例子。延迟电路110D可包含串联的多个触发器(Flip-Flop)，诸如用其输入/输出端子诸如端子D与Q接续地串联的多个D型触发器(DFlip-Flop，简称DFF)，且可通过在这个串联的DFF架构中用较慢速的时钟信号clk(例如其速度典型地小于用于数据采样的时钟信号CLK的速度)采样静噪检测器输出信号o_sq来实现，其中时钟信号clk被输入至这些DFF的每一DFF的时钟端子，诸如端子CK。
图3绘示图1所示的静噪检测器110S的例子。静噪检测器110S可依据偏置电压VBIAS1与VBIAS2、参考电压VREFP与VREFN以及图1所示的电压VIP与VIN来操作。例如，VDD>VBIAS2>GND且VDD>VBIAS1>GND，其中符号“VDD”与“GND”分别代表接收器100的电源电压与接地电压，但本发明不限于此。于图3所示电路架构中的除了位于最右侧的或门(OR gate)以外的上半部电路与下半部电路可分别视为静噪检测器110S的第一子电路与第二子电路，且可以几乎彼此相同，其差异在于第一子电路与第二子电路的各自的输入电压端子所分别接收的电压VIP与VIN交换。基于这个电路架构，静噪检测器110S可进行下列侦测以产生相应的输出：
如果|VIP-VIN|≥(VREFP-VREFN)，则o_sq＝1；
否则，o_sq＝0；
其中o_sq＝1代表静噪检测器输出信号o_sq载有逻辑值1(例如具有高电压位准)，且o_sq＝0代表静噪检测器输出信号o_sq载有逻辑值0(例如具有低电压位准)，但本发明不限于此。另外，参考电压VREFP可大于参考电压VREFN。所述第一子电路可检查“(VIP-VIN)≥(VREFP-VREFN)”是否为真以产生相应的逻辑值作为所述或门的上方输入，而所述第二子电路可检查“(VIN-VIP)≥(VREFP-VREFN)”是否为真以产生相应的逻辑值作为所述或门的下方输入，但本发明不限于此。
依据本实施例，静噪检测器110S可用于检测输入信号。如果输入信号的振幅达到(例如大于或等于)一预定振幅阈值诸如(VREFP-VREFN)并且输入信号的波形连续出现的时间(或宽度)达到(例如大于或等于)一预定时间阈值，则静噪检测器110S输出静噪检测器输出信号o_sq成为有效输出诸如高电压位准；否则，静噪检测器110S输出静噪检测器输出信号o_sq成为无效输出诸如低电压位准，但本发明不限于此。
图4依据本发明一实施例绘示关于图1所示基线漂移修正电路112的偏移校准架构。所述装置可还包含一连续时间线性均衡器(continuous time linear equalizer，简称CTLE)模块120、一分切器(slicer)130以及一偏移校准逻辑电路140，而这些组件可位于所述前端电路，但本发明不限于此。例如，一部分组件诸如CTLE模块120可以是可选(optional)组件。CTLE模块120可进行连续时间线性均衡。分切器130可通过CTLE模块120耦接至所述组次级端子{RXOP,RXON}，且可依据所述组差分信号或其衍生信号产生数字信号。偏移校准逻辑电路140可电气连接至分切器130以及所述修正电路诸如基线漂移修正电路112，且可依据所述数字信号产生偏移校准信号offsetCALP与offsetCALN，以控制基线漂移修正电路112进行偏移校准。
图5与图6分别绘示图4所示的CTLE模块120与分切器130的例子。CTLE模块120的输入端子上的电压VINP与VINN可分别代表所述组次级端子{RXOP,RXON}上的所述组差分信号，且CTLE模块120的输出端子上的电压VOUTP与VOUTN可分别代表图4所示分切器130的上方输入端子与下方输入端子的各自的信号，诸如图5所示分切器130的信号INP与INN，但本发明不限于此。例如，当实施CTLE模块120是不需要的，图5所示分切器130的信号INP与INN可分别代表所述组次级端子{RXOP,RXON}上的所述组差分信号。
如图5所示，CTLE模块120可包含多个晶体管、一组电阻器{RD}(其可具有相同的电阻值RD)、另一电阻器RS以及电容器CS,且可依据偏置电压VBIAS以及电压VINP与VINN操作,其中电阻器RS与电容器CS分别是可变电阻器与可变电容器，且可于需要时调整。例如，VDD>VBIAS>GND。CTLE模块120可进行连续时间线性均衡以对所述组差分信号的高频衰减进行补偿。另外，分切器130可包含如图6所示的多个晶体管，且可依据信号INP与INN诸如所述组差分信号或其衍生信号来产生所述数字信号。分切器130可依据时钟信号CLK及其反相信号诸如时钟信号CLKB来工作，当CLK＝1，CLKB＝0时判断输入信号，(例如：信号INP与INN之间的差，诸如信号(INP-INN))的方向，以通过所述数字信号输出相应的逻辑值至偏移校准逻辑电路140。当CLK＝1,CLKB＝0分切器输出保持不变。所述数字信号可载有逻辑值1或0，且其逻辑值1或0可用信号OUTP的电压是否大于信号OUTN的电压来表示。当模拟信号诸如信号(INP-INN)大于0时，分切器130可输出逻辑值1(例如：OUTP>OUTN)。当模拟信号诸如信号(INP-INN)小于0时，分切器130可输出逻辑值0(例如：OUTP<OUTN)。
基于图4所示的偏移校准架构，基线漂移修正电路112可通过前台(foreground)的方式进行偏移校准。在校准时，所述装置可暂时短接所述组输入端子{RXIP,RXIN}到输入共模电压诸如共模电压VcmTX,且可通过CTLE模块120和分切器130将所述组次级端子{RXOP,RXON}上的偏移转换成标识(或指出)所述偏移的正负的数字信号，并通过偏移校准逻辑电路140产生校准结果诸如偏移码(offset code)，以供反馈到基线漂移修正电路112中，其中偏移校准信号offsetCALP与offsetCALN可载有所述校准结果诸如偏移码。
依据某些实施例，基线漂移修正电路112可具有至少两种工作模式。当模式信号MODE所载的逻辑值等于1时(例如：MODE＝1)，共模电压VcmRX可以是基线漂移修正电路112的输入信号，且可用于提供共模反馈信息至基线漂移修正电路112，并且基线漂移修正电路112可通过所述组次级端子{RXOP,RXON}提供共模电压VcmRX和基线漂移补偿电流至主信号路径诸如图1下半部所示的横向路径。当模式信号MODE所载的逻辑值等于0时(例如：MODE＝0)时，共模电压VcmRX可以是基线漂移修正电路112的输出信号，用于提供共模电压VcmRX，其中基线漂移修正电路112可通过所述组次级端子{RXOP,RXON}提供基线漂移补偿电流。
图7依据本发明一实施例绘示图1所示基线漂移修正电路112的用于一第一工作模式的一第一组态。当模式信号MODE所载的逻辑值等于1时(例如：MODE＝1)，基线漂移修正电路112被设定为具有所述第一组态以操作于所述第一工作模式。所述修正电路诸如基线漂移修正电路112可包含一组放大器{OPA}诸如{OPA(1),OPA(2)}、具有和图1所示电阻器{RAC}相同的电阻值RAC的一组电阻器{RAC，RAC’}、一组电流镜以及另一放大器OPB，其中所述组电流镜可包含一第一电流镜诸如图7所示架构中的左半部的大部分组件以及一第二电流镜诸如图7所示架构中的右半部的大部分组件。所述组放大器{OPA(1),OPA(2)}的各自的第一输入端子(例如正端子“+”)可分别电气连接至所述组输入端子{RXIP,RXIN}，所述组电阻器{RAC，RAC’}可位于耦接于所述组输入端子{RXIP,RXIN}之间的一差分漂移电流感测路径(例如差分漂移电流ISENSE通过的U形路径)上，所述组电阻器{RAC，RAC’}的各自的第一端子(例如在这组电阻器中，电阻器RAC的左侧端子以及电阻器RAC’的右侧端子)可分别电气连接至所述组放大器{OPA(1),OPA(2)}的各自的第二输入端子(例如负端子“-”)。所述组电流镜可分别耦接至所述组电阻器{RAC，RAC’}、且分别电气连接至所述组次级端子{RXOP,RXON}，且可依据所述差分漂移电流感测路径上的至少一差分漂移电流(诸如ISENSE)于所述组次级端子{RXOP,RXON}中的至少一次级端子产生至少一相应的基线漂移补偿电流，以进行所述基线漂移修正，但本发明不限于此。例如，差分漂移电流ISENSE通过所述U形路径的方向可变成反方向，且图7左上角及右上角分别所示的电流(αISENSE)的各自的方向可对应地变成其各自的反方向。
依据本实施例，所述组放大器{OPA(1),OPA(2)}以及所述组电阻器{RAC，RAC’}可形成一差分漂移电流感测器，以于所述差分漂移电流感测路径上感测所述至少一差分漂移电流。所述组放大器{OPA(1),OPA(2)}可以是一组操作放大器。基于所述组放大器{OPA(1),OPA(2)}输出通过源极跟随器接回输入形成的负反馈环路的特性，所述差分漂移电流感测器可通过复制所述组输入信号的各自的电压位准来取得所述组输入信号之间的电压差，以于所述差分漂移电流感测路径上感测所述至少一差分漂移电流。另外，所述组电阻器{RAC，RAC’}可耦接于所述组电流镜之间，且所述组电流镜的各自的部分晶体管(例如晶体管M1、M1’、M2、M2’等)也可位于所述差分漂移电流感测路径上，以容许所述组电流镜取得所述至少一差分漂移电流诸如ISENSE。依据差分漂移电流ISENSE，所述第一电流镜及所述第二电流镜可分别产生所述至少一相应的基线漂移补偿电流的一第一基线漂移补偿电流及一第二基线漂移补偿电流，诸如图7左上角及右上角分别所示的电流(αISENSE)，以供进行所述基线漂移补偿。此外，嵌入至所述第一电流镜中的晶体管M5以及嵌入至所述第二电流镜中的晶体管M5’可位于所述差分漂移电流感测路径上。放大器OPA(1)的输出端子可电气连接至嵌入至所述第一电流镜中的晶体管M5的控制端子(例如栅极端子)，以及放大器OPA(2)的输出端子可电气连接至嵌入至所述第二电流镜中的晶体管M5’的控制端子(例如栅极端子)。
如图7所示，所述第一电流镜中的一第一群晶体管{M1,M2}以及一第二群晶体管{M3,M4}分别位于所述第一电流镜中的一第一电流路径(例如晶体管{M1,M2}往电流源I1与I2的路径)以及一第二电流路径(例如晶体管{M3,M4}往电流源I3与I4的路径)上，而所述第二电流镜中的一第一群晶体管{M1’,M2’}以及一第二群晶体管{M3’,M4’}分别位于所述第二电流镜中的一第一电流路径(例如晶体管{M1’,M2’}往电流源I1’与I2’的路径)以及一第二电流路径(例如晶体管{M3’,M4’}往电流源I3’与I4’的路径)上，其中所述第一电流镜以及所述第二电流镜的各自的第一电流路径分别和所述差分漂移电流感测路径诸如上述U形路径交叠。另外，所述第一电流镜中的第二群晶体管{M3,M4}的一晶体管M4的一端子(例如漏极端子)电气连接至所述组次级端子{RXOP,RXON}的一次级端子RXOP，而所述第二电流镜中的第二群晶体管{M3’,M4’}的一晶体管M4’的一端子(例如漏极端子)电气连接至所述组次级端子{RXOP,RXON}的另一次级端子RXON。
尤其，所述第一电流镜可包含分别位于所述第一电流镜中的所述第一电流路径以及所述第二电流路径上的至少一第一电流源以及至少一第二电流源(例如：分别位于这个第一电流路径的多个子电流路径上的多个第一电流源，诸如电流源I1与I2，以及分别位于这个第二电流路径的多个子电流路径上的多个第二电流源，诸如电流源I3与I4)，并且，所述第二电流镜可包含分别位于所述第二电流镜中的所述第一电流路径以及所述第二电流路径上的至少一第一电流源以及至少一第二电流源(例如：分别位于这个第一电流路径的多个子电流路径上的多个第一电流源，诸如电流源I1’与I2’，以及分别位于这个第二电流路径的多个子电流路径上的多个第二电流源，诸如电流源I3’与I4’)，其中，所述组电阻器{RAC，RAC’}可耦接于所述第一电流镜中的第一群晶体管{M1,M2}以及其内的所述至少一第一电流源(诸如电流源I1与I2)之间的一节点(例如电流源I1上方节点)以及所述第二电流镜中的第一群晶体管{M1’,M2’}以及其内的所述至少一第一电流源(诸如电流源I1’与I2’)之间的一节点(例如电流源I1’上方节点)之间，但本发明不限于此。在某些实施例中，图7所示架构可予以变化。
另外，所述第一电流镜的所述多个第一电流源的一电流源I1(例如固定电流源)以及另一电流源I2(例如受控电流源)可分别用来产生一第一静态工作偏置电流以及一第一偏移校准电流，诸如分别通过电流源I1与I2的电流IDC与ICALP，并且，所述第二电流镜的所述多个第一电流源的一电流源I1’(例如固定电流源)以及另一电流源I2’(例如受控电流源)可分别用来产生一第二静态工作偏置电流以及一第二偏移校准电流，诸如分别通过电流源I1’与I2’的电流IDC与ICALN。所述第一电流镜的所述多个第二电流源的一电流源I3(例如固定电流源)以及另一电流源I4(例如受控电流源)可分别用来产生另一第一静态工作偏置电流以及一第一共模电压稳定控制电流，诸如分别通过电流源I3与I4的电流(βαIDC)与((1-β)αIDC)，并且，所述第二电流镜的所述多个第二电流源的一电流源I3’(例如固定电流源)以及另一电流源I4’(例如受控电流源)可分别用来产生另一第二静态工作偏置电流以及一第二共模电压稳定控制电流，诸如分别通过电流源I3’与I4’的电流(βαIDC)与((1-β)αIDC)。
基于图7所示架构，参数α可用来控制电流(αISENSE)对差分漂移电流ISENSE的比率以及电流(αIDC)对电流IDC的比率，且参数β可用来控制电流(βαIDC)对电流(αIDC)的比率以及电流((1-β)αIDC)对电流(αIDC)的比率。举例来说，电流ICALP与ICALN可视为偏移补偿电流，电流源I3与I3’可提供部分静态工作偏置电流，且电流源I4与I4’可用于稳定共模电压VcmRX。放大器OPA(1)、嵌入至所述第一电流镜中的晶体管M5以及所述第一电流镜中的电流源I1可形成嵌入至所述第一电流镜中的一源极跟随器(source follower)，并且，放大器OPA(2)、嵌入至所述第二电流镜中的晶体管M5’以及所述第二电流镜中的电流源I1’可形成嵌入至所述第二电流镜中的一源极跟随器；源极跟随器输出耦接至放大器OPA一端子(例如负端子“-”)形成负反馈环路，这使得端子{RXIP’,RXIN’}上的电压分别和所述组输入端子{RXIP,RXIN}上的所述组输入信号的电压相等。在所述组输入端子{RXIP,RXIN}上有所述输入差分信号的情况下，例如，当输入端子RXIP上的电压为高电压位准、且输入端子RXIN上的电压为低电压位准时，端子{RXIP’,RXIN’}上的差分电压在所述组电阻器{RAC，RAC’}上可产生图7所示的差分漂移电流ISENSE,且所述组电流镜可依据差分漂移电流ISENSE产生基线漂移补偿电流诸如图7左上角及右上角分别所示的电流(αISENSE),以供补偿到所述组次级端子{RXOP,RXON}上。又例如，当输入端子RXIP上的电压为低电压位准、且输入端子RXIN上的电压为高电压位准时，端子{RXIP’,RXIN’}上的差分电压在所述组电阻器{RAC，RAC’}上可产生反方向的差分漂移电流-ISENSE(例如图7所示的差分漂移电流ISENSE的反方向电流),且所述组电流镜可依据反方向的差分漂移电流-ISENSE产生基线漂移补偿电流诸如反方向的电流-(αISENSE)(例如图7左上角及右上角分别所示的电流(αISENSE)的各自的反方向电流),以供补偿到所述组次级端子{RXOP,RXON}上。
此外，所述修正电路诸如基线漂移修正电路112可包含位于所述差分漂移电流感测路径上、且耦接至所述组电阻器{RAC，RAC’}的至少一开关，诸如晶体管M6与M6’。所述至少一开关诸如晶体管M6与M6’可依据基线漂移修正启用信号blwc_en控制所述差分漂移电流感测路径是否导通，以容许所述检测模块(例如静噪检测器110S以及延迟电路110D)通过基线漂移修正启用信号blwc_en选择性地启用或停用基线漂移修正电路112(尤其，其基线漂移修正及校准功能)。
于本实施例中，放大器OPB的第一输入端子以及第二输入端子(例如正端子“+”与负端子“-”)分别电气连接至所述组差分信号的共模电压VcmRX以及参考电压Vref。如图7左下角所示，所述第一电流镜的多个第二电流源I3与I4的所述另一电流源I4可以是受控电流源诸如压控电流源，并且可电气连接至放大器OPB的输出端子O_OPB、且可在放大器OPB的控制下操作以稳定共模电压VcmRX。如图7右下角所示，所述第二电流镜的多个第二电流源I3’与I4’的所述另一电流源I4’可以是受控电流源诸如压控电流源，并且可电气连接至放大器OPB的输出端子O_OPB、且可在所放大器OPB的控制下操作以稳定共模电压VcmRX。举例来说，在基线漂移修正电路112的控制下，所述组次级端子{RXOP,RXON}上的所述组差分信号可通过图1下半部所示的所述组电阻器{RAC}以产生共模电压VcmRX作为放大器OPB的正端子“+”的输入，而参考电压Vref可作为放大器OPB的负端子“-”的输入，其中放大器OPB的输出端子O_OPB上的输出信号可控制压控电流源I4与I4’，而这样的信号路径可形成共模反馈回路。
图8依据本发明一实施例绘示图1所示基线漂移修正电路112的用于一第二工作模式的一第二组态。当模式信号MODE所载的逻辑值等于0时(例如：MODE＝0)，基线漂移修正电路112被设定为具有所述第二组态以操作于所述第二工作模式。相较于图7所示架构，所述放大器OPB的所述第一输入端子(例如正端子“+”)、所述第二输入端子(例如负端子“-”)以及输出端子O_OPB可分别电气连接至参考电压Vref、所述组差分信号的共模电压VcmRX以及放大器OPB的所述第二输入端子(例如负端子“-”)，且放大器OPB可被配置成一单位增益缓冲器(unit gain buffer)，以通过所述多个滤波器的一部分滤波器(例如滤波及共模控制电路110H中的电阻器{RAC})向所述组次级端子{RXOP,RXON}提供共模电压VcmRX。当模式信号MODE所载的逻辑值等于0时(例如：MODE＝0)，基线漂移修正电路112产生基线漂移补偿电流的原理可和图7所示实施例相同，主要差异在于共模电压VcmRX的产生方式。
依据某些实施例，电流源I4与I4’可分别被组合至电流源I3与I3’中，但本发明不限于此。在某些实施例中，电流源I4与I4’可直接被移除，而非分别被组合至电流源I3与I3’中。
依据某些实施例，所述另一第一静态工作偏置电流可包含分别通过电流源I3与I4的电流(βαIDC)与((1-β)αIDC)的总电流(例如电流(αIDC))，并且所述另一第二静态工作偏置电流可包含分别通过电流源I3’与I4’的电流(βαIDC)与((1-β)αIDC)的总电流(例如电流(αIDC))。
图9依据本发明一实施例绘示图1所示基线漂移修正电路112的电路架构，其中这个电路架构可基于偏置电压vbp1、vbn1与vbn2来操作，而VDD>vbp1>vbn1>vbn2>GND，但本发明不限于此。基于模式信号MODE的选择，基线漂移修正电路112可依据模式信号MODE及其反相信号诸如模式信号MODE_b来进行组态切换(例如，通过其内的多个开关，如虚线框所示)，以于选择的模式中操作。当模式信号MODE所载的逻辑值等于1且模式信号MODE_b所载的逻辑值等于0时(例如：MODE＝1且MODE_b＝0)，基线漂移修正电路112被设定为具有图7所示第一组态以操作于第一工作模式。当模式信号MODE所载的逻辑值等于0且模式信号MODE_b所载的逻辑值等于1时(例如：MODE＝0且MODE_b＝1)，基线漂移修正电路112被设定为具有图8所示第二组态以操作于第二工作模式。另外，图4所示偏移校准逻辑电路140可通过偏移校准信号offsetCALP与offsetCALN控制所述第一电流镜的所述至少一第一电流源的一受控电流源I2(例如：图9所示电流库(current bank)CBA)以及所述第二电流镜的所述至少一第一电流源的一受控电流源I2’(例如：图9所示电流库CBA’)，以控制基线漂移修正电路112进行所述偏移校准。
依据某些实施例，图7与8中的某些电流源诸如压控电流源(如I1～I4,I1’～I4’)可用叠栅(cascode)结构实现，以减小电流失配和电源/接地噪信(power/ground noise)对共模电压VcmRX的影响。电流库CBA与CBA’可用于所述偏移校准。例如，由于基线漂移修正电路112的差分特性，当次级端子RXOP上存在正的偏移电压时，所述装置可通过增加电流库CBA’的电流进行校准；并且，当次级端子RXOP上存在负的偏移电压时，所述装置可通过增加电流库CBA的电流进行校准。另外，当次级端子RXON上存在正的偏移电压时，所述装置可通过增加电流库CBA的电流进行校准；并且，当次级端子RXON上存在负的偏移电压时，所述装置可通过增加电流库CBA’的电流进行校准。此外，偏移校准逻辑电路140可在一预定时间内累计其接收到的逻辑值1和0的数量。若逻辑值1的数量比逻辑值0多，这指出存在正的偏移(例如次级端子RXOP上存在上述正的偏移电压)，则所述装置可通过增加偏移校准信号offsetCALN增加电流ICALN以抵消所述正的偏移。若逻辑值0的数量比逻辑值1多，这指出存在负的偏移(例如次级端子RXOP上存在上述负的偏移电压)，则所述装置可通过增加偏移校准信号offsetCALP增加电流ICALP以抵消所述负的偏移。
依据某些实施例，关于电流库CBA及CBA’的操作可予以变化。例如，增加电流库CBA’的电流可被取代为减少电流库CBA的电流，或被取代为增加电流库CBA’的电流及减少电流库CBA的电流。又例如，增加电流库CBA的电流可被取代为减少电流库CBA’的电流，或被取代为增加电流库CBA的电流及减少电流库CBA’的电流。
依据某些实施例，所述多个模式的数量可予以变化，其中当这个数量减少为一个时，模式信号MODE与MODE_b以及相关的开关可省略。例如，图9所示的电路架构可被简化为图7所示的所述第一组态。又例如，图9所示的电路架构可被简化为图8所示的所述第二组态。
图10绘示图9所示的所述组放大器{OPA(1),OPA(2)}的任一放大器OPA(例如每一放大器)的例子，其中放大器OPA可基于偏置电压vbp1与vbp2来操作，而VDD>vbp2>vbp1>GND，但本发明不限于此。端子IP_OPA、IN_OPA与O_OPA可分别代表放大器OPA(诸如放大器{OPA(1),OPA(2)}的任一者)的所述第一输入端子(例如正端子“+”)、所述第二输入端子(例如负端子“-”)与所述输出端子。依据本实施例，放大器OPA可视为差分转单端差分运算放大器。放大器OPA可放大端子IP_OPA与IN_OPA的各自的输入电压之间的差分电压以将这个差分电压转换为端子O_OPA上的单端输出。
图11绘示图9所示的放大器OPB的例子，其中放大器OPB可基于偏置电压vbp1、vbp2、vbn1与vbn2来操作，而VDD>vbp2>vbp1>vbn1>vbn2>GND，但本发明不限于此。端子IP_OPB与IN_OPB可分别代表放大器OPB的所述第一输入端子(例如正端子“+”)与所述第二输入端子(例如负端子“-”)。依据本实施例，放大器OPB可采用叠栅(cascode)结构，且可被设计成具有输入极性切换功能，以依据端子IP_OPB与IN_OPB的各自的输入电压IP_OPB与IN_OPB正确地操作。当模式信号MODE所载的逻辑值等于1时(例如：MODE＝1且MODE_b＝0)，若IP_OPB>IN_OPB，输出端子O_OPB上的输出为正；以及若IP_OPB<IN_OPB，输出端子O_OPB上的输出为负。当模式信号MODE所载的逻辑值等于0时(例如：MODE＝0且MODE_b＝1)时，若IP_OPB>IN_OPB，输出端子O_OPB上的输出为负；以及若IP_OPB<IN_OPB，输出端子O_OPB上的输出为正。
基于以上实施例，本发明的装置能妥善地消除任何交流耦合电路(AC couplingcircuit)的基线漂移，且同时能为这个交流耦合电路提供稳定的共模电压，且具备良好的电路特性，包括但不限于：
(1)本发明的装置能基于差分漂移电流感测来进行电流补偿，尤其，能通过侦测所述组输入端子{RXIP,RXIN}上的输入差分信号的电压差产生相应的补偿电流，以供对基线漂移进行补偿，其中采用具有叠栅(cascode)结构的电流源能提供极佳的电源抑制比(PSRR)且极度地抑制电源电压引入的共模噪声；
(2)本发明的装置采用模拟(Analog)架构以最小化补偿时间延迟，尤其，能通过基线漂移修正电路112的全差分结构来改善输入差分信号的正/负扭曲且能通过偏移校准逻辑电路140来补偿且校准一或多种因素诸如器件失配、输入差分信号不良等所引入的正/负偏移；
(3)本发明的装置能避免提供从所述组次级端子RXOP与RXON到所述组输入端子{RXIP,RXIN}的任何反馈路径，且因此能对于交流耦合电容器(例如：图1所示的电容器{CAC})前后的共模电压VcmTX与VcmRX有很好的隔离度，其中设定所述组次级端子{RXOP,RXON}的共模电压VcmRX对于所述组输入端子{RXIP,RXIN}的共模电压VcmTX没有任何影响；以及
(4)本发明的装置能依据静噪检测器110S的输出信息(例如：载有检测结果的静噪检测器输出信号)在所述组次级端子{RXOP,RXON}上的差分信号的共模电压稳定的初始阶段暂时停用基线漂移修正电路112，以最小化共模电压稳定时间，且因此能够适用于输入信号快速切换的应用中，其中所述装置在提供基线漂移补偿的同时，能够通过共模反馈回路(例如：通过图7所示的第二放大器OPB、电流源I4与I4’、所述组次级端子{RXOP,RXON}等的反馈回路)或者单位增益缓冲器(例如：图8所示的第二放大器OPB及其连接)提供共模电压。
例如，本发明的装置可应用于各种高速接口产品诸如各类SerDes电子产品，其中所述高速接口产品可符合至少一通信标准诸如外围组件快速互联(Peripheral ComponentInterconnect Express，PCIe)标准、通用串行总线(Universal Serial Bus，USB)标准等，尤其，其最新或较新版本，诸如PCIe G4、USB 3.1等。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种借助于差分漂移电流感测来进行基线漂移修正的装置，其特征在于，包含：
多个滤波器，位于接收器的前端电路、且耦接至所述接收器的一组输入端子，用来滤波于所述组输入端子上的一组输入信号以产生于一组次级端子上的一组差分信号，以供所述接收器进一步使用；以及
修正电路，位于所述前端电路、且分别电气连接至所述组输入端子以及所述组次级端子，用来依据所述组输入信号对所述组差分信号进行所述基线漂移修正，其中所述修正电路中的一组放大器以及一组电阻器形成差分漂移电流感测器，以于耦接于所述组输入端子之间的差分漂移电流感测路径上感测至少一差分漂移电流，以及所述修正电路中的一组电流镜依据所述差分漂移电流感测路径上的所述至少一差分漂移电流产生至少一相应的基线漂移补偿电流，以进行所述基线漂移修正。
2.如权利要求1所述的装置，其特征在于，所述修正电路包含：
所述组放大器，其中所述组放大器的各自的第一输入端子分别电气连接至所述组输入端子；
所述组电阻器，位于耦接于所述组输入端子之间的所述差分漂移电流感测路径上，其中所述组电阻器的各自的第一端子分别电气连接至所述组放大器的各自的第二输入端子；以及
所述组电流镜，分别耦接至所述组电阻器、且分别电气连接至所述组次级端子，用来依据所述差分漂移电流感测路径上的所述至少一差分漂移电流于所述组次级端子中的至少一次级端子产生所述至少一相应的基线漂移补偿电流，以进行所述基线漂移修正。
3.如权利要求1所述的装置，其特征在于，所述组电阻器是耦接于所述组电流镜之间，且所述组电流镜的各自的部分晶体管也位于所述差分漂移电流感测路径上，以容许所述组电流镜取得所述至少一差分漂移电流。
4.如权利要求1所述的装置，其特征在于，所述组电流镜的第一电流镜及第二电流镜分别产生所述至少一相应的基线漂移补偿电流的第一基线漂移补偿电流及第二基线漂移补偿电流，以供进行基线漂移补偿。
5.如权利要求1所述的装置，其特征在于，所述组电流镜包含第一电流镜以及第二电流镜；嵌入至所述第一电流镜中的晶体管以及嵌入至所述第二电流镜中的晶体管位于所述差分漂移电流感测路径上；所述组放大器的第一放大器的输出端子电气连接至嵌入至所述第一电流镜中的所述晶体管的控制端子；以及所述组放大器的第二放大器的输出端子电气连接至嵌入至所述第二电流镜中的所述晶体管的控制端子。
6.如权利要求5所述的装置，其特征在于，所述第一放大器、嵌入至所述第一电流镜中的所述晶体管以及所述第一电流镜中的一电流源形成嵌入至所述第一电流镜中的一源极跟随器；以及所述第二放大器、嵌入至所述第二电流镜中的所述晶体管以及所述第二电流镜中的一电流源形成嵌入至所述第二电流镜中的一源极跟随器。
7.如权利要求1所述的装置，其特征在于，所述组电流镜的第一电流镜中的第一群晶体管以及一第二群晶体管分别位于所述第一电流镜中的第一电流路径以及第二电流路径上；所述组电流镜的第二电流镜中的第一群晶体管以及第二群晶体管分别位于所述第二电流镜中的第一电流路径以及第二电流路径上；以及所述第一电流镜以及所述第二电流镜的各自的第一电流路径分别和所述差分漂移电流感测路径交叠。
8.如权利要求7所述的装置，其特征在于，所述第一电流镜中的所述第二群晶体管的晶体管的端子电气连接至所述组次级端子的一第一次级端子；以及所述第二电流镜中的所述第二群晶体管的晶体管的端子电气连接至所述组次级端子的第二次级端子。
9.如权利要求7所述的装置，其特征在于，所述第一电流镜包含分别位于所述第一电流镜中的所述第一电流路径以及所述第二电流路径上的至少一第一电流源以及至少一第二电流源；所述第二电流镜包含分别位于所述第二电流镜中的所述第一电流路径以及所述第二电流路径上的至少一第一电流源以及至少一第二电流源；以及所述组电阻器是耦接于所述第一电流镜中的所述第一群晶体管以及所述第一电流镜中的所述至少一第一电流源之间的节点以及所述第二电流镜中的所述第一群晶体管以及所述第二电流镜中的所述至少一第一电流源之间的节点之间。
10.如权利要求9所述的装置，其特征在于，所述第一电流镜的所述至少一第一电流源包含分别位于所述第一电流镜中的所述第一电流路径的多个子电流路径上的多个第一电流源，其中所述第一电流镜的所述多个第一电流源的电流源以及另一电流源分别用来产生第一静态工作偏置电流以及第一偏移校准电流；以及所述第二电流镜的所述至少一第一电流源包含分别位于所述第二电流镜中的所述第一电流路径的多个子电流路径上的多个第一电流源，其中所述第二电流镜的所述多个第一电流源的电流源以及另一电流源分别用来产生第二静态工作偏置电流以及第二偏移校准电流。
11.如权利要求10所述的装置，其特征在于，所述第一电流镜的所述多个第一电流源的所述另一电流源是受控电流源；以及所述第二电流镜的所述多个第一电流源的所述另一电流源是受控电流源。
12.如权利要求10所述的装置，其特征在于，所述第一电流镜的所述至少一第二电流源包含分别位于所述第一电流镜中的所述第二电流路径的多个子电流路径上的多个第二电流源，其中所述第一电流镜的所述多个第二电流源的电流源以及另一电流源分别用来产生另一第一静态工作偏置电流以及第一共模电压稳定控制电流；以及所述第二电流镜的所述至少一第二电流源包含分别位于所述第二电流镜中的所述第二电流路径的多个子电流路径上的多个第二电流源，其中所述第二电流镜的所述多个第二电流源的电流源以及另一电流源分别用来产生另一第二静态工作偏置电流以及第二共模电压稳定控制电流。
13.如权利要求9所述的装置，其特征在于，所述第一电流镜的所述至少一第二电流源包含分别位于所述第一电流镜中的所述第二电流路径的多个子电流路径上的多个第二电流源，其中所述第一电流镜的所述多个第二电流源的电流源以及另一电流源分别用来产生第一静态工作偏置电流以及第一共模电压稳定控制电流；以及所述第二电流镜的所述至少一第二电流源包含分别位于所述第二电流镜中的所述第二电流路径的多个子电流路径上的多个第二电流源，其中所述第二电流镜的所述多个第二电流源的电流源以及另一电流源分别用来产生第二静态工作偏置电流以及第二共模电压稳定控制电流。
14.如权利要求13所述的装置，其特征在于，还包含：
另一放大器，其中所述另一放大器的第一输入端子以及第二输入端子分别电气连接至所述组差分信号的共模电压以及参考电压，其中：
所述第一电流镜的所述多个第二电流源的所述另一电流源是受控电流源，并且电气连接至所述另一放大器的输出端子、且在所述另一放大器的控制下操作以稳定所述共模电压；以及
所述第二电流镜的所述多个第二电流源的所述另一电流源是受控电流源，并且电气连接至所述另一放大器的所述输出端子、且在所述另一放大器的控制下操作以稳定所述共模电压。
15.如权利要求1所述的装置，其特征在于，还包含：
另一放大器，其中所述另一放大器的第一输入端子、第二输入端子以及输出端子分别电气连接至参考电压、所述组差分信号的共模电压以及所述另一放大器的所述第二输入端子，以及所述另一放大器被配置成一单位增益缓冲器，以通过所述多个滤波器的一部分滤波器向所述组次级端子提供所述共模电压。
16.如权利要求1所述的装置，其特征在于，还包含：
分切器，耦接至所述组次级端子，用来依据所述组差分信号或其衍生信号产生数字信号；以及
偏移校准逻辑电路，电气连接至所述分切器以及所述修正电路，用来依据所述数字信号产生偏移校准信号，以控制所述修正电路进行偏移校准。
17.如权利要求16所述的装置，其特征在于，所述组电流镜的第一电流镜中的至少一第一电流源以及至少一第二电流源分别位于所述第一电流镜中的第一电流路径以及第二电流路径上；所述组电流镜的第二电流镜中的至少一第一电流源以及至少一第二电流源分别位于所述第二电流镜中的第一电流路径以及第二电流路径上；所述第一电流镜以及所述第二电流镜的各自的第一电流路径分别和所述差分漂移电流感测路径交叠；以及所述偏移校准逻辑电路通过所述偏移校准信号控制所述第一电流镜的所述至少一第一电流源的受控电流源以及所述第二电流镜的所述至少一第一电流源的受控电流源，以控制所述修正电路进行所述偏移校准。
18.如权利要求1所述的装置，其特征在于，还包含：
检测模块，耦接至所述组次级端子以及所述修正电路，用来依据所述组差分信号或其衍生信号进行检测以产生基线漂移修正启用信号，以供选择性地启用或停用所述修正电路。
19.如权利要求18所述的装置，其特征在于，所述检测模块包含：
静噪检测器，耦接至所述组次级端子，用来依据所述组差分信号或其衍生信号进行静噪检测以产生静噪检测器输出信号；以及
延迟电路，耦接至所述静噪检测器以及所述修正电路，用来依据所述静噪检测器输出信号进行延迟操作以产生所述基线漂移修正启用信号。
20.如权利要求18所述的装置，其特征在于，所述组电流镜的第一电流镜中的第一群晶体管以及一第二群晶体管分别位于所述第一电流镜中的第一电流路径以及第二电流路径上；所述组电流镜的第二电流镜中的第一群晶体管以及第二群晶体管分别位于所述第二电流镜中的第一电流路径以及第二电流路径上；所述第一电流镜以及所述第二电流镜的各自的第一电流路径分别和所述差分漂移电流感测路径交叠；以及所述修正电路还包含：
至少一开关，位于所述差分漂移电流感测路径上、且耦接至所述组电阻器，用来依据所述基线漂移修正启用信号控制所述差分漂移电流感测路径是否导通，以容许所述检测模块通过所述基线漂移修正启用信号选择性地启用或停用所述修正电路。
CN202010249124.9A 2020-04-01 2020-04-01 借助于差分漂移电流感测来进行基线漂移修正的装置 Active CN113497603B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010249124.9A CN113497603B (zh) 2020-04-01 2020-04-01 借助于差分漂移电流感测来进行基线漂移修正的装置
TW109120058A TWI740539B (zh) 2020-04-01 2020-06-15 藉助於差動漂移電流感測來進行基線漂移修正的裝置
US17/178,194 US11381222B2 (en) 2020-04-01 2021-02-17 Apparatus for performing baseline wander correction with aid of differential wander current sensing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010249124.9A CN113497603B (zh) 2020-04-01 2020-04-01 借助于差分漂移电流感测来进行基线漂移修正的装置

Publications (2)

Publication Number Publication Date
CN113497603A CN113497603A (zh) 2021-10-12
CN113497603B true CN113497603B (zh) 2023-09-19

Family

ID=77922681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010249124.9A Active CN113497603B (zh) 2020-04-01 2020-04-01 借助于差分漂移电流感测来进行基线漂移修正的装置

Country Status (3)

Country Link
US (1) US11381222B2 (zh)
CN (1) CN113497603B (zh)
TW (1) TWI740539B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3528359B1 (en) * 2018-02-15 2022-06-15 General Electric Technology GmbH Improvements in or relating to communication conduits within communications assemblies
TWI782694B (zh) * 2021-09-06 2022-11-01 智原科技股份有限公司 時序調整電路、時序不對稱消除方法及接收電路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140857A (en) * 1999-03-29 2000-10-31 Intel Corporation Method and apparatus for reducing baseline wander
US6211716B1 (en) * 1999-05-28 2001-04-03 Kendin Communications, Inc. Baseline wander compensation circuit and method
CN101272367A (zh) * 2007-03-20 2008-09-24 普诚科技股份有限公司 基准线漂移修正装置及其方法
CN105406824A (zh) * 2014-09-09 2016-03-16 意法半导体股份有限公司 共模反馈电路、对应信号处理电路和方法
US9800218B1 (en) * 2016-06-27 2017-10-24 Qualcomm Incorporated Apparatus and method for correcting baseline wander and offset insertion in AC coupling circuits
CN107483044A (zh) * 2017-07-06 2017-12-15 北京时代民芯科技有限公司 一种用于网口芯片的基线漂移电压纠正电路
CN108353042A (zh) * 2015-10-20 2018-07-31 亚德诺半导体集团 基线漂移的补偿
CN109039964A (zh) * 2017-06-09 2018-12-18 恩智浦有限公司 用于校正易受基线漂移影响的信号的电路
US10523470B1 (en) * 2018-07-19 2019-12-31 Faraday Technology Corp. Apparatus for performing baseline wander correction

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961817B2 (en) * 2006-09-08 2011-06-14 Lsi Corporation AC coupling circuit integrated with receiver with hybrid stable common-mode voltage generation and baseline wander compensation
TWI435548B (zh) * 2010-11-18 2014-04-21 Himax Media Solutions Inc 基準線漫遊校正系統及方法
US9602315B2 (en) * 2014-12-12 2017-03-21 Intel Corporation Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140857A (en) * 1999-03-29 2000-10-31 Intel Corporation Method and apparatus for reducing baseline wander
US6211716B1 (en) * 1999-05-28 2001-04-03 Kendin Communications, Inc. Baseline wander compensation circuit and method
CN101272367A (zh) * 2007-03-20 2008-09-24 普诚科技股份有限公司 基准线漂移修正装置及其方法
CN105406824A (zh) * 2014-09-09 2016-03-16 意法半导体股份有限公司 共模反馈电路、对应信号处理电路和方法
CN108353042A (zh) * 2015-10-20 2018-07-31 亚德诺半导体集团 基线漂移的补偿
US9800218B1 (en) * 2016-06-27 2017-10-24 Qualcomm Incorporated Apparatus and method for correcting baseline wander and offset insertion in AC coupling circuits
CN109039964A (zh) * 2017-06-09 2018-12-18 恩智浦有限公司 用于校正易受基线漂移影响的信号的电路
CN107483044A (zh) * 2017-07-06 2017-12-15 北京时代民芯科技有限公司 一种用于网口芯片的基线漂移电压纠正电路
US10523470B1 (en) * 2018-07-19 2019-12-31 Faraday Technology Corp. Apparatus for performing baseline wander correction
CN110739924A (zh) * 2018-07-19 2020-01-31 智原科技股份有限公司 用来进行基线漂移修正的装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Decoupling -Capacitor Free and Enlarged-ICMR ECG Readout Circuit Using Offset Feedback Cancelling and Charge Pump-Sustained Input Stage Techniques;Jiwei Huang等;《2017 International Conference on Circuits, Devices and Systems》;16-20 *
基于CMOS的血氧饱和传感器接口电路设计;邹佳玻;《中国优秀硕士学位论文全文数据库信息科技辑》(第03（2020）期);I135-259 *

Also Published As

Publication number Publication date
TW202139664A (zh) 2021-10-16
TWI740539B (zh) 2021-09-21
US11381222B2 (en) 2022-07-05
CN113497603A (zh) 2021-10-12
US20210313970A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
KR101357331B1 (ko) 고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법
US9136904B2 (en) High bandwidth equalizer and limiting amplifier
US7560969B2 (en) Receiver of high speed digital interface
JPH09331363A (ja) 伝送路損失等化回路
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
US20120049946A1 (en) Equalization circuit
US11901868B2 (en) Amplifier circuit, adder circuit, reception circuit, and integrated circuit
US7999612B2 (en) Operational amplifier having DC offset cancellation capability
CN113497603B (zh) 借助于差分漂移电流感测来进行基线漂移修正的装置
EP0320471A2 (en) Common mode sensing and control in balanced amplifier chains
US10523470B1 (en) Apparatus for performing baseline wander correction
CN113765489B (zh) 具有多个输入偏移的跟踪的斩波放大器
KR20090078643A (ko) Ｄｃ 오프셋을 실시간으로 제거하는 ｄｃ 오프셋 보상 회로및 상기 ｄｃ 오프셋 보상 회로를 포함하는 수신 시스템
WO2006125063A2 (en) Increasing the linearity of a transconductance cell
US7663442B2 (en) Data receiver including a transconductance amplifier
US20230092750A1 (en) Reception circuit for optical communication
KR101210634B1 (ko) 전류 피드백 기기 증폭기 및 전류 피드백 기기 증폭 방법
EP0410295A2 (en) Single-ended chopper stabilized operational amplifier
US10122335B2 (en) Low voltage high speed CMOS line driver without tail current source
US11063567B2 (en) Input circuit with wide range input voltage compatibility
US11277144B1 (en) Analog-based DC offset compensation
US20120044103A1 (en) Parallel interpolation a/d converter and digital equalizer
US20240364312A1 (en) Termination circuit of receiver
US20230025101A1 (en) Analog front-end device
US9754638B1 (en) Sense amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant