TW202139664A - 藉助於差動漂移電流感測來進行基線漂移修正的裝置 - Google Patents

藉助於差動漂移電流感測來進行基線漂移修正的裝置 Download PDF

Info

Publication number
TW202139664A
TW202139664A TW109120058A TW109120058A TW202139664A TW 202139664 A TW202139664 A TW 202139664A TW 109120058 A TW109120058 A TW 109120058A TW 109120058 A TW109120058 A TW 109120058A TW 202139664 A TW202139664 A TW 202139664A
Authority
TW
Taiwan
Prior art keywords
current
mirror
current mirror
group
differential
Prior art date
Application number
TW109120058A
Other languages
English (en)
Other versions
TWI740539B (zh
Inventor
陳玲
啟宇 趙
費曉冬
Original Assignee
大陸商智原微電子（蘇州）有限公司
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商智原微電子（蘇州）有限公司, 智原科技股份有限公司 filed Critical 大陸商智原微電子（蘇州）有限公司
Application granted granted Critical
Publication of TWI740539B publication Critical patent/TWI740539B/zh
Publication of TW202139664A publication Critical patent/TW202139664A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H03K5/007—Base line stabilisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels
    • H03K2005/00241—Layout of the delay element using circuits having two logic levels using shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本發明的藉助於差動漂移電流感測來進行基線漂移修正的裝置包含濾波器及修正電路。濾波器位於接收器的前端電路、且耦接至接收器的一組輸入端子，且可濾波於該組輸入端子上的一組輸入訊號以產生於一組次級端子上的一組差動訊號，以供接收器進一步使用。修正電路位於前端電路、且分別電氣連接至該組輸入端子以及該組次級端子，且可依據該組輸入訊號對該組差動訊號進行基線漂移修正。修正電路中，一組放大器以及一組電阻器形成差動漂移電流感測器以感測至少一差動漂移電流，且一組電流鏡產生至少一對應的基線漂移補償電流以進行基線漂移修正。

Description

藉助於差動漂移電流感測來進行基線漂移修正的裝置
本發明有關於訊號處理，尤其關於一種藉助於差動漂移電流感測（Differential Wander Current Sensing）來進行基線漂移（Baseline Wander）修正的裝置。
依據相關技術，序列化器／解序列化器（Serializer/Deserializer，可簡稱為SerDes）架構可以應用於資料傳輸，諸如透過有限數量的輸入／輸出端子進行多個電路或裝置之間的高速資料傳輸。SerDes架構在沒有被妥善地設計的狀況下可能有某些問題。例如，一SerDes接收器前端電路（front-end circuit）可具備一些濾波器，以供濾除不要的低頻訊號成分。當該SerDes接收器前端電路的輸入訊號載有一連串連續邏輯值0或一連串連續邏輯值1的資料時，這些濾波器可能造成基線漂移效應（Baseline Wander Effect）。相關技術中提出一些建議，以嘗試減輕這個效應，但可能帶來額外的問題諸如某些副作用（例如：電路架構複雜、沒有效率、速度慢、額外的資料處理…等）。因此，需要一種新穎的架構，以在沒有副作用或較不可能帶來副作用的狀況下提升整體效能。
本發明的一目的在於提供一種藉助於差動漂移電流感測來進行基線漂移修正的裝置，以解決上述問題。
本發明的另一目的在於提供一種藉助於差動漂移電流感測來進行基線漂移修正的裝置，以在沒有副作用或較不可能帶來副作用的狀況下提升整體效能。
本發明之至少一實施例提供一種藉助於差動漂移電流感測來進行基線漂移修正的裝置，其中該裝置包含：多個濾波器，位於一接收器的前端電路（front-end circuit）、且耦接至該接收器的一組輸入端子；以及一修正電路，位於該前端電路、且分別電氣連接至該組輸入端子以及該組次級端子。該多個濾波器可用來濾波於該組輸入端子上的一組輸入訊號以產生於一組次級端子（secondary terminal）上的一組差動訊號，以供該接收器進一步使用，並且，該修正電路可用來依據該組輸入訊號對該組差動訊號進行該基線漂移修正。例如，該修正電路中的一組放大器以及一組電阻器可形成一差動漂移電流感測器，以於耦接於該組輸入端子之間的一差動漂移電流感測路徑上感測至少一差動漂移電流，並且，該修正電路中的一組電流鏡可依據該差動漂移電流感測路徑上的該至少一差動漂移電流產生至少一對應的基線漂移補償電流，以進行該基線漂移修正。
本發明有諸多好處，例如，本發明的裝置能妥善地消除基線漂移且提供穩定的共模電壓，且具備良好的電路特性。尤其，本發明的裝置能提供較好的電源抑制比（Power Supply Rejection Ratio，簡稱PSRR）且能最小化補償時間延遲，並且能改善正/負扭曲（P/N skew）以及校準一或多種因素諸如器件失配（device mismatch）、輸入差動訊號不良等所引入的正/負偏移（P/N offset），且還能對於交流耦合電容器前後的共模電壓有很好的隔離度。相較於相關技術，本發明的裝置具有較短的共模電壓穩定時間，且更適合輸入訊號快速切換的應用。
第1圖為依據本發明一實施例的一種藉助於差動漂移電流感測來進行基線漂移修正的裝置的示意圖，其中該裝置是可應用於（applicable to）一接收器100的前端電路。接收器100的例子可包含（但不限於）：SerDes架構中之接收器（簡稱SerDes接收器）。該裝置可包含一高通濾波器（high pass filter, HPF）及基線漂移修正（baseline wander correction, BLWC）模組（簡稱HPF及BLWC模組）110，而HPF及BLWC模組110可包含一濾波及共模控制電路110H、一檢測模組以及一修正電路諸如一基線漂移修正電路112，其中該檢測模組可包含一靜噪檢測器110S以及一延遲電路110D，但本發明不限於此。在某些實施例中，該檢測模組可予以變化。如第1圖所示，HPF及BLWC模組110可包含多個濾波器，例如，多個被動元件，諸如濾波及共模控制電路110H中的多個電容器{CAC }與多個電阻器{{RTERM }, {RAC }}。另外，HPF及BLWC模組110（例如：該多個濾波器、基線漂移修正電路112等）可位於該前端電路，但本發明不限於此。為了便於理解，在某些實施例中，一元件（component）的相關參數可用該元件的名稱的斜體字來表示、及／或一端子上的訊號可用該端子的名稱的斜體字來表示。
依據本實施例，該多個濾波器諸如電容器{CAC }與多個電阻器{{RTERM }, {RAC }}可耦接至接收器100的一組輸入端子{RXIP, RXIN}，且可用來濾波於該組輸入端子{RXIP, RXIN}上的一組輸入訊號（例如：輸入差動訊號）以產生於一組次級端子（secondary terminal）{RXOP, RXON}上的一組差動訊號，以供接收器100進一步使用。於該多個濾波器中，一組電容器{CAC }可具有相同的電容值CAC ，一組電阻器{RTERM }可具有相同的電阻值RTERM ，且一組電阻器{RAC }可具有相同的電阻值RAC ，其中透過該組輸入端子{RXIP, RXIN}，上列濾波器可耦接到至少一通信通道。另外，這組電阻器{RTERM }可視為接收器100的輸入負載電阻，這組電容器{CAC }可視為交流耦合電容器，且電容器{CAC }與電阻器{RAC }可形成高通濾波器網路，以供阻隔直流分量。符號「CPAR 」可代表寄生電容（parasitic capacitance），其可包含連線電容、及／或後級電路輸入電容。此外，該修正電路諸如基線漂移修正電路112可分別電氣連接至該組輸入端子{RXIP, RXIN}以及該組次級端子{RXOP, RXON}，且可用來依據該組輸入訊號對該組差動訊號進行該基線漂移修正。
上述檢測模組（例如：靜噪檢測器110S以及延遲電路110D）可耦接至該組次級端子{RXOP, RXON}以及該修正電路諸如基線漂移修正電路112，且可用來依據該組差動訊號或其衍生（derivative）訊號進行檢測以產生一基線漂移修正啟用訊號blwc_en，以供選擇性地啟用（enable）或停用（disable）基線漂移修正電路112。尤其，靜噪檢測器110S可依據該組差動訊號或其衍生訊號進行靜噪檢測以產生一靜噪檢測器輸出訊號o_sq，以及延遲電路110D可依據靜噪檢測器輸出訊號o_sq進行延遲操作以產生基線漂移修正啟用訊號blwc_en。例如，靜噪檢測器110S可用於檢測是否存在輸入訊號。若存在輸入訊號，靜噪檢測器110S輸出靜噪檢測器輸出訊號o_sq成為有效輸出，以供延遲電路110D產生基線漂移修正啟用訊號blwc_en訊號。由於輸入訊號出現的時間點以及基線漂移修正啟用訊號blwc_en變成有效輸出的時間點之間存在一段延遲時間TDelay ，而這段時間內在沒有啟用基線漂移修正電路112的狀況下就沒有開啟任何基線漂移補償電流，所以共模電壓能夠快速穩定。
基於第1圖所示架構，該裝置不但能妥善地進行該基線漂移修正，還能有效地隔離交流耦合電容器{CAC }前後的共模電壓，諸如該組輸入端子{RXIP, RXIN}上的該組輸入訊號的共模電壓VcmTX 以及該組次級端子{RXOP, RXON}上的該組差動訊號的共模電壓VcmRX ，尤其，能快速地穩定共模電壓VcmRX 以控制共模電壓VcmRX 等於一參考電壓Vref，但本發明不限於此。
另外，基線漂移修正電路112可依據相關訊號諸如模式訊號MODE、偏移校準訊號offsetCALP 與offsetCALN 等以及相關參數諸如參數α、β等來操作，尤其，依據模式訊號MODE於多個模式之間切換且依據偏移校準訊號offsetCALP 與offsetCALN 進行偏移校準，但本發明不限於此。在某些實施例中，基線漂移修正電路112的多個功能的數量與種類、用來控制某些功能的相關訊號、及／或設定某些功能的相關參數可予以變化。
第2圖繪示第1圖所示的延遲電路110D的例子。延遲電路110D可包含串聯的多個正反器（Flip-Flop），諸如用其輸入/輸出端子諸如端子D與Q接續地串聯的多個D型正反器（D Flip-Flop，簡稱DFF），且可藉由在這個串聯的DFF架構中用較慢速的時脈訊號clk（例如其速度典型地小於用於資料採樣的時脈訊號CLK的速度）採樣靜噪檢測器輸出訊號o_sq來實現，其中時脈訊號clk被輸入至這些DFF的每一DFF的時脈端子，諸如端子CK。
第3圖繪示第1圖所示的靜噪檢測器110S的例子。靜噪檢測器110S可依據偏置（bias）電壓VBIAS1與VBIAS2、參考電壓VREFP與VREFN以及第1圖所示的電壓VIP與VIN來操作。例如，VDD > VBIAS2 > GND且VDD > VBIAS1 > GND，其中符號「VDD」與「GND」分別代表接收器100的電源電壓與接地電壓，但本發明不限於此。於第3圖所示電路架構中的除了位於最右側的或閘（OR gate）以外的上半部電路與下半部電路可分別視為靜噪檢測器110S的第一子電路與第二子電路，且可以幾乎彼此相同，其差異在於第一子電路與第二子電路的各自的輸入電壓端子所分別接收的電壓VIP與VIN交換。基於這個電路架構，靜噪檢測器110S可進行下列偵測以產生對應的輸出： 如果 | VIP - VIN | ≥ (VREFP - VREFN)，則o_sq = 1； 否則，o_sq = 0； 其中o_sq = 1代表靜噪檢測器輸出訊號o_sq載有邏輯值1（例如具有高電壓位準），且o_sq = 0代表靜噪檢測器輸出訊號o_sq載有邏輯值0（例如具有低電壓位準），但本發明不限於此。另外，參考電壓VREFP可大於參考電壓VREFN。該第一子電路可檢查「(VIP - VIN) ≥ (VREFP - VREFN)」是否為真以產生對應的邏輯值作為該或閘的上方輸入，而該第二子電路可檢查「(VIN - VIP) ≥ (VREFP - VREFN)」是否為真以產生對應的邏輯值作為該或閘的下方輸入，但本發明不限於此。
依據本實施例，靜噪檢測器110S可用於檢測輸入訊號。如果輸入訊號的振幅達到（例如大於或等於）一預定振幅閾值諸如(VREFP - VREFN)並且輸入訊號的波形連續出現的時間（或寬度）達到（例如大於或等於）一預定時間閾值，則靜噪檢測器110S輸出靜噪檢測器輸出訊號o_sq成為有效輸出諸如高電壓位準；否則，靜噪檢測器110S輸出靜噪檢測器輸出訊號o_sq成為無效輸出諸如低電壓位準，但本發明不限於此。
第4圖依據本發明一實施例繪示關於第1圖所示基線漂移修正電路112的偏移校準架構。該裝置可還包含一連續時間線性等化器（continuous time linear equalizer，簡稱CTLE）模組120、一分切器（slicer）130以及一偏移校準邏輯電路140，而這些元件可位於該前端電路，但本發明不限於此。例如，一部分元件諸如CTLE模組120可以是可選（optional）元件。CTLE模組120可進行連續時間線性均衡。分切器130可透過CTLE模組120耦接至該組次級端子{RXOP, RXON}，且可依據該組差動訊號或其衍生訊號產生數位訊號。偏移校準邏輯電路140可電氣連接至分切器130以及該修正電路諸如基線漂移修正電路112，且可依據該數位訊號產生偏移校準訊號offsetCALP 與offsetCALN ，以控制基線漂移修正電路112進行偏移校準。
第5圖與第6圖分別繪示第4圖所示的CTLE模組120與分切器130的例子。CTLE模組120的輸入端子上的電壓VINP 與VINN 可分別代表該組次級端子{RXOP, RXON}上的該組差動訊號，且CTLE模組120的輸出端子上的電壓VOUTP 與VOUTN 可分別代表第4圖所示分切器130的上方輸入端子與下方輸入端子的各自的訊號，諸如第5圖所示分切器130的訊號INP與INN，但本發明不限於此。例如，當實施CTLE模組120是不需要的，第5圖所示分切器130的訊號INP與INN可分別代表該組次級端子{RXOP, RXON}上的該組差動訊號。
如第5圖所示，CTLE模組120可包含多個電晶體、一組電阻器{RD }（其可具有相同的電阻值RD ）、另一電阻器RS 以及電容器CS ，且可依據偏置電壓VBIAS 以及電壓VINP 與VINN 操作，其中電阻器RS 與電容器CS 分別是可變電阻器與可變電容器，且可於需要時調整。例如，VDD > VBIAS > GND。CTLE模組120可進行連續時間線性均衡以對該組差動訊號的高頻衰減進行補償。另外，分切器130可包含如第6圖所示的多個電晶體，且可依據訊號INP與INN諸如該組差動訊號或其衍生訊號來產生該數位訊號。分切器130可依據時脈訊號CLK及其反相訊號諸如時脈訊號CLKB來工作，尤其，當CLK = 1且CLKB = 0時，判斷輸入訊號（例如：訊號INP與INN之間的差，諸如訊號(INP - INN)）的方向，以透過該數位訊號輸出對應的邏輯值至偏移校準邏輯電路140；當CLK = 0且CLKB = 1時，分切器130的輸出保持不變。該數位訊號可載有邏輯值1或0，且其邏輯值1或0可用訊號OUTP的電壓是否大於訊號OUTN的電壓來表示。當類比訊號諸如訊號(INP - INN)大於0時，分切器130可輸出邏輯值1（例如：OUTP > OUTN）。當類比訊號諸如訊號(INP - INN)小於0時，分切器130可輸出邏輯值0（例如：OUTP > OUTN）。
基於第4圖所示的偏移校準架構，基線漂移修正電路112可透過前台（foreground）的方式進行偏移校準。在校準時，該裝置可暫時短接該組輸入端子{RXIP, RXIN}到輸入共模電壓諸如共模電壓VcmTX ，且可透過CTLE模組120和分切器130將該組次級端子{RXOP, RXON}上的偏移轉換成標識（或指出）該偏移的正負的數位訊號，並透過偏移校準邏輯電路140產生校準結果諸如偏移碼（offset code），以供反饋到基線漂移修正電路112中，其中偏移校準訊號offsetCALP 與offsetCALN 可載有該校準結果諸如偏移碼。
依據某些實施例，基線漂移修正電路112可具有至少兩種工作模式。當模式訊號MODE所載的邏輯值等於1時（例如：MODE=1），共模電壓VcmRX 可以是基線漂移修正電路112的輸入訊號，且可用於提供共模反饋資訊至基線漂移修正電路112，並且基線漂移修正電路112可透過該組次級端子{RXOP, RXON}提供共模電壓VcmRX 和基線漂移補償電流至主訊號路徑諸如第1圖下半部所示的橫向路徑。當模式訊號MODE所載的邏輯值等於0時（例如：MODE=0）時，共模電壓VcmRX 可以是基線漂移修正電路112的輸出訊號，用於提供共模電壓VcmRX ，其中基線漂移修正電路112可透過該組次級端子{RXOP, RXON}提供基線漂移補償電流。
第7圖依據本發明一實施例繪示第1圖所示基線漂移修正電路112的用於一第一工作模式的一第一組態。當模式訊號MODE所載的邏輯值等於1時（例如：MODE=1），基線漂移修正電路112被設定為具有該第一組態以操作於該第一工作模式。該修正電路諸如基線漂移修正電路112可包含一組放大器{OPA}諸如{OPA(1), OPA(2)}、具有和第1圖所示電阻器{RAC }相同的電阻值RAC 的一組電阻器{RAC , RAC ’}、一組電流鏡以及另一放大器OPB，其中該組電流鏡可包含一第一電流鏡諸如第7圖所示架構中的左半部的大部分元件以及一第二電流鏡諸如第7圖所示架構中的右半部的大部分元件。該組放大器{OPA(1), OPA(2)}的各自的第一輸入端子（例如正端子「+」）可分別電氣連接至該組輸入端子{RXIP, RXIN}，該組電阻器{RAC , RAC ’}可位於耦接於該組輸入端子{RXIP, RXIN}之間的一差動漂移電流感測路徑（例如差動漂移電流ISENSE 通過的U形路徑）上，該組電阻器{RAC , RAC ’}的各自的第一端子（例如在這組電阻器中，電阻器RAC 的左側端子以及電阻器RAC ’的右側端子）可分別電氣連接至該組放大器{OPA(1), OPA(2)}的各自的第二輸入端子（例如負端子「-」）。該組電流鏡可分別耦接至該組電阻器{RAC , RAC ’}、且分別電氣連接至該組次級端子{RXOP, RXON}，且可依據該差動漂移電流感測路徑上的至少一差動漂移電流（諸如ISENSE ）於該組次級端子{RXOP, RXON}中的至少一次級端子產生至少一對應的基線漂移補償電流，以進行該基線漂移修正，但本發明不限於此。例如，差動漂移電流ISENSE 通過該U形路徑的方向可變成反方向，且第7圖左上角及右上角分別所示的電流(αISENSE )的各自的方向可對應地變成其各自的反方向。
依據本實施例，該組放大器{OPA(1), OPA(2)}以及該組電阻器{RAC , RAC ’}可形成一差動漂移電流感測器，以於該差動漂移電流感測路徑上感測該至少一差動漂移電流。該組放大器{OPA(1), OPA(2)}可以是一組操作放大器。基於該組放大器{OPA(1), OPA(2)}輸出透過源極跟隨器接回輸入形成的負反饋回路的特性，該差動漂移電流感測器可藉由複製該組輸入訊號的各自的電壓位準來取得該組輸入訊號之間的電壓差，以於該差動漂移電流感測路徑上感測該至少一差動漂移電流。另外，該組電阻器{RAC , RAC ’}可耦接於該組電流鏡之間，且該組電流鏡的各自的部分電晶體（例如電晶體M1 、M1 ’、M2 、M2 ’等）也可位於該差動漂移電流感測路徑上，以容許該組電流鏡取得該至少一差動漂移電流諸如ISENSE 。依據差動漂移電流ISENSE ，該第一電流鏡及該第二電流鏡可分別產生該至少一對應的基線漂移補償電流的一第一基線漂移補償電流及一第二基線漂移補償電流，諸如第7圖左上角及右上角分別所示的電流(αISENSE )，以供進行該基線漂移補償。此外，嵌入至該第一電流鏡中的電晶體M5 以及嵌入至該第二電流鏡中的電晶體M5 ’可位於該差動漂移電流感測路徑上。放大器OPA(1)的輸出端子可電氣連接至嵌入至該第一電流鏡中的電晶體M5 的控制端子（例如閘極端子），以及放大器OPA(2)的輸出端子可電氣連接至嵌入至該第二電流鏡中的電晶體M5 ’的控制端子（例如閘極端子）。
如第7圖所示，該第一電流鏡中的一第一群電晶體{M1 , M2 }以及一第二群電晶體{M3 , M4 }分別位於該第一電流鏡中的一第一電流路徑（例如電晶體{M1 , M2 }往電流源I1 與I2 的路徑）以及一第二電流路徑（例如電晶體{M3 , M4 }往電流源I3 與I4 的路徑）上，而該第二電流鏡中的一第一群電晶體{M1 ’, M2 ’}以及一第二群電晶體{M3 ’, M4 ’}分別位於該第二電流鏡中的一第一電流路徑（例如電晶體{M1 ’, M2 ’}往電流源I1 ’與I2 ’的路徑）以及一第二電流路徑（例如電晶體{M3 ’, M4 ’}往電流源I3 ’與I4 ’的路徑）上，其中該第一電流鏡以及該第二電流鏡的各自的第一電流路徑分別和該差動漂移電流感測路徑諸如上述U形路徑交疊。另外，該第一電流鏡中的第二群電晶體{M3 , M4 }的一電晶體M4 的一端子（例如汲極端子）電氣連接至該組次級端子{RXOP, RXON}的一次級端子RXOP，而該第二電流鏡中的第二群電晶體{M3 ’, M4 ’}的一電晶體M4 ’的一端子（例如汲極端子）電氣連接至該組次級端子{RXOP, RXON}的另一次級端子RXON。
尤其，該第一電流鏡可包含分別位於該第一電流鏡中的該第一電流路徑以及該第二電流路徑上的至少一第一電流源以及至少一第二電流源（例如：分別位於這個第一電流路徑的多個子電流路徑上的多個第一電流源，諸如電流源I1 與I2 ，以及分別位於這個第二電流路徑的多個子電流路徑上的多個第二電流源，諸如電流源I3 與I4 ），並且，該第二電流鏡可包含分別位於該第二電流鏡中的該第一電流路徑以及該第二電流路徑上的至少一第一電流源以及至少一第二電流源（例如：分別位於這個第一電流路徑的多個子電流路徑上的多個第一電流源，諸如電流源I1 ’與I2 ’，以及分別位於這個第二電流路徑的多個子電流路徑上的多個第二電流源，諸如電流源I3 ’與I4 ’），其中，該組電阻器{RAC , RAC ’}可耦接於該第一電流鏡中的第一群電晶體{M1 , M2 }以及其內的該至少一第一電流源（諸如電流源I1 與I2 ）之間的一節點（例如電流源I1 上方節點）以及該第二電流鏡中的第一群電晶體{M1 ’, M2 ’}以及其內的該至少一第一電流源（諸如電流源I1 ’與I2 ’）之間的一節點（例如電流源I1 ’上方節點）之間，但本發明不限於此。在某些實施例中，第7圖所示架構可予以變化。
另外，該第一電流鏡的該多個第一電流源的一電流源I1 （例如固定電流源）以及另一電流源I2 （例如受控電流源（controlled current source））可分別用來產生一第一靜態工作偏置電流以及一第一偏移校準電流，諸如分別通過電流源I1 與I2 的電流IDC 與ICALP ，並且，該第二電流鏡的該多個第一電流源的一電流源I1 ’（例如固定電流源）以及另一電流源I2 ’（例如受控電流源）可分別用來產生一第二靜態工作偏置電流以及一第二偏移校準電流，諸如分別通過電流源I1 ’與I2 ’的電流IDC 與ICALN 。該第一電流鏡的該多個第二電流源的一電流源I3 （例如固定電流源）以及另一電流源I4 （例如受控電流源）可分別用來產生另一第一靜態工作偏置電流以及一第一共模電壓穩定控制電流，諸如分別通過電流源I3 與I4 的電流(βαIDC )與((1-β)αIDC )，並且，該第二電流鏡的該多個第二電流源的一電流源I3 ’（例如固定電流源）以及另一電流源I4 ’（例如受控電流源）可分別用來產生另一第二靜態工作偏置電流以及一第二共模電壓穩定控制電流，諸如分別通過電流源I3 ’與I4 ’的電流(βαIDC )與((1-β)αIDC )。
基於第7圖所示架構，參數α可用來控制電流(αISENSE )對差動漂移電流ISENSE 的比率以及電流(αIDC )對電流IDC 的比率，且參數β可用來控制電流(βαIDC )對電流(αIDC )的比率以及電流((1-β)αIDC )對電流(αIDC )的比率。舉例來說，電流ICALP 與ICALN 可視為偏移補償電流，電流源I3 與I3 ’可提供部分靜態工作偏置電流，且電流源I4 與I4 ’可用於穩定共模電壓VcmRX 。放大器OPA(1)、嵌入至該第一電流鏡中的電晶體M5 以及該第一電流鏡中的電流源I1 可形成嵌入至該第一電流鏡中的一源極跟隨器（source follower），並且，放大器OPA(2)、嵌入至該第二電流鏡中的電晶體M5 ’以及該第二電流鏡中的電流源I1 ’可形成嵌入至該第二電流鏡中的一源極跟隨器；源極跟隨器輸出耦接至放大器OPA一端子（例如負端子「-」）形成負反饋回路，這使得端子{RXIP’, RXIN’}上的電壓分別和該組輸入端子{RXIP, RXIN}上的該組輸入訊號的電壓相等。在該組輸入端子{RXIP, RXIN}上有該輸入差動訊號的情況下，例如，當輸入端子RXIP上的電壓為高電壓位準、且輸入端子RXIN上的電壓為低電壓位準時，端子{RXIP’, RXIN’}上的差動電壓在該組電阻器{RAC , RAC ’}上可產生第7圖所示的差動漂移電流ISENSE ，且該組電流鏡可依據差動漂移電流ISENSE 產生基線漂移補償電流諸如第7圖左上角及右上角分別所示的電流(αISENSE )，以供補償到該組次級端子{RXOP, RXON}上。又例如，當輸入端子RXIP上的電壓為低電壓位準、且輸入端子RXIN上的電壓為高電壓位準時，端子{RXIP’, RXIN’}上的差動電壓在該組電阻器{RAC , RAC ’}上可產生反方向的差動漂移電流-ISENSE （例如第7圖所示的差動漂移電流ISENSE 的反方向電流），且該組電流鏡可依據反方向的差動漂移電流-ISENSE 產生基線漂移補償電流諸如反方向的電流-(αISENSE )（例如第7圖左上角及右上角分別所示的電流(αISENSE )的各自的反方向電流），以供補償到該組次級端子{RXOP, RXON}上。
此外，該修正電路諸如基線漂移修正電路112可包含位於該差動漂移電流感測路徑上、且耦接至該組電阻器{RAC , RAC ’}的至少一開關，諸如電晶體M6 與M6 ’。該至少一開關諸如電晶體M6 與M6 ’可依據基線漂移修正啟用訊號blwc_en控制該差動漂移電流感測路徑是否導通，以容許該檢測模組（例如靜噪檢測器110S以及延遲電路110D）透過基線漂移修正啟用訊號blwc_en選擇性地啟用或停用基線漂移修正電路112（尤其，其基線漂移修正及校準功能）。
於本實施例中，放大器OPB的第一輸入端子以及第二輸入端子（例如正端子「+」與負端子「-」）分別電氣連接至該組差動訊號的共模電壓VcmRX 以及參考電壓Vref。如第7圖左下角所示，該第一電流鏡的多個第二電流源I3 與I4 的該另一電流源I4 可以是受控電流源諸如壓控電流源，並且可電氣連接至放大器OPB的輸出端子O_OPB、且可在放大器OPB的控制下操作以穩定共模電壓VcmRX 。如第7圖右下角所示，該第二電流鏡的多個第二電流源I3 ’與I4 ’的該另一電流源I4 ’可以是受控電流源諸如壓控電流源，並且可電氣連接至放大器OPB的輸出端子O_OPB、且可在所放大器OPB的控制下操作以穩定共模電壓VcmRX 。舉例來說，在基線漂移修正電路112的控制下，該組次級端子{RXOP, RXON}上的該組差動訊號可藉由第1圖下半部所示的該組電阻器{RAC }以產生共模電壓VcmRX 作為放大器OPB的正端子「+」的輸入，而參考電壓Vref可作為放大器OPB的負端子「-」的輸入，其中放大器OPB的輸出端子O_OPB上的輸出訊號可控制壓控電流源諸如I4 與I4 ’，而這樣的訊號路徑可形成共模反饋回路。
第8圖依據本發明一實施例繪示第1圖所示基線漂移修正電路112的用於一第二工作模式的一第二組態。當模式訊號MODE所載的邏輯值等於0時（例如：MODE=0），基線漂移修正電路112被設定為具有該第二組態以操作於該第二工作模式。相較於第7圖所示架構，該放大器OPB的該第一輸入端子（例如正端子「+」）、該第二輸入端子（例如負端子「-」）以及輸出端子O_OPB可分別電氣連接至參考電壓Vref、該組差動訊號的共模電壓VcmRX 以及放大器OPB的該第二輸入端子（例如負端子「-」），且放大器OPB可被配置成一單位增益緩衝器（unit gain buffer），以透過該多個濾波器的一部分濾波器（例如濾波及共模控制電路110H中的電阻器{RAC }）向該組次級端子{RXOP, RXON}提供共模電壓VcmRX 。當模式訊號MODE所載的邏輯值等於0時（例如：MODE=0），基線漂移修正電路112產生基線漂移補償電流的原理可和第7圖所示實施例相同，主要差異在於共模電壓VcmRX 的產生方式。
依據某些實施例，電流源I4 與I4 ’可分別被組合至電流源I3 與I3 ’中，但本發明不限於此。在某些實施例中，電流源I4 與I4 ’可直接被移除，而非分別被組合至電流源I3 與I3 ’中。
依據某些實施例，該另一第一靜態工作偏置電流可包含分別通過電流源I3 與I4 的電流(βαIDC )與((1-β)αIDC )的總電流（例如電流(αIDC )），並且該另一第二靜態工作偏置電流可包含分別通過電流源I3 ’與I4 ’的電流(βαIDC )與((1-β)αIDC )的總電流（例如電流(αIDC )）。
第9圖依據本發明一實施例繪示第1圖所示基線漂移修正電路112的電路架構，其中這個電路架構可基於偏置電壓vbp1、vbn1與vbn2來操作，而VDD > vbp1 > vbn1 > vbn2 > GND，但本發明不限於此。基於模式訊號MODE的選擇，基線漂移修正電路112可依據模式訊號MODE及其反相訊號諸如模式訊號MODE_b來進行組態切換（例如，透過其內的多個開關，如虛線框所示），以於選擇的模式中操作。當模式訊號MODE所載的邏輯值等於1且模式訊號MODE_b所載的邏輯值等於0時（例如：MODE=1且MODE_b=0），基線漂移修正電路112被設定為具有第7圖所示第一組態以操作於第一工作模式。當模式訊號MODE所載的邏輯值等於0且模式訊號MODE_b所載的邏輯值等於1時（例如：MODE=0且MODE_b=1），基線漂移修正電路112被設定為具有第8圖所示第二組態以操作於第二工作模式。另外，第4圖所示偏移校準邏輯電路140可透過偏移校準訊號offsetCALP 與offsetCALN 控制該第一電流鏡的該至少一第一電流源的一受控電流源I2 （例如：第9圖所示電流庫（current bank）CBA）以及該第二電流鏡的該至少一第一電流源的一受控電流源I2 ’（例如：第9圖所示電流庫CBA’），以控制基線漂移修正電路112進行該偏移校準。
依據某些實施例，第7圖與第8圖中的某些電流源諸如壓控電流源（如I1 ~I4 ，I1 ’~I4 ’）可用疊接（cascode）結構實現，以減小電流失配和電源/接地噪信（power/ground noise）對共模電壓VcmRX 的影響。電流庫CBA與CBA’可用於該偏移校準。例如，由於基線漂移修正電路112的差動特性，當次級端子RXOP上存在正的偏移電壓時，該裝置可藉由增加電流庫CBA’的電流進行校準；並且，當次級端子RXOP上存在負的偏移電壓時，該裝置可藉由增加電流庫CBA的電流進行校準。另外，當次級端子RXON上存在正的偏移電壓時，該裝置可藉由增加電流庫CBA的電流進行校準；並且，當次級端子RXON上存在負的偏移電壓時，該裝置可藉由增加電流庫CBA’的電流進行校準。此外，偏移校準邏輯電路140可在一預定時間內累計其接收到的邏輯值1和0的數量。若邏輯值1的數量比邏輯值0多，這指出存在正的偏移（例如次級端子RXOP上存在上述正的偏移電壓），則該裝置可藉由增加偏移校準訊號offsetCALN 增加電流ICALN 以抵消該正的偏移。若邏輯值0的數量比邏輯值1多，這指出存在負的偏移（例如次級端子RXOP上存在上述負的偏移電壓），則該裝置可藉由增加偏移校準訊號offsetCALP 增加電流ICALP 以抵消該負的偏移。
依據某些實施例，關於電流庫CBA及CBA’的操作可予以變化。例如，增加電流庫CBA’的電流可被取代為減少電流庫CBA的電流，或被取代為增加電流庫CBA’的電流及減少電流庫CBA的電流。又例如，增加電流庫CBA的電流可被取代為減少電流庫CBA’的電流，或被取代為增加電流庫CBA的電流及減少電流庫CBA’的電流。
依據某些實施例，該多個模式的數量可予以變化，其中當這個數量減少為一個時，模式訊號MODE與MODE_b以及相關的開關可省略。例如，第9圖所示的電路架構可被簡化為第7圖所示的該第一組態。又例如，第9圖所示的電路架構可被簡化為第8圖所示的該第二組態。
第10圖繪示第9圖所示的該組放大器{OPA(1), OPA(2)}的任一放大器OPA（例如每一放大器）的例子，其中放大器OPA可基於偏置電壓vbp1與vbp2來操作，而VDD > vbp2 > vbp1 > GND，但本發明不限於此。端子IP_OPA、IN_OPA與O_OPA可分別代表放大器OPA（諸如放大器{OPA(1), OPA(2)}的任一者）的該第一輸入端子（例如正端子「+」）、該第二輸入端子（例如負端子「-」）與該輸出端子。依據本實施例，放大器OPA可視為差動轉單端差動運算放大器。放大器OPA可放大端子IP_OPA與IN_OPA的各自的輸入電壓之間的差動電壓以將這個差動電壓轉換為端子O_OPA上的單端輸出。
第11圖繪示第9圖所示的放大器OPB的例子，其中放大器OPB可基於偏置電壓vbp1、vbp2、vbn1與vbn2來操作，而VDD > vbp2 > vbp1 > vbn1 > vbn2 > GND，但本發明不限於此。端子IP_OPB與IN_OPB可分別代表放大器OPB的該第一輸入端子（例如正端子「+」）與該第二輸入端子（例如負端子「-」）。依據本實施例，放大器OPB可採用疊接（cascode）結構，且可被設計成具有輸入極性切換功能，以依據端子IP_OPB與IN_OPB的各自的輸入電壓IP_OPB 與IN_OPB 正確地操作。當模式訊號MODE所載的邏輯值等於1時（例如：MODE=1且MODE_b=0），若IP_OPB >IN_OPB ，輸出端子O_OPB上的輸出為正；以及若IP_OPB >IN_OPB ，輸出端子O_OPB上的輸出為負。當模式訊號MODE所載的邏輯值等於0時（例如：MODE=0且MODE_b=1）時，若IP_OPB >IN_OPB ，輸出端子O_OPB上的輸出為負；以及若IP_OPB >IN_OPB ，輸出端子O_OPB上的輸出為正。
基於以上實施例，本發明的裝置能妥善地消除任何交流耦合電路（AC coupling circuit）的基線漂移，且同時能為這個交流耦合電路提供穩定的共模電壓，且具備良好的電路特性，包括但不限於：
(1) 本發明的裝置能基於差動漂移電流感測來進行電流補償，尤其，能藉由偵測該組輸入端子{RXIP, RXIN}上的輸入差動訊號的電壓差產生對應的補償電流，以供對基線漂移進行補償，其中採用具有疊接（cascode）結構的電流源能提供極佳的電源抑制比（PSRR）且極度地抑制電源電壓引入的共模雜訊；
(2) 本發明的裝置採用類比（Analog）架構以最小化補償時間延遲，尤其，能透過基線漂移修正電路112的全差動結構來改善輸入差動訊號的正/負扭曲且能透過偏移校準邏輯電路140來補償且校準一或多種因素諸如器件失配、輸入差動訊號不良等所引入的正/負偏移；
(3) 本發明的裝置能避免提供從該組次級端子RXOP與RXON到該組輸入端子{RXIP, RXIN}的任何反饋路徑，且因此能對於交流耦合電容器（例如：第1圖所示的電容器{CAC }）前後的共模電壓VcmTX 與VcmRX 有很好的隔離度，其中設定該組次級端子{RXOP, RXON}的共模電壓VcmRX 對於該組輸入端子{RXIP, RXIN}的共模電壓VcmTX 沒有任何影響；以及
(4) 本發明的裝置能依據靜噪檢測器110S的輸出資訊（例如：載有檢測結果的靜噪檢測器輸出訊號）在該組次級端子{RXOP, RXON}上的差動訊號的共模電壓穩定的初始階段暫時停用基線漂移修正電路112，以最小化共模電壓穩定時間，且因此能夠適用於輸入訊號快速切換的應用中，其中該裝置在提供基線漂移補償的同時，能夠透過共模反饋回路（例如：透過第7圖所示的第二放大器OPB、電流源I4 與I4 ’、該組次級端子{RXOP, RXON}等的反饋回路）或者單位增益緩衝器（例如：第8圖所示的第二放大器OPB及其連接）提供共模電壓。
例如，本發明的裝置可應用於各種高速介面產品諸如各類SerDes電子產品，其中該高速介面產品可符合至少一通信標準諸如快捷外設組件互聯（Peripheral Component Interconnect Express，PCIe）標準、通用序列匯流排（Universal Serial Bus，USB）標準等，尤其，其最新或較新版本，諸如PCIe G4、USB 3.1等。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:接收器 110:HPF及BLWC模組 110H:濾波及共模控制電路 110S:靜噪檢測器 110D:延遲電路 112:基線漂移修正電路 120:CTLE模組 130:分切器 140:偏移校準邏輯電路 {RTERM },{RAC },{RD },RS ,RAC ’:電阻器 {CAC },CS :電容器 {CPAR }:寄生電容 I1,I1’,I2,I2’,I3,I3’,I4,I4’:電流源 M1,M1’,M2,M 2’,M3,M3’,M4,M4’,M5,M5’,M6,M6’:電晶體 OPA,OPA(1),OPA(2),OPB:放大器 CBA,CBA’:電流庫 RXIP,RXIN:輸入端子 RXOP,RXON:次級端子 D,Q,CK,RXIP’,RXIN’,IP_OPA,IN_OPA,O_OPA,IP_OPB,IN_OPB,O_OPB:端子 VcmRX ,VcmTX :共模電壓 VDD:電源電壓 GND:接地電壓 VBIAS1,VBIAS2,VBIAS ,vbp1,vbp2,vbn1,vbn2:偏置電壓 VREFP,VREFN,Vref:參考電壓 VIP,VIN,VINP ,VINN ,VOUTP ,VOUTN :電壓 ISENSE :差動漂移電流 IDC ,ICALP ,ICALN ,αIDC ,βαIDC ,(1-β)αIDC ,αISENSE :電流 o_sq:靜噪檢測器輸出訊號 clk,CLK,CLKB:時脈訊號 blwc_en:基線漂移修正啟用訊號 MODE,MODE_b:模式訊號 offsetCALP ,offsetCALN :偏移校準訊號 INP,INN,OUTP,OUTN:訊號 α,β:參數
第1圖為依據本發明一實施例的一種藉助於差動漂移電流感測來進行基線漂移修正的裝置的示意圖。 第2圖繪示第1圖所示的延遲電路的例子。 第3圖繪示第1圖所示的靜噪檢測器（squelch detector）的例子。 第4圖依據本發明一實施例繪示關於第1圖所示基線漂移修正電路的偏移校準（offset calibration）架構。 第5圖繪示第4圖所示的連續時間線性等化器（continuous time linear equalizer，簡稱CTLE）模組的例子。 第6圖繪示第4圖所示的分切器的例子。 第7圖依據本發明一實施例繪示第1圖所示基線漂移修正電路的用於一第一工作模式的一第一組態。 第8圖依據本發明一實施例繪示第1圖所示基線漂移修正電路的用於一第二工作模式的一第二組態。 第9圖依據本發明一實施例繪示第1圖所示基線漂移修正電路的電路架構。 第10圖繪示第9圖所示的一組放大器的任一放大器的例子。 第11圖繪示第9圖所示的另一放大器的例子。
100:接收器
110:HPF及BLWC模組
110H:濾波及共模控制電路
110S:靜噪檢測器
110D:延遲電路
112:基線漂移修正電路
{RTERM },{RAC }:電阻器
{CAC }:電容器
{CPAR }:寄生電容
RXIP,RXIN:輸入端子
RXOP,RXON:次級端子
VcmRX ,VcmTX :共模電壓
VIP,VIN:電壓
o_sq:靜噪檢測器輸出訊號
clk:時脈訊號
blwc_en:基線漂移修正啟用訊號
MODE:模式訊號
offsetCALP ,offsetCALN :偏移校準訊號

Claims (20)

  1. 一種藉助於差動漂移電流感測（Differential Wander Current Sensing）來進行基線漂移（Baseline Wander）修正的裝置，包含： 多個濾波器，位於一接收器的前端電路（front-end circuit）、且耦接至該接收器的一組輸入端子，用來濾波於該組輸入端子上的一組輸入訊號以產生於一組次級端子（secondary terminal）上的一組差動訊號，以供該接收器進一步使用；以及 一修正電路，位於該前端電路、且分別電氣連接至該組輸入端子以及該組次級端子，用來依據該組輸入訊號對該組差動訊號進行該基線漂移修正，其中該修正電路中的一組放大器以及一組電阻器形成一差動漂移電流感測器，以於耦接於該組輸入端子之間的一差動漂移電流感測路徑上感測至少一差動漂移電流，以及該修正電路中的一組電流鏡依據該差動漂移電流感測路徑上的該至少一差動漂移電流產生至少一對應的基線漂移補償電流，以進行該基線漂移修正。
  2. 如申請專利範圍第1項所述的裝置，其中該修正電路包含： 該組放大器，其中該組放大器的各自的第一輸入端子分別電氣連接至該組輸入端子； 該組電阻器，位於耦接於該組輸入端子之間的該差動漂移電流感測路徑上，其中該組電阻器的各自的第一端子分別電氣連接至該組放大器的各自的第二輸入端子；以及 該組電流鏡，分別耦接至該組電阻器、且分別電氣連接至該組次級端子，用來依據該差動漂移電流感測路徑上的該至少一差動漂移電流於該組次級端子中的至少一次級端子產生該至少一對應的基線漂移補償電流，以進行該基線漂移修正。
  3. 如申請專利範圍第1項所述的裝置，其中該組電阻器是耦接於該組電流鏡之間，且該組電流鏡的各自的部分電晶體也位於該差動漂移電流感測路徑上，以容許該組電流鏡取得該至少一差動漂移電流。
  4. 如申請專利範圍第1項所述的裝置，其中該組電流鏡的一第一電流鏡及一第二電流鏡分別產生該至少一對應的基線漂移補償電流的一第一基線漂移補償電流及一第二基線漂移補償電流，以供進行該基線漂移補償。
  5. 如申請專利範圍第1項所述的裝置，其中該組電流鏡包含一第一電流鏡以及一第二電流鏡；嵌入至該第一電流鏡中的一電晶體以及嵌入至該第二電流鏡中的一電晶體位於該差動漂移電流感測路徑上；該組放大器的一第一放大器的輸出端子電氣連接至嵌入至該第一電流鏡中的該電晶體的控制端子；以及該組放大器的一第二放大器的輸出端子電氣連接至嵌入至該第二電流鏡中的該電晶體的控制端子。
  6. 如申請專利範圍第5項所述的裝置，其中該第一放大器、嵌入至該第一電流鏡中的該電晶體以及該第一電流鏡中的一電流源形成嵌入至該第一電流鏡中的一源極跟隨器（source follower）；以及該第二放大器、嵌入至該第二電流鏡中的該電晶體以及該第二電流鏡中的一電流源形成嵌入至該第二電流鏡中的一源極跟隨器。
  7. 如申請專利範圍第1項所述的裝置，其中該組電流鏡的一第一電流鏡中的一第一群電晶體以及一第二群電晶體分別位於該第一電流鏡中的一第一電流路徑以及一第二電流路徑上；該組電流鏡的一第二電流鏡中的一第一群電晶體以及一第二群電晶體分別位於該第二電流鏡中的一第一電流路徑以及一第二電流路徑上；以及該第一電流鏡以及該第二電流鏡的各自的第一電流路徑分別和該差動漂移電流感測路徑交疊。
  8. 如申請專利範圍第7項所述的裝置，其中該第一電流鏡中的該第二群電晶體的一電晶體的一端子電氣連接至該組次級端子的一第一次級端子；以及該第二電流鏡中的該第二群電晶體的一電晶體的一端子電氣連接至該組次級端子的一第二次級端子。
  9. 如申請專利範圍第7項所述的裝置，其中該第一電流鏡包含分別位於該第一電流鏡中的該第一電流路徑以及該第二電流路徑上的至少一第一電流源以及至少一第二電流源；該第二電流鏡包含分別位於該第二電流鏡中的該第一電流路徑以及該第二電流路徑上的至少一第一電流源以及至少一第二電流源；以及該組電阻器是耦接於該第一電流鏡中的該第一群電晶體以及該第一電流鏡中的該至少一第一電流源之間的一節點以及該第二電流鏡中的該第一群電晶體以及該第二電流鏡中的該至少一第一電流源之間的一節點之間。
  10. 如申請專利範圍第9項所述的裝置，其中該第一電流鏡的該至少一第一電流源包含分別位於該第一電流鏡中的該第一電流路徑的多個子電流路徑上的多個第一電流源，其中該第一電流鏡的該多個第一電流源的一電流源以及另一電流源分別用來產生一第一靜態工作偏置（bias）電流以及一第一偏移校準（offset calibration）電流；以及該第二電流鏡的該至少一第一電流源包含分別位於該第二電流鏡中的該第一電流路徑的多個子電流路徑上的多個第一電流源，其中該第二電流鏡的該多個第一電流源的一電流源以及另一電流源分別用來產生一第二靜態工作偏置電流以及一第二偏移校準電流。
  11. 如申請專利範圍第10項所述的裝置，其中該第一電流鏡的該多個第一電流源的該另一電流源是受控電流源（controlled current source）；以及該第二電流鏡的該多個第一電流源的該另一電流源是受控電流源。
  12. 如申請專利範圍第10項所述的裝置，其中該第一電流鏡的該至少一第二電流源包含分別位於該第一電流鏡中的該第二電流路徑的多個子電流路徑上的多個第二電流源，其中該第一電流鏡的該多個第二電流源的一電流源以及另一電流源分別用來產生另一第一靜態工作偏置電流以及一第一共模電壓穩定控制電流；以及該第二電流鏡的該至少一第二電流源包含分別位於該第二電流鏡中的該第二電流路徑的多個子電流路徑上的多個第二電流源，其中該第二電流鏡的該多個第二電流源的一電流源以及另一電流源分別用來產生另一第二靜態工作偏置電流以及一第二共模電壓穩定控制電流。
  13. 如申請專利範圍第9項所述的裝置，其中該第一電流鏡的該至少一第二電流源包含分別位於該第一電流鏡中的該第二電流路徑的多個子電流路徑上的多個第二電流源，其中該第一電流鏡的該多個第二電流源的一電流源以及另一電流源分別用來產生一第一靜態工作偏置（bias）電流以及一第一共模電壓穩定控制電流；以及該第二電流鏡的該至少一第二電流源包含分別位於該第二電流鏡中的該第二電流路徑的多個子電流路徑上的多個第二電流源，其中該第二電流鏡的該多個第二電流源的一電流源以及另一電流源分別用來產生一第二靜態工作偏置電流以及一第二共模電壓穩定控制電流。
  14. 如申請專利範圍第13項所述的裝置，另包含： 一另一放大器，其中該另一放大器的一第一輸入端子以及一第二輸入端子分別電氣連接至該組差動訊號的共模電壓以及一參考電壓，其中： 該第一電流鏡的該多個第二電流源的該另一電流源是受控電流源（controlled current source），並且電氣連接至該另一放大器的輸出端子、且在該另一放大器的控制下操作以穩定該共模電壓；以及 該第二電流鏡的該多個第二電流源的該另一電流源是受控電流源，並且電氣連接至該另一放大器的該輸出端子、且在該另一放大器的控制下操作以穩定該共模電壓。
  15. 如申請專利範圍第1項所述的裝置，另包含： 一另一放大器，其中該另一放大器的一第一輸入端子、一第二輸入端子以及一輸出端子分別電氣連接至一參考電壓、該組差動訊號的共模電壓以及該另一放大器的該第二輸入端子，以及該另一放大器被配置成一單位增益緩衝器（unit gain buffer），以透過該多個濾波器的一部分濾波器向該組次級端子提供該共模電壓。
  16. 如申請專利範圍第1項所述的裝置，另包含： 一分切器（slicer），耦接至該組次級端子，用來依據該組差動訊號或其衍生（derivative）訊號產生數位訊號；以及 一偏移校準（offset calibration）邏輯電路，電氣連接至該分切器以及該修正電路，用來依據該數位訊號產生偏移校準訊號，以控制該修正電路進行偏移校準。
  17. 如申請專利範圍第16項所述的裝置，其中該組電流鏡的一第一電流鏡中的至少一第一電流源以及至少一第二電流源分別位於該第一電流鏡中的一第一電流路徑以及一第二電流路徑上；該組電流鏡的一第二電流鏡中的至少一第一電流源以及至少一第二電流源分別位於該第二電流鏡中的一第一電流路徑以及一第二電流路徑上；該第一電流鏡以及該第二電流鏡的各自的第一電流路徑分別和該差動漂移電流感測路徑交疊；以及該偏移校準邏輯電路透過該偏移校準訊號控制該第一電流鏡的該至少一第一電流源的一受控電流源（controlled current source）以及該第二電流鏡的該至少一第一電流源的一受控電流源，以控制該修正電路進行該偏移校準。
  18. 如申請專利範圍第1項所述的裝置，另包含： 一檢測模組，耦接至該組次級端子以及該修正電路，用來依據該組差動訊號或其衍生（derivative）訊號進行檢測以產生一基線漂移修正啟用訊號，以供選擇性地啟用或停用該修正電路。
  19. 如申請專利範圍第18項所述的裝置，其中該檢測模組包含： 一靜噪檢測器（squelch detector），耦接至該組次級端子，用來依據該組差動訊號或其衍生訊號進行靜噪檢測以產生一靜噪檢測器輸出訊號；以及 一延遲電路，耦接至該靜噪檢測器以及該修正電路，用來依據該靜噪檢測器輸出訊號進行延遲操作以產生該基線漂移修正啟用訊號。
  20. 如申請專利範圍第18項所述的裝置，其中該組電流鏡的一第一電流鏡中的一第一群電晶體以及一第二群電晶體分別位於該第一電流鏡中的一第一電流路徑以及一第二電流路徑上；該組電流鏡的一第二電流鏡中的一第一群電晶體以及一第二群電晶體分別位於該第二電流鏡中的一第一電流路徑以及一第二電流路徑上；該第一電流鏡以及該第二電流鏡的各自的第一電流路徑分別和該差動漂移電流感測路徑交疊；以及該修正電路另包含： 至少一開關，位於該差動漂移電流感測路徑上、且耦接至該組電阻器，用來依據該基線漂移修正啟用訊號控制該差動漂移電流感測路徑是否導通，以容許該檢測模組透過該基線漂移修正啟用訊號選擇性地啟用或停用該修正電路。
TW109120058A 2020-04-01 2020-06-15 藉助於差動漂移電流感測來進行基線漂移修正的裝置 TWI740539B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010249124.9 2020-04-01
CN202010249124.9A CN113497603B (zh) 2020-04-01 2020-04-01 借助于差分漂移电流感测来进行基线漂移修正的装置

Publications (2)

Publication Number Publication Date
TWI740539B TWI740539B (zh) 2021-09-21
TW202139664A true TW202139664A (zh) 2021-10-16

Family

ID=77922681

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109120058A TWI740539B (zh) 2020-04-01 2020-06-15 藉助於差動漂移電流感測來進行基線漂移修正的裝置

Country Status (3)

Country Link
US (1) US11381222B2 (zh)
CN (1) CN113497603B (zh)
TW (1) TWI740539B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3528359B1 (en) * 2018-02-15 2022-06-15 General Electric Technology GmbH Improvements in or relating to communication conduits within communications assemblies
TWI782694B (zh) * 2021-09-06 2022-11-01 智原科技股份有限公司 時序調整電路、時序不對稱消除方法及接收電路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140857A (en) * 1999-03-29 2000-10-31 Intel Corporation Method and apparatus for reducing baseline wander
US6211716B1 (en) * 1999-05-28 2001-04-03 Kendin Communications, Inc. Baseline wander compensation circuit and method
US7961817B2 (en) * 2006-09-08 2011-06-14 Lsi Corporation AC coupling circuit integrated with receiver with hybrid stable common-mode voltage generation and baseline wander compensation
CN101272367B (zh) * 2007-03-20 2010-12-22 普诚科技股份有限公司 基准线漂移修正装置及其方法
TWI435548B (zh) * 2010-11-18 2014-04-21 Himax Media Solutions Inc 基準線漫遊校正系統及方法
US9628028B2 (en) * 2014-09-09 2017-04-18 Stmicroelectronics S.R.L. Common-mode feedback circuit, corresponding signal processing circuit and method
US9602315B2 (en) * 2014-12-12 2017-03-21 Intel Corporation Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction
US9906211B2 (en) * 2015-10-20 2018-02-27 Analog Devices Global Compensation of baseline wander
US9800218B1 (en) * 2016-06-27 2017-10-24 Qualcomm Incorporated Apparatus and method for correcting baseline wander and offset insertion in AC coupling circuits
US10284180B2 (en) * 2017-06-09 2019-05-07 Nxp B.V. Circuits for correction of signals susceptible to baseline wander
CN107483044B (zh) * 2017-07-06 2020-08-04 北京时代民芯科技有限公司 一种用于网口芯片的基线漂移电压纠正电路
TWI725327B (zh) * 2018-07-19 2021-04-21 智原科技股份有限公司 用來進行基線漂移修正之裝置

Also Published As

Publication number Publication date
TWI740539B (zh) 2021-09-21
US11381222B2 (en) 2022-07-05
CN113497603A (zh) 2021-10-12
CN113497603B (zh) 2023-09-19
US20210313970A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
KR101357331B1 (ko) 고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법
US9136904B2 (en) High bandwidth equalizer and limiting amplifier
US20120049946A1 (en) Equalization circuit
JPH09331363A (ja) 伝送路損失等化回路
TWI740539B (zh) 藉助於差動漂移電流感測來進行基線漂移修正的裝置
US11901868B2 (en) Amplifier circuit, adder circuit, reception circuit, and integrated circuit
US8841970B2 (en) Low GM transconductor
EP3736978A1 (en) Operational amplifier and chip
US20110018633A1 (en) Operational amplifier having dc offset cancellation capability
CN112311708A (zh) 高速低电压串行链路接收器及其方法
Carrillo et al. A family of low-voltage bulk-driven CMOS continuous-time CMFB circuits
CN107104646B (zh) 信号放大电路及信号放大方法
WO2021122138A1 (en) Duty cycle correction circuit and applications thereof
KR101210634B1 (ko) 전류 피드백 기기 증폭기 및 전류 피드백 기기 증폭 방법
US7936186B1 (en) Method and apparatus for correcting duty cycle via current mode logic to CMOS converter
US20230092750A1 (en) Reception circuit for optical communication
US7450649B2 (en) Current mode digital data transmitter
US9847762B1 (en) Low voltage high speed CMOS line driver without tail current source
US9843297B2 (en) Balanced differential transimpedance amplifier with single ended input and balancing method
US11063567B2 (en) Input circuit with wide range input voltage compatibility
WO2017034734A1 (en) Common-mode compensation technique for programmable gain amplifiers
US11277144B1 (en) Analog-based DC offset compensation
CN112671421B (zh) 一种带失效保护的宽共模输入范围接收电路及方法
WO2024195184A1 (ja) クロック制御装置
TWI854785B (zh) 接收器的終端電路