KR101210634B1 - 전류 피드백 기기 증폭기 및 전류 피드백 기기 증폭 방법 - Google Patents

전류 피드백 기기 증폭기 및 전류 피드백 기기 증폭 방법 Download PDF

Info

Publication number
KR101210634B1
KR101210634B1 KR1020110055164A KR20110055164A KR101210634B1 KR 101210634 B1 KR101210634 B1 KR 101210634B1 KR 1020110055164 A KR1020110055164 A KR 1020110055164A KR 20110055164 A KR20110055164 A KR 20110055164A KR 101210634 B1 KR101210634 B1 KR 101210634B1
Authority
KR
South Korea
Prior art keywords
stage
differential
signal
error compensation
transconductance
Prior art date
Application number
KR1020110055164A
Other languages
English (en)
Inventor
오원석
오정기
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020110055164A priority Critical patent/KR101210634B1/ko
Application granted granted Critical
Publication of KR101210634B1 publication Critical patent/KR101210634B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/4578—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit
    • H03F3/45892—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

전류 피드백 기기 증폭기는 대칭으로 연결된 차동 트랜스컨덕턴스단을 통해 증폭하는 1차 증폭단, 1차 증폭단의 차동 출력을 입력받아 적어도 하나의 트랜스컨덕턴스단을 이용하여 증폭하는 2차 증폭단, 2차 증폭단의 차동 출력을 기초로 1차 증폭단의 이득 에러 보상을 위한 신호를 생성하여 차동 트랜스컨덕턴스단 각각의 바이어스 전류를 제어하는 이득 에러 보상 루프단. 그리고 2차 증폭단의 차동 출력을 기초로 오프셋 차이를 보상하는 신호를 생성하여 1차 증폭단의 차동 출력의 오프셋을 보상하는 오프셋 에러 보상 루프단을 포함한다.

Description

전류 피드백 기기 증폭기 및 전류 피드백 기기 증폭 방법{CURRENT-FEEDBACK INSTRUMENTATION AMPLIFIER, AND CURRENT-FEEDBACK INSTRUMENTATION AMPLIFYING METHOD}
본 발명은 전류 피드백 기기 증폭기 및 전류 피드백 기기 증폭 방법에 관한 것이다.
최근 고성능 통신 시스템은 급속도로 증가하고 있는 데이터 양과 이로 인한 핀 개수의 제한으로 핀당 대역폭을 늘리는 직렬 통신 방식을 이용한다. 직렬 통신 시스템은 여러 개의 병렬 입력을 받아 직렬로 만들고, 이를 다시 병렬로 만드는 직병렬화 반도체 장치(SERializer/DESerializer, SERDES)을 이용하는데, 직병렬화 반도체 장치는 비트에러율 측정을 위한 테스트 환경이 복잡하기 때문에 테스트 회로를 집적화(Built-In Self Test, BIST)한다. BIST 회로는 비트에러를 판별하는 비교기(Comparator)에 사용되는 증폭기의 정확도와 안정성을 확보가 요구된다.
BIST 회로는 이를 위해 전류 피드백 기기 증폭기(Current-Feedback Instrumentation Amplifier, CFIA)를 주로 사용한다. 전류 피드백 기기 증폭기는 차동 증폭기의 일종으로 일반적으로 연산증폭기(Operational Amplifier, OPAMP)로 구성될 수 있는데, 전류 피드백 기기 증폭기를 BIST 회로에 사용하기 위해서는 공정과 구현상의 비대칭성에 의해 발생되는 이득에러(gain error)를 줄여야 한다. 지금까지의 전류 피드백 기기 증폭기는 저항축퇴 기법(Resistor-Degeneration) 또는 자동영점화 기법 (Autozeroing)을 이용하여 이득 에러를 줄이는데, 이러한 방법을 사용하면 전류 피드백 기기 증폭기의 저잡음 특성을 방해하고 전력소모를 증가시킨다. 특히 저항축퇴 기법을 이용한 차동쌍은 추가된 저항에 의한 열잡음(Thermal Noise)이 차동쌍의 소스단으로 입력되어 전류 피드백 기기 증폭기의 저잡음 특성을 방해할 수 있다.
본 발명이 해결하려는 이득 에러 보상 루프단과 오프셋 에러 보상 루프단을 이용하여 차동쌍 트랜스컨덕턴스단의 비대칭에 의해 발생하는 이득 에러를 보상하는 전류 피드백 기기 증폭기를 제공하는 것이다.
본 발명의 한 실시예에 따른 전류 피드백 기기 증폭기로서 대칭으로 연결된 차동 트랜스컨덕턴스단을 포함하며 차동 입력 신호를 상기 차동 트랜스컨덕턴스단을 통해 증폭하는 1차 증폭단, 상기 1차 증폭단의 차동 출력을 입력받아 적어도 하나의 트랜스컨덕턴스단을 이용하여 증폭하는 2차 증폭단, 그리고 상기 2차 증폭단의 차동 출력을 기초로 상기 1차 증폭단의 이득 에러 보상을 위한 신호를 생성하여 상기 차동 트랜스컨덕턴스단 각각의 바이어스 전류를 제어하는 이득 에러 보상 루프단을 포함한다.
상기 전류 피드백 기기 증폭기는 상기 2차 증폭단의 차동 출력을 기초로 오프셋 차이를 보상하는 신호를 생성하여 상기 1차 증폭단의 차동 출력의 오프셋을 보상하는 오프셋 에러 보상 루프단을 더 포함할 수 있다.
상기 오프셋 에러 보상 루프단은 상기 2차 증폭단의 차동 출력의 극성을 주기적으로 스위칭하여 출력하는 스위치, 상기 스위치의 출력 신호의 오프셋을 조절하는 커플링 커패시터, 그리고 상기 커플링 커패시터의 출력 신호를 일정 이득으로 증폭하여 오프셋 에러 보상 신호를 생성하고, 상기 오프셋 에러 보상 신호를 상기 2차 증폭단으로 입력하는 증폭기를 포함할 수 있다.
상기 이득 에러 보상 루프단은 상기 2차 증폭단의 차동 출력을 입력받고, 상기 2차 증폭단의 차동 출력의 차이를 기초로 상기 2차 증폭단의 차동 출력의 극성을 바꿔 상기 이득 에러 보상을 위한 신호를 생성할 수 있다.
상기 이득 에러 보상 루프단은 상기 2차 증폭단의 차동 출력의 비교 결과를 기초로 상기 2차 증폭단의 차동 출력을 스위칭하도록 제어 신호를 생성하는 비교기, 그리고 상기 제어 신호를 기초로 상기 2차 증폭단의 차동 출력의 극성을 바꿔 출력하는 스위치를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 전류 피드백 기기 증폭기가 입력 신호를 증폭하는 방법으로서, 대칭으로 연결된 차동 트랜스컨덕턴스단으로 차동 신호를 입력하여 차동의 제1 증폭 신호를 출력하는 단계, 상기 제1증폭 신호를 트랜스컨덕턴스단으로 입력하여 차동의 제2 증폭 신호를 출력하는 단계, 그리고 상기 제2 증폭 신호를 기초로 상기 차동 트랜스컨덕턴스단의 이득 에러 보상을 위한 신호를 생성하여 상기 차동 트랜스컨덕턴스단의 바이어스 전류를 제어하는 단계를 포함한다.
상기 방법은 상기 제2 증폭 신호를 입력받고, 상기 제2 증폭 신호를 기초로 오프셋을 조절하여 상기 제1 증폭 신호의 오프셋 에러를 보상하는 단계를 더 포함할 수 있다.
상기 차동 트랜스컨덕턴스단의 바이어스 전류를 제어하는 단계는 상기 제2 증폭 신호의 차동 출력의 차이를 비교하여 상기 차동 트랜스컨덕턴스단 각각의 바이어스 전류를 제어하는 이득 에러 보상 신호를 생성할 수 있다.
본 발명의 실시예에 따르면 전류 피드백 기기 증폭기의 잡음 특성 및 저전력 특성을 해치지 않고 두 트랜스컨덕턴스단의 비대칭에 의한 이득 에러를 효과적으로 제거할 수 있다. 따라서 이득 에러 보상 루프단과 오프셋 에러 보상 루프단을 이용한 전류 피드백 기기 증폭기는 정확도와 안정성을 추구하는 시스템의 고이득, 저잡음, 저전력 증폭기로 활용될 수 있다.
도 1은 본 발명의 한 실시예에 따른 전류 피드백 기기 증폭기의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 이득 에러 보상 루프단의 회도로이다.
도 3은 본 발명의 한 실시예에 따른 오프셋 에러 보상 루프단의 회로도이다.
도 4는 본 발명의 한 실시예에 따른 전류 피드백 기기 증폭 방법의 흐름도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이제 도면을 참고하여 본 발명의 실시예에 따른 전류 피드백 기기 증폭기 및 전류 피드백 기기 증폭 방법에 대해 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 전류 피드백 기기 증폭기의 블록도이다.
도 1을 참고하면, 전류 피드백 기기 증폭기(10)는 1차 증폭단(100), 2차 증폭단(200), 이득 에러 보상 루프단(300), 그리고 오프셋 에러 보상 루프단(400)을 포함한다.
1차 증폭단(100)은 차동 신호(VIN+, VIN-)를 입력받고, 대칭으로 연결된 트랜스컨덕턴스단을 통해 차동 신호(VIN+, VIN-)를 증폭하여 출력한다. 예를 들어, 1차 증폭단(100)은 대칭으로 연결된 차동쌍(differential-pair) 형태의 두 트랜스컨덕턴스단(110, 130), 두 트랜스컨덕턴스단(110, 130) 각각의 출력단에 연결되는 피드백 저항(150, 170), 그리고 저항(150)과 저항(170) 사이에 위치하는 저항(190)을 포함한다. 두 트랜스컨덕턴스단(110, 130)은 대칭으로 연결되는데, 두 트랜스컨덕턴스단(110, 130)의 입력 단자 중 어느 하나의 단자, 예를 들면 두 트랜스컨덕턴스단(110, 130) 각각의 양의 입력 단자로 차동 입력 신호(VIN+, VIN-)를 입력받는다. 그리고 트랜스컨덕턴스단(110)의 음의 입력 단자는 저항(150)의 일단에 연결되고, 저항(150)의 다른 일단은 트랜스컨덕턴스단(110)의 출력 단자와 연결되어 피드백 회로를 형성한다. 마찬가지로, 트랜스컨덕턴스단(130)의 음의 입력 단자는 저항(170)의 일단에 연결되고, 저항(170)의 다른 일단은 트랜스컨덕턴스단(130)의 출력 단자와 연결되어 피드백 회로를 형성한다. 저항(190)의 일단은 트랜스컨덕턴스단(110)의 음의 입력 단자와 저항(150)의 일단이 만나는 접점에 접하고, 저항(190)의 다른 일단은 트랜스컨덕턴스단(130)의 음의 입력 단자와 저항(170)의 일단이 만나는 접점에 접하여, 저항(190)의 양단이 저항(150, 170)의 각 일단과 연결된다. 두 트랜스컨덕턴스단(110, 130)은 일정의 트랜스컨덕턴스(transconductance) 값(Gm1, Gm2)을 가지는데, 트랜스컨덕턴스 값(Gm1, Gm2)이 같고, 두 저항(150, 170)의 저항값이 같으면, 1차 증폭단(100)의 이득은 (1+2*R1/Rgain)이다. 이때 R1은 저항(150, 170)의 저항값이고, Rgain은 저항(190)의 저항값이다.
2차 증폭단(200)은 1차 증폭단(100)의 차동 출력을 입력받아 적어도 하나의 트랜스컨덕턴스단으로 증폭하여 차동 신호(VOUT+, VOUT-)를 출력한다. 예를 들어, 2차 증폭단(200)은 트랜스컨덕턴스단(Gm3)(210), 트랜스컨덕턴스단(210)의 입출력 단자에 연결되는 복수의 저항(230, 250, 270, 290)을 포함한다. 트랜스컨덕턴스단(210)는 일정의 트랜스컨덕턴스 값(Gm3)을 가지며, 트랜스컨덕턴스단(210)의 양의 입력 단자는 저항(230)을 통해 1차 증폭단(100)의 트랜스컨덕턴스단(110)의 출력 신호를 입력받는다. 그리고 트랜스컨덕턴스단(210)의 양의 입력 단자와 트랜스컨덕턴스단(210)의 음의 출력 단자 사이에 저항(250)이 위치하여 피드백 회로를 형성한다. 마찬가지로 트랜스컨덕턴스단(210)의 음의 입력 단자는 양의 입력 단자와 대칭적으로 구현되는데, 트랜스컨덕턴스단(210)의 음의 입력 단자는 저항(270)을 통해 1차 증폭단(100)의 트랜스컨덕턴스단(130)의 출력 신호를 입력받고, 트랜스컨덕턴스단(210)의 음의 입력 단자와 트랜스컨덕턴스단(210)의 양의 출력 단자 사이에 저항(290)이 위치하여 피드백 회로를 형성한다. 두 저항(230, 270)이 같은 저항값(R2)을 가지고, 두 저항(250, 290)이 같은 저항값(R3)을 가지며, 1차 증폭단(100)의 차동 출력이 오프셋 에러가 없다고 가정하면, 2차 증폭단(200)의 이득은 (R3/R2)이다.
이득 에러 보상 루프단(300)은 2차 증폭단(200)의 출력인 차동 출력(VOUT+, VOUT-)를 기초로 1차 증폭단(100)의 이득 에러 보상(gain error compensation)을 위한 신호를 생성하여 두 트랜스컨덕턴스단(110, 130)의 이득을 제어한다. 이득 에러 보상 루프단(300)은 차동 출력(VOUT+, VOUT-)의 차이를 기초로 차동 출력(VOUT+, VOUT-)을 스위칭을 하여, 두 트랜스컨덕턴스단(110, 130)의 이득 에러 보상을 위한 신호를 생성한다. 즉, 이득 에러 보상 루프단(300)은 차동 출력(VOUT+, VOUT-)을 비교함으로써 이득 에러를 보상하는 방향으로 부궤환루프를 동작시킨다. 그리고, 이득 에러 보상 루프단(300)은 두 트랜스컨덕턴스단(110, 130)의 이득 에러 보상을 위한 신호를 생성하여 두 트랜스컨덕턴스단(110, 130)의 바이어스 전류량을 조절한다. 동일한 트랜스컨덕턴스 값을 가지는 트랜스컨덕턴스단으로 대칭의 1차 증폭단을 구현하더라도 공정상 또는 구현상에서 완벽하게 일치(match)하는 차동 트랜스컨덕턴스단을 구현하지 못할 수 있다. 따라서, 전류 피드백 기기 증폭기(10)는 이득 에러 보상 루프단(300)를 통한 바이어스 전류량 제어로 트랜스컨덕턴스 값(Gm1, Gm2)을 가변하여 두 트랜스컨덕턴스단(110, 130)의 비대칭성을 보상함으로써 이득 에러를 줄일 수 있다.
오프셋 에러 보상 루프단(400)은 2차 증폭단(200)의 차동 출력(VOUT+, VOUT-)을 기초로 오프셋 에러를 보상(offset error compensation)하는 신호를 생성하여 1차 증폭단(100)의 차동 출력의 오프셋을 조정한다. 오프셋 에러 보상 루프단(400)은 2차 증폭단(200)의 차동 출력(VOUT+, VOUT-)을 입력받고, 오프셋 차이를 보상하는 신호를 생성하여 2차 증폭단(200)의 입력 단자로 전달하여, 1차 증폭단(100)의 차동 출력 사이의 오프셋을 보상한다. 오프셋 에러 보상 루프단(400)의 출력 단자는 2차 증폭단(200)의 입력 단자와 연결된다.
이와 같이 전류 피드백 기기 증폭기(10)는 입력된 차동 신호(VIN+, VIN-)를 높은 전압이득으로 증폭하여 차동 출력(VOUT+, VOUT-)을 내보낸다. 이때 차동쌍 형태의 트랜스컨덕턴스단(110, 130)의 비대칭성(mismatch)은 이득 에러를 높이는 원인이 된다. 따라서 전류 피드백 기기 증폭기(10)는 이득 에러 보상 루프단(300)을 이용하여 차동 출력(VOUT+, VOUT-)을 기초로 이득 에러를 분석하여 두 트랜스컨덕턴스단(110, 130)의 바이어스 전류를 제어함으로써 비대칭성에 의한 이득 에러를 회로에서 보상하여 제거할 수 있다. 또한 전류 피드백 기기 증폭기(10)는 오프셋 에러 보상 루프단(400)을 이용하여 1차 증폭단(100)의 출력 사이의 오프셋 에러를 제거하여, 오프셋 에러가 보상된 신호를 2차 증폭단(200) 입력으로 전달할 수 있다.
도 2는 본 발명의 한 실시예에 따른 이득 에러 보상 루프단의 회도로이다.
도 2를 참고하면, 이득 에러 보상 루프단(300)은 2차 증폭단(200)의 차동 출력(VOUT+, VOUT-)을 기초로 1차 증폭단(100)의 이득 에러 보상을 위한 신호를 생성하여 1차 증폭단(100)의 두 트랜스컨덕턴스단(110, 130)으로 각각으로 전달한다. 이를 위해 이득 에러 보상 루프단(300)은 비교기(310), AC 커플링 캐패시터(320), 스위치(330), DC 커플링 캐패시터(340), 그리고 트랜스컨덕턴스단(Gm4)(350)을 포함할 수 있다. 그리고 이득 에러 보상 루프단(300)은 복수의 버퍼(360, 370)를 더 포함할 수 있다.
이득 에러 보상 루프단(300)은 2차 증폭단(200)의 차동 출력(VOUT+, VOUT-)을 입력받는다.
이득 에러 보상 루프단(300)으로 입력된 차동 신호(VOUT+, VOUT-)는 AC 커플링 캐패시터(320)와 버퍼(360)를 거친 후 스위치(330)로 전달된다.
비교기(Comparator)(310)는 차동 신호(VOUT+, VOUT-)의 차이를 비교함으로써 이득 에러를 보상하는 방향으로 부궤환루프를 동작시킨다. 즉, 비교기(310)는 입력된 차동 신호(VOUT+, VOUT-)의 극성이 바뀔 때마다 스위치(330)로 입력되는 신호를 스윙하도록 하는 제어 신호를 발생하여 스위치(330)로 전달한다.
스위치(330)는 비교기(310)의 제어 신호에 따라 AC 커플링 캐패시터(320)와 버퍼(360)를 거친 차동 신호를 입력받아 그대로 출력하거나, 비교기(310)의 제어 신호에 따라 입력받은 차동 신호를 바꿔 출력한다. 즉, 스위치(330)는 비교기(310)의 제어 신호에 따라 입력 신호의 극성을 바꾸는 스위칭을 하여 출력한다.
스위치(330)의 출력 신호는 DC 커플링 캐패시터(340)와 버퍼(370)를 거쳐서 DC 레벨이 조정된다.
DC 레벨이 조정된 신호는 트랜스컨덕턴스단(350)으로 전달된다. 트랜스컨덕턴스단(350)은 입력 신호를 기초로 1차 증폭단(100)의 트랜스컨덕턴스단(110, 130)의 이득 에러 보상을 위한 신호를 생성하여 전달한다. 트랜스컨덕턴스단(350)으로부터 전달된 신호를 기초로 트랜스컨덕턴스단(110, 130)의 바이어스 전류량이 조절된다.
도 3은 본 발명의 한 실시예에 따른 오프셋 에러 보상 루프단의 회로도이다.
도 3을 참고하면, 오프셋 에러 보상 루프단(400)은 2차 증폭단(200)의 차동 출력(VOUT+, VOUT-)을 기초로 오프셋 차이를 보상하는 신호를 생성하여 1차 증폭단(100)의 차동 출력의 오프셋을 제어한다. 이를 위해, 오프셋 에러 보상 루프단(400)은 AC 커플링 캐패시터(420), 스위치(430), DC 커플링 캐패시터(440), 그리고 트랜스컨덕턴스단(Gm5)(450)을 포함할 수 있다. 그리고 오프셋 에러 보상 루프단(400)은 복수의 버퍼(460, 470)를 더 포함할 수 있다.
오프셋 에러 보상 루프단(400)은 2차 증폭단(200)의 차동 출력(VOUT+, VOUT-)을 입력받는다.
입력된 차동 신호(VOUT+, VOUT-)는 AC 커플링 캐패시터(420)와 버퍼(460)를 거친 후 스위치(430)로 전달된다.
스위치(430)는 AC 커플링 캐패시터(420)와 버퍼(460)를 거친 차동 신호를 주기적으로 극성을 바꾸는 스위칭하여 출력한다. 이때 스위치(430)는 입력 신호인 차동 출력(VOUT+, VOUT-) 중 어느 하나의 신호에 의해 주기적으로 스위칭할 수 있다. 예를 들면, 스위치(430)는 양의 차동 출력(VOUT+)의 극성에 따라 주기적으로 스위치(430)의 입력 신호를 스위칭할 수 있다.
스위치(430)의 출력 신호는 DC 커플링 캐패시터(440)와 버퍼(470)를 거쳐서 DC 레벨이 조정된다.
DC 레벨이 조정된 신호는 트랜스컨덕턴스단(450)으로 전달된다. 트랜스컨덕턴스단(450)은 입력 신호를 기초로 1차 증폭단(100)의 출력단에서 발생하는 오프셋 에러를 보상하는 신호를 생성한다. 그리고 트랜스컨덕턴스단(450)은 오프셋 에러를 보상하는 신호를 2차 증폭단(200)의 입력 단자로 전달하여, 1차 증폭단(100)의 차동 출력 사이의 오프셋을 보상한다.
도 4는 본 발명의 한 실시예에 따른 전류 피드백 기기 증폭 방법의 흐름도이다.
전류 피드백 기기 증폭기(10)는 대칭으로 연결된 차동쌍 형태의 두 트랜스컨덕턴스단(110, 130)으로 차동 신호(VIN+, VIN-)를 입력하여 차동의 증폭 신호를 출력한다(S410).
전류 피드백 기기 증폭기(10)는 차동의 증폭 신호를 트랜스컨덕턴스단(210)으로 입력하여 차동 출력 신호(VOUT+, VOUT-)를 출력한다(S420).
전류 피드백 기기 증폭기(10)는 차동 출력 신호(VOUT+, VOUT-)를 기초로 두 트랜스컨덕턴스단(110, 130)의 이득 에러 보상을 위한 신호를 생성하여 두 트랜스컨덕턴스단(110, 130)의 바이어스 전류를 제어한다(S430). 전류 피드백 기기 증폭기(10)는 차동 출력 신호(VOUT+, VOUT-)의 차이를 비교하여 두 트랜스컨덕턴스단(110, 130) 각각의 바이어스 전류를 제어하는 이득 에러 보상 신호를 생성한다. 전류 피드백 기기 증폭기(10)는 이득 에러 보상 루프단(300)을 통해 이득 에러를 보상한다.
전류 피드백 기기 증폭기(10)는 차동 출력 신호(VOUT+, VOUT-)를 입력받고, 차동 출력 신호(VOUT+, VOUT-)를 기초로 오프셋을 조절하여 트랜스컨덕턴스단(210)의 입력 단자로 전달한다(S440). 이를 통해 전류 피드백 기기 증폭기(10)는 두 트랜스컨덕턴스단(110, 130)의 출력 신호의 오프셋 에러를 보상한 후, 트랜스컨덕턴스단(210)으로 입력한다. 전류 피드백 기기 증폭기(10)는 오프셋 에러 보상 루프단(400)을 통해 오프셋 에러를 보상하며, 오프셋 에러 보상 루프단(400)의 출력 단자는 2차 증폭단(200)의 입력 단자와 연결된다.
이와 같이 본 발명의 실시예에 따르면 전류 피드백 기기 증폭기(10)는 이득 에러 보상 루프단(300)과 오프셋 에러 보상 루프단(400)을 통해 전류 피드백 기기 증폭기의 잡음 특성 및 저전력 특성을 해치지 않고 두 트랜스컨덕턴스단(110, 130)의 비대칭에 의한 이득 에러 및 오프셋 에러를 효과적으로 제거할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (8)

  1. 대칭으로 연결된 차동 트랜스컨덕턴스단을 포함하며, 차동 입력 신호를 상기 차동 트랜스컨덕턴스단을 통해 증폭하는 1차 증폭단,
    상기 1차 증폭단의 차동 출력을 입력받아 적어도 하나의 트랜스컨덕턴스단을 이용하여 증폭하는 2차 증폭단, 그리고
    상기 2차 증폭단의 차동 출력을 기초로 상기 1차 증폭단의 이득 에러 보상을 위한 신호를 생성하여 상기 차동 트랜스컨덕턴스단 각각의 바이어스 전류를 제어하는 이득 에러 보상 루프단을 포함하고,
    상기 이득 에러 보상 루프단은
    상기 2차 증폭단의 차동 출력을 입력받고, 상기 2차 증폭단의 차동 출력의 차이를 기초로 상기 2차 증폭단의 차동 출력의 극성을 바꿔 상기 이득 에러 보상을 위한 신호를 생성하는 전류 피드백 기기 증폭기.
  2. 제1항에서,
    상기 2차 증폭단의 차동 출력을 기초로 오프셋 차이를 보상하는 신호를 생성하여 상기 1차 증폭단의 차동 출력의 오프셋을 보상하는 오프셋 에러 보상 루프단을 더 포함하는 전류 피드백 기기 증폭기.
  3. 제2항에서,
    상기 오프셋 에러 보상 루프단은
    상기 2차 증폭단의 차동 출력을 주기적으로 스위칭하여 출력하는 스위치,
    상기 스위치의 출력 신호의 오프셋을 조절하는 커플링 커패시터, 그리고
    상기 커플링 커패시터의 출력 신호를 일정 이득으로 증폭하여 오프셋 에러 보상 신호를 생성하고, 상기 오프셋 에러 보상 신호를 상기 2차 증폭단으로 입력하는 증폭기
    를 포함하는 전류 피드백 기기 증폭기.
  4. 삭제
  5. 제1항에서,
    상기 이득 에러 보상 루프단은
    상기 2차 증폭단의 차동 출력의 비교 결과를 기초로 상기 2차 증폭단의 차동 출력을 스위칭하도록 제어 신호를 생성하는 비교기, 그리고
    상기 제어 신호를 기초로 상기 2차 증폭단의 차동 출력의 극성을 바꿔 출력하는 스위치
    를 포함하는 전류 피드백 기기 증폭기.
  6. 전류 피드백 기기 증폭기가 입력 신호를 증폭하는 방법으로서,
    대칭으로 연결된 차동 트랜스컨덕턴스단으로 차동 신호를 입력하여 차동의 제1 증폭 신호를 출력하는 단계,
    상기 제1증폭 신호를 트랜스컨덕턴스단으로 입력하여 차동의 제2 증폭 신호를 출력하는 단계, 그리고
    상기 제2 증폭 신호를 기초로 상기 차동 트랜스컨덕턴스단의 이득 에러 보상을 위한 신호를 생성하여 상기 차동 트랜스컨덕턴스단의 바이어스 전류를 제어하는 단계를 포함하고,
    상기 차동 트랜스컨덕턴스단의 바이어스 전류를 제어하는 단계는
    상기 제2 증폭 신호의 차동 출력의 차이를 비교하여 상기 차동 트랜스컨덕턴스단 각각의 바이어스 전류를 제어하는 이득 에러 보상 신호를 생성하는 전류 피드백 기기 증폭 방법.
  7. 제6항에서,
    상기 제2 증폭 신호를 입력받고, 상기 제2 증폭 신호를 기초로 오프셋을 조절하여 상기 제1 증폭 신호의 오프셋 에러를 보상하는 단계
    를 더 포함하는 전류 피드백 기기 증폭 방법.
  8. 삭제
KR1020110055164A 2011-06-08 2011-06-08 전류 피드백 기기 증폭기 및 전류 피드백 기기 증폭 방법 KR101210634B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110055164A KR101210634B1 (ko) 2011-06-08 2011-06-08 전류 피드백 기기 증폭기 및 전류 피드백 기기 증폭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110055164A KR101210634B1 (ko) 2011-06-08 2011-06-08 전류 피드백 기기 증폭기 및 전류 피드백 기기 증폭 방법

Publications (1)

Publication Number Publication Date
KR101210634B1 true KR101210634B1 (ko) 2012-12-12

Family

ID=47907338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110055164A KR101210634B1 (ko) 2011-06-08 2011-06-08 전류 피드백 기기 증폭기 및 전류 피드백 기기 증폭 방법

Country Status (1)

Country Link
KR (1) KR101210634B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101414270B1 (ko) 2012-12-27 2014-07-02 전자부품연구원 스위칭 잡음 억제 센서신호 증폭기
KR101739921B1 (ko) * 2014-05-16 2017-05-25 아나로그 디바이시즈 인코포레이티드 수신기 내 오프셋 보상
KR20190098327A (ko) * 2018-02-14 2019-08-22 한국기계연구원 오프셋 보상이 가능한 차동증폭기 및 이의 구동방법
CN117792299A (zh) * 2024-02-23 2024-03-29 普源精电科技股份有限公司 一种放大器和示波器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618786B1 (ko) 1997-09-12 2006-12-13 삼성전자주식회사 전류원을 사용하는 전류증폭장치
KR100864196B1 (ko) * 2004-03-01 2008-10-20 파워웨이브 테크놀로지스, 인크. 비선형 이득 특성 및 메모리 효과를 가진 ｒｆ 전력증폭기를 선형화하기 위한 디지털 전치왜곡 시스템 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618786B1 (ko) 1997-09-12 2006-12-13 삼성전자주식회사 전류원을 사용하는 전류증폭장치
KR100864196B1 (ko) * 2004-03-01 2008-10-20 파워웨이브 테크놀로지스, 인크. 비선형 이득 특성 및 메모리 효과를 가진 ｒｆ 전력증폭기를 선형화하기 위한 디지털 전치왜곡 시스템 및 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101414270B1 (ko) 2012-12-27 2014-07-02 전자부품연구원 스위칭 잡음 억제 센서신호 증폭기
KR101739921B1 (ko) * 2014-05-16 2017-05-25 아나로그 디바이시즈 인코포레이티드 수신기 내 오프셋 보상
US9692473B2 (en) 2014-05-16 2017-06-27 Analog Devices, Inc. Offset compensation in a receiver
KR20190098327A (ko) * 2018-02-14 2019-08-22 한국기계연구원 오프셋 보상이 가능한 차동증폭기 및 이의 구동방법
KR102068145B1 (ko) 2018-02-14 2020-01-20 한국기계연구원 오프셋 보상이 가능한 차동증폭기 및 이의 구동방법
CN117792299A (zh) * 2024-02-23 2024-03-29 普源精电科技股份有限公司 一种放大器和示波器
CN117792299B (zh) * 2024-02-23 2024-05-14 普源精电科技股份有限公司 一种放大器和示波器

Similar Documents

Publication Publication Date Title
US7348808B2 (en) Method and apparatus for detection of high-speed electrical signals
US7750737B2 (en) Common mode stabilization in a fully differential amplifier
CN100523736C (zh) 输出放大电路及采用该输出放大电路的传感器装置
US7449958B1 (en) Open loop DC control for a transimpedance feedback amplifier
KR20060042981A (ko) Ｄｃ 오프셋 보상 기능이 있는 적응 등화기
Carrillo et al. A family of low-voltage bulk-driven CMOS continuous-time CMFB circuits
US7057460B2 (en) Differential amplifier with adaptive biasing and offset cancellation
KR101210634B1 (ko) 전류 피드백 기기 증폭기 및 전류 피드백 기기 증폭 방법
US9118286B2 (en) DC offset cancellation circuit
US9407221B2 (en) Differential amplifier circuit
US6580324B2 (en) Apparatus, method and system for common-mode stabilization in circuits having differential operation
EP2312751A1 (en) Differential amplifier with common-mode feedback
KR20180114561A (ko) 증폭기 및 이를 이용한 반도체 장치
CN106953605B (zh) Jfet输入的高性能运算放大器
CN109327198B (zh) 多反馈环路仪表折叠式栅-阴放大器
US11381222B2 (en) Apparatus for performing baseline wander correction with aid of differential wander current sensing
US20140002195A1 (en) Operational amplifier with latching state suppression
JP6063643B2 (ja) 半導体装置および通信装置
US20230092750A1 (en) Reception circuit for optical communication
Rakshitdatta et al. A 12.5 mW, 11.1$\text {nV}/\sqrt {\text {Hz}} $,− 115 dB THD, $< 1\\mu\text {s} $ Settling, 18 bit SAR ADC Driver in 0.6$\mu\text {m} $ CMOS
KR100712504B1 (ko) 일정한 트랜스컨덕턴스와 공통모드 출력전압 레벨을 갖는증폭기
US9843297B2 (en) Balanced differential transimpedance amplifier with single ended input and balancing method
US7348910B2 (en) Reference module apparatus and method therefor
KR20210155602A (ko) 저잡음 전하 증폭 장치 및 비교기
EP3793086B1 (en) Operational amplifier using single-stage amplifier with slew-rate enhancement and associated method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 8