KR101739921B1

KR101739921B1 - 수신기 내 오프셋 보상

Info

Publication number: KR101739921B1
Application number: KR1020150067936A
Authority: KR
Inventors: 케빈 글렌 가드; 로버트 씨. 글렌
Original assignee: 아나로그 디바이시즈 인코포레이티드
Priority date: 2014-05-16
Filing date: 2015-05-15
Publication date: 2017-05-25
Also published as: CN105099474A; US9692473B2; US20150333786A1; KR20150132015A; DE102015107568A1; CN105099474B

Abstract

이 발명의 측면은 수신기 내 오프셋을 보상하는 것에 관한 것이다. 일 실시예에서, 수신기는 믹서, 피드백 증폭기, 및 오프셋 정정 회로를 포함한다. 오프셋 정정 회로는 차동 입력 내 오프셋의 표시를 피드백 증폭기에 발생하고 오프셋 보상 노드에 오프셋 보상 신호를 적용할 수 있다. 오프셋 보상 노드는 피드백 증폭기의 신호 경로 내에 있을 수 있다. 이러한 오프셋 보상은 믹서의 입력 포트에 및/또는 수신기의 안테나 포트에 국부 발진기로부터 누설을 감소 또는 제거할 수 있다.

Description

수신기 내 오프셋 보상{OFFSET COMPENSATION IN A RECEIVER}

관련출원에 대한 상호참조

이 출원은 본원에 참조로 전체 개시된 바가 포함되는 2014년 5월 16일에 출원된 "OFFSET COMPENSATION IN A RECEIVER" 명칭의 미국 가 출원번호 61/994,702의 비-가 출원이고 35 U.S.C. 119(e) 하에 이의 우선권을 주장한다.

개시된 기술은 전자장치에 관한 것으로, 특히 수신기 내 오프셋 보상에 관한 것이다.

다이렉트 변환 수신기와 같은 수신기는 저-노이즈 증폭기, 믹서, 및 증폭기와 같은 전자 성분들을 포함한다. 일부 수신기는 안테나를 사용하여 라디오 주파수(RF) 신호를 수신할 수 있다. 수신기의 안테나 포트에 노이즈는 바람직하지 못할 수 있다. 예를 들면, 일부 응용에서, 3G 및 4G 디지털 셀룰라 기지국의 안테나 포트에서 원하지 않는 RF 방출은 기지국 트랜시버 또는 송신기/수신기에 근접하여 동작하고 있을 수 있는 기지국 수신기에 간섭을 방지하기 위해 엄격히 규제된다. 한 예시적 표준에서, 병치된 기지국들에 대해 전자기 간섭(EMI)에 대한 수신 대역 방출은 기지국의 안테나 포트에서, 50 오옴 부하에 걸쳐 5㎶와 동등한 -96dBm 미만일 것으로 특정된다. 수신기의 전자 성분들은 수신기의 안테나 포트에서 노이즈를 야기할 수 있다. 예를 들면, 수신기 성분들로부터 비롯되는 수신기 내 오프셋은 수신기의 안테나 포트에서, 국부 발진기 누설과 같은 노이즈를 야기할 수 있다.

따라서, 수신기 내에서 오프셋을 감소시키고 및/또는 수신기의 안테나 포트에서 노이즈를 감소시키기 위한 필요성이 존재한다.

이 발명의 일 측면은 수신기를 포함하는 장치이다. 수신기는 믹서, 피드백 증폭기, 및 오프셋 보상 회로를 포함한다. 믹서는 입력 신호를 하향변환하고 차동 신호를 발생하게 구성된다. 피드백 증폭기는 차동 신호를 증폭하게 구성된 증폭기, 및 피드백 증폭기의 출력 단자와 피드백 증폭기의 입력 단자 사이에 있는 피드백 경로를 포함한다. 피드백 경로는 믹서와 피드백 증폭기의 입력 단자 사이에 배치된 피드백 노드에 전기적으로 연결된 저항성 회로 요소를 포함한다. 오프셋 보상 회로는 차동 신호 내 오프셋의 표시를 발생하게 구성된다. 오프셋 보상 회로는 오프셋 보상 노드에 오프셋 보상 신호를 차동 신호 내 상기 오프셋의 표시에 적어도 부분적으로 기초하여, 적용하게 구성된다. 오프셋 보상 노드는 피드백 노드와 피드백 증폭기의 출력 단자 사이의 신호 경로 내에 있다.

이 발명의 또 다른 측면은 국부 발진기, 믹서, 피드백 증폭기, 및 오프셋 보상 회로를 포함하는 장치이다. 국부 발진기는 국부 발진기 출력을 발생하게 구성된다. 믹서는 국부 발진기에 결합된다. 믹서는 국부 발진기 출력에 적어도 부분적으로 기초하여 라디오 주파수 신호를 하향변환하게 구성된다. 피드백 증폭기는 피드백 증폭기의 입력 단자에서 믹서로부터 출력을 수신하게 구성된 증폭기를 포함할 수 있다. 피드백 증폭기는 또한 피드백 증폭기의 출력 단자와 피드백 증폭기의 입력 단자 사이에 배치된 피드백 요소를 포함한다. 피드백 요소는 믹서와 피드백 증폭기의 입력 단자 사이에 배치된 피드백 노드에 전기적으로 연결된다. 오프셋 보상 회로는 피드백 증폭기의 입력 단자에 있는 오프셋의 표시를 발생하게 구성된다. 오프셋 보상 회로는 피드백 노드와 피드백 증폭기의 출력 단자 사이의 신호 경로 내에 있는 오프셋 보상 노드에 오프셋 보상 신호를 오프셋의 표시에 적어도 부분적으로 기초하여, 적용하게 구성된다. 오프셋 보상 신호는 믹서의 입력 포트에 국부 발진기로부터 누설 전류가 감소되게 하도록 구성된다.

이 발명의 또 다른 측면은 수신기 내 오프셋을 보상하기 위한 전자적으로 구현되는 방법이다. 방법은 수신기의 패시브 믹서에 의해, 차동 신호를 트랜스임피던스 증폭기의 입력 단자들에 제공하는 단계를 포함한다. 트랜스임피던스 증폭기는 증폭기, 및 입력 단자들 중 하나와 트랜스임피던스 증폭기의 출력 단자 사이에 피드백 경로를 포함한다. 피드백 경로는 패시브 믹서와 입력 단자들 중 한 입력 단자 사이에 배치된 피드백 노드에 전기적으로 결합된 저항성 회로 요소를 포함한다. 방법은 트랜스임피던스 증폭기에 의해 수신된 차동 신호 내 오프셋을 검출하는 단계를 포함한다. 방법은 또한 검출된 오프셋을 보상하기 위해 오프셋 정정 노드에 오프셋 보상 신호를 적용하는 단계를 포함하고, 오프셋 정정 노드는 피드백 노드와 트랜스임피던스 증폭기의 출력 사이에 신호 경로 내에 있다.

발명을 요약하기 위해서, 발명의 어떤 측면, 잇점 및 신규한 특징이 본원에 기술되어졌다. 반드시 모든 이러한 잇점이 발명의 임의의 특정한 실시예에 따라 달성되지 않을 수 있음이 이해된다. 이에 따라, 발명은 반드시 본원에서 교시되거나 제시될 수 있는 다른 잇점을 달성함이 없이 본원에서 교시되는 한 잇점 혹은 일 그룹의 잇점을 달성하거나 최적화하게 실시 혹은 수행될 수 있다.

본원에서 이들 도면 및 연관된 설명은 발명의 구체적 실시예를 도시하기 위해 제공되고 한정하려는 것이 아니다.
도 1a는 실시예에 따라 국부 발진기 누설을 감소시키게 구성된 오프셋 보상 회로를 가진 다이렉트 변환 수신기의 개요도이다.
도 1b는 도 1a의 다이렉트 변환 수신기의 예시적 패시브 믹서의 개요도이다.
도 2a는 실시예에 따라 증폭기 합산 노드에 오프셋을 검출하고 증폭기의 입력에 오프셋을 보상하게 구성된 오프셋 보상 회로를 포함하는 수신기의 부분의 개요도이다.
도 2b는 도 2a의 증폭기의 입력 단자에서 오프셋 정정의 분석을 지원하는 다이렉트 변환 수신기의 부분의 개요도이다.
도 3은 실시예에 따라 증폭기의 출력에 오프셋을 검출하고 증폭기의 입력에 오프셋을 보상하게 구성된 오프셋 보상 회로를 포함하는 수신기의 부분의 개요도이다.
도 4a는 실시예에 따라 다수-스테이지 증폭기의 출력에 오프셋을 검출하고 다수-스테이지 증폭기의 스테이지들 간에 오프셋을 보상하게 구성된 오프셋 보상 회로를 포함하는 수신기의 부분의 개요도이다.
도 4b는 도 4a의 다수-스테이지 증폭기의 스테이지들 간에 오프셋 정정의 분석을 지원하는 다이렉트 변환 수신기의 부분의 개요도이다.
도 4c는 실시예에 따라 다수-스테이지 증폭기의 입력에 오프셋을 검출하고 다수-스테이지 증폭기의 스테이지들 간에 오프셋을 보상하게 구성된 오프셋 보상 회로를 포함하는 수신기의 부분의 개요도이다.
도 5는 실시예에 따라 오프셋을 검출하기 위한 아날로그-디지털 변환기 및 오프셋 보상을 제어하기 위한 디지털 제어기를 포함하는 오프셋 보상 회로를 가진 수신기의 부분의 개요도이다.
도 6은 실시예에 따라 차동 증폭기, 아날로그-디지털 및 디지털 제어기를 포함하는 오프셋 보상 회로를 가진 수신기의 부분의 개요도이다.

어떤 실시예의 다음 상세한 설명은 발명의 특정 실시예의 다양한 설명을 제공한다. 그러나, 본원에 기술되는 혁신은 예를 들면 청구항에 의해 정의되고 커버된 다수의 상이한 방법들로 실시될 수 있다. 이 설명에서, 동일 참조부호가 동일하거나 기능적으로 유사한 요소들을 나타낼 수 있는 도면을 참조한다. 도면에 도시된 요소들은 반드시 축척대로 도시된 것은 아님이 이해될 것이다.

위에 논의된 바와 같이, 수신기의 안테나 포트에 노이즈는 바람직하지 못할 수 있다. 일예로서, 어떤 응용에서, 3G 및 4G 디지털 셀룰라 기지국의 안테나 포트에서 원하지 않는 RF 방출은 기지국 트랜시버 근방에서 동작하고 있을 수 있는 기지국 수신기에 간섭을 방지하기 위해 엄격히 규제된다.

통상적으로, 3G 및/또는 4G와 같은 표준을 준수하는 광대역 수신기를 구현하는 것이 바람직하다. 더 많은 통신 표준을 커버하고 및/또는 더 많은 주파수 대역에 대해 동작하고자 하는 요망이 증가하고 있다. 또한, 파워 효율적이고 경제적으로 수신기 아키텍처를 구현하려는 요망이 있다. 이러한 목적을 충족시키기 위해 다이렉트 변환 수신기가 사용되어졌다.

다이렉트 변환 수신기에서, 아날로그 신호는 기저대 신호로 변환되고 이어 기저대 신호는 디지털화된다. 다이렉트 변환 수신기에 연관된 한 문제는 국부 발진기 누설이다. 다이렉트 변환 수신기를 위한 국부 발진기는 기지국의 수신 대역 내 주파수로 동작할 수 있다. 국부 발진기에 의해 발생된 신호는 저-노이즈 증폭기(LNA)와 같은 수신기 프론트-엔드 회로의 유한한 격리를 통해 안테나 포트에 혹은 또 다른 수신기 입력 포트로 누설될 수 있다. 국부 발진기 출력 신호는 RF 신호일 수 있는 수신된 신호를 기저대로 옮기기 위해 믹서에 인가될 수 있다. 국부 발진기 출력 신호는 예를 들면 믹서 디바이스의 밸런스에 의해 RF 입력들로부터 격리될 수 있다. 그러나, 오정합이 믹서 내에 및/또는 믹서 인터페이스에 있을 때, 밸런스가 사용될 수 있다. 따라서, 국부 발진기 출력 신호는 믹서의 입력 포트로 누설할 수 있고, 일부 경우에서, 안테나 포트와 같은 수신기의 입력 포트로 누설할 수 있다. 수신기의 입력 포트의 누설은 오정합으로부터 비롯되는 오프셋에 비례할 수 있다. 안테나 포트에 국부 발진기로부터 누설은 바람직하지 못 하며, 전자 시스템에서 오프셋, 부정확성, 고장, 또는 이들의 임의의 조합을 야기할 수 있다.

어떤 표준에 의해 정의된 안테나 포트에서 누설에 대한 엄격한 범위가 존재한다. 예를 들면, 병치된 기지국들에 대한 수신 대역 방출은 한 표준에서 기지국의 안테나 포트에 -96dBm 미만이게 특정된다. 본원에 개시된 오프셋 정정은 누설 명세를 충족시키기 위해 수신기 내 구현될 수 있다.

이 발명의 측면은 다이렉트 변환 수신기와 같은 수신기 내 오프셋을 보상하는 것에 관한 것이다. 일 실시예에서, 수신기는 패시브 믹서, 트랜스임피던스 증폭기와 같은 피드백 증폭기, 및 오프셋 정정 회로를 포함한다. 오프셋 정정은 차동 입력 내 오프셋의 표시를 트랜스임피던스 증폭기에 발생하고 오프셋 보상 노드에 오프셋 보상 신호를 적용할 수 있다. 오프셋 보상 노드는 증폭기 신호 경로 내에 그리고 트랜스임피던스 증폭기의 피드백 루프 내에 있을 수 있다. 이러한 오프셋 보상은 패시브 믹서의 입력 포트에 및/또는 수신기의 안테나 포트에 국부 발진기로부터 누설을 감소 또는 제거할 수 있다.

도 1a는 실시예에 따라 국부 발진기 누설을 감소하게 구성된 오프셋 보상 회로(102)를 가진 다이렉트 변환 수신기(100)의 개요도이다. 도 1a에 도시된 다이렉션 변환 수신기(100)는 오프셋 보상 회로(102), 안테나(104), 안테나 포트(106), 저-노이즈 증폭기(LNA)(108), 발룬(110), 믹서(112), 국부 발진기(114), 및 증폭기(116)를 포함한다. 다이렉트 변환 수신기(100)는 도 1a에 도시된 것보다 더 많은 혹은 더 적은 요소들을 포함할 수 있음을 알 것이다. 어떤 실시예에서, 오프셋 보상 회로(102), 안테나 포트(106), LNA(108), 발룬(110), 믹서(112), 및 증폭기(116)는 집적회로 상에 포함될 수 있고, 안테나(104) 및 국부 발진기(114)는 집적 회로 외부에 혹은 내부에 일 수 있다.

도시된 수신기(100)는 안테나(104)에서 RF 신호를 수신할 수 있다. RF 신호는 안테나 포트(106)에 제공될 수 있다. 안테나 포트(106)와 같은 안테나 포트는 안테나(104)와 같은 물리적 안테나와의 일 대 일 대응을 갖지 않을 수 있다. 그보다는, 안테나 포트는 이들의 기준 신호 시퀀스에 의해 정의되는 논리적 실체일 수 있다. 다수의 안테나 포트 신호는 단일 송신 안테나로 송신될 수 있다. 일부 다른 응용에서, 단일 안테나 포트는 다수의 송신 안테나에 걸쳐 분산되어 있을 수 있다.

안테나 포트(106)에서 수신된 RF 신호는 LNA(108)에 제공될 수 있다. 도시된 바와 같이, LNA(108)는 RF 신호를 증폭하고 증폭된 RF 신호를 발룬(110)에 제공한다. 발룬(110)은 차동 발룬 출력 신호를 믹서(112)에 제공한다. 발룬(110)은 예를 들면 트랜스포머 발룬일 수 있다. 국부 발진기(114)는 국부 발진기 출력 신호를 믹서(112)에 인가할 수 있다.

믹서(112)는 패시브 믹서일 수 있다. 믹싱 후에 저역통과 혹은 대역통과 필터링이 이행되고, 믹서(112)는 차동 발룬 출력을 RF에서 기저대로 하향변환할 수 있다. 믹서(112)는 차동 기저대 신호를 증폭기(116)에 제공할 수 있다. 예로서, 믹서(112)는 길버트 셀 믹서일 수 있다. 일 구현예에서, 믹서(112)는 길버트 셀 쿼드 멀티플라이어 블록일 수 있다. 믹서(112)는 상보 형태로 있을 수 있는 금속 산화물 반도체(MOS) 트랜지스터와 같은 전계효과 트랜지스터(FET), 접합 전계효과 트랜지스터(JFET), 측방 확산 금속 산화물 반도체(LDMOS) 트랜지스터, GaAs 금속 반도체 전계효과 또는 슈도모픽 고 이동도(GaAs MESFET 또는 pHEMT) 트랜지스터, 바이폴라 트랜지스터, 등에 의해 구현될 수 있다. "금속" 및 "산화물"이라는 용어가 예를 들면 MOS에 있을 수 있지만, 이러한 트랜지스터는 금속 이외의 물질, 이를테면 폴리실리콘으로부터 만들어진 게이트를 가질 수 있고, 실리콘 산화물 외에 유전체, 이를테면 고-k 유전체로부터 만들어진 유전체 산화물을 가질 수 있다.

도 1b는 도 1a의 다이렉트 변환 수신기의 예시적 믹서(112)의 개요도이다. 도 1b에 도시된 믹서(112)는 패시브 믹서이다. 패시브 믹서는 전계효과 트랜지스터에 의해 구현될 수 있다. 패시브 믹서에서, 각 트랜지스터는 온 혹은 오프되는 스위치로서 동작할 수 있다. 패시브 믹서의 트랜지스터는 온일 때 두 노드를 전기적으로 연결하고 오프일 때 두 노드를 전기적으로 격리할 수 있다. 패시브 믹서에서, 트랜지스터는 신호들을 믹싱하기 위해 주기적으로 턴 온 및 오프될 수 있다. 패시브 믹서는 활성 회로와 직렬로 있을 수 있고 활성 회로의 DC 전류를 통과시킬 수 있다.

도 1b의 믹서(112)는 NMOS 트랜지스터 및/또는 PMOS 트랜지스터와 같은 전계효과 트랜지스터에 의해 구현될 수 있다. 차동 국부 발진기 출력 신호(V_LO _{_P}, V_LO _{_N})는 믹서(112)의 상이한 트랜지스터들을 턴 온 및 오프시킬 수 있다. 믹서(112)는 포지티브 및 네거티브 RF 입력(RF_IN ₊, RF_IN _-)을 도 1a의 국부 발진기(114)로부터 출력에 기초하여 믹서(112)의 포지티브 및 네거티브 기저대 출력(BB_OUT ₊, BB_OUT _-)에교호적으로 연결할 수 있다.

제1 상태에서, 포지티브 국부 발진기 출력 신호(V_LO _{_P})는 트랜지스터(120, 126)을 턴 온 할 수 있고 네거티브 국부 발진기 출력 신호(V_LO _{_N})는 트랜지스터(122, 124)를 턴 오프할 수 있다. 따라서, 제1 상태에서, 포지티브 기저대 출력(BB_OUT+)은 포지티브 RF 입력(RF_IN ₊)을 수신할 수 있고 네거티브 기저대 출력(BB_OUT-)은 네거티브 RF 입력(RF_IN _-)을 수신할 수 있다. 변하는 국부 발진기 출력 신호(V_{LO_P}, V_LO _{_N})의 출력의 상태들에 응하여, 믹서(112)는 제1 상태에서 동작에서 제2 상태에서 동작으로 천이할 수 있다. 제2 상태에서, 포지티브 국부 발진기 출력 신호(V_{LO_P})는 트랜지스터(120, 126)를 턴 오프할 수 있고 네거티브 국부 발진기 출력 신호(V_{LO_N})는 트랜지스터(122, 124)를 턴 온 할 수 있다. 따라서, 제2 상태에서, 포지티브 기저대 출력(BB_OUT ₊)은 네거티브 RF 입력(RF_IN _-)을 수신할 수 있고, 네거티브 기저대 출력(BB_OUT-)은 포지티브 RF 입력(RF_IN+)을 수신할 수 있다.

도 1a를 다시 참조하면, 도시된 증폭기(116)는 트랜스임피던스 증폭기이다. 트랜스임피던스 증폭기는 전류 입력 및 전압 출력을 가질 수 있다. 예시적 트랜스임피던스 증폭기는 연산 증폭기이다. 증폭기(116)는 또한 차동 증폭기일 수 있다. 도시된 바와 같이, 증폭기(116)는 믹서(112)로부터 차동 기저대 입력을 수신하고 차동 증폭된 출력 전압(V_OUT)을 발생할 수 있다. 도시된 증폭기(116)는 믹서(112)에 대해 저 임피던스 기저대 부하를 제공한다. 증폭기(116)는 믹서(112)로부터 차동 출력에 대해 전류 대 전압 변환을 수행할 수 있다.

도시된 증폭기(116)는 증폭기(116)의 출력 단자와 증폭기(116)의 입력 단자 간에 결합된 하나 이상의 저항성 회로 요소들을 포함하는 피드백 경로들을 갖고 피드백 증폭기로서 배열된다. 피드백 경로를 피드백 루프라 칭할 수 있다. 도 1a에서, 제1 피드백 경로는 증폭기(116)의 비-반전 출력 단자와 증폭기(116)의 반전 입력 단자 간에 결합되는 제1 저항기(R_F1)를 포함한다. 더 구체적으로, 도시된 바와 같이, 제1 저항기(R_F1)는 증폭기(116)의 비-반전 출력 단자와 제1 피드백 노드(N1) 간에 결합될 수 있다. 도시된 바와 같이, 제1 피드백 노드(N1)는 믹서(112)의 출력에 그리고 증폭기(116)의 반전 입력 단자에 대응한다. 도 1a에서, 제2 피드백 경로는 증폭기(116)의 반전 출력 단자와 증폭기(116)의 비-반전 입력 단자 사이에 결합되는 제2 저항기(R_F2)를 포함한다. 더 구체적으로, 도시된 바와 같이, 제2 저항기(R_F2)는 증폭기(116)의 반전 출력 단자와 제2 피드백 노드(N2)_.사이에 결합될 수 있다. 도시된 바와 같이, 제2 피드백 노드(N2)는 제2 피드백 노드(N2)와 비-반전 입력 단자 사이에 입력 오프셋 전압(V_OS)에 대한 모델를 갖고 믹서(112)와 증폭기(116)의 비-반전 입력 단자 사이에 배치된다. 입력 오프셋 전압(V_OS)은 물리적 성분이 아니라는 것과 제2 피드백 노드(N2)는 비-반전 입력 단자와 동일한 노드일 수 있음이 이해될 것이다.

증폭기(116)의 이득은 제1 저항기(R_F1)의 저항값 및/또는 제2 저항기(R_F2)의 저항값에 기초할 수 있다. 예를 들면, 도시된 바와 같이, 제1 저항기(R_F1) 및 제2 저항기(R_F2)의 저항값은 증폭기(116)의 이득을 설정할 수 있다. 제1 저항기(R_F1) 및 제2 저항기(R_F2)의 저항값은 어떤 응용에서 근사적으로 동일할 수 있다. 그러나, 이외 다른 값들이 당업자에 의해 사용될 수 있고 쉽게 결정될 것이다.

도 1a는 오프셋 보상 회로(102)에 의한 오프셋 보상이 없을 때 국부 발진기(114)로부터 누설이 어떻게 안테나 포트(106)에 전파할 수 있는가를 도시한다. 증폭기(116) 내에 오정합된 트랜지스터들 및/또는 저항기들과 같은, 증폭기(116) 내에 차동 임밸런스는 증폭기(116)의 입력에서 관찰할 수 있는 전압 오프셋을 야기할 수 있다. 증폭기(116)의 입력에 오프셋은 도 1a에 도시된 입력 오프셋 전압(V_OS)에 의해 모델링된다. 증폭기(116) 내에 차동 임밸런스는 또한 증폭기(116)의 출력에서 관찰할 수 있는 전압 오프셋을 야기할 수 있다.

입력 오프셋 전압(V_OS)은 믹서(112)의 포지티브 및 네거티브 RF 입력(RF_IN ₊, RF_IN-)을 증폭기(116)의 비-반전 및 반전 입력 단자들에 번갈아 전기적으로 연결하는 믹서(112)의 NMOS, PMOS, 및/또는 CMOS 스위치 같은 스위치들 간에 고 주파수 스위칭 시간에서 오차를 야기할 수 있다. 예를 들면, 입력 오프셋 전압(V_OS)의 존재는 포지티브 RF 입력(RF_IN ₊) 및 네거티브 RF 입력(RF_IN _-)을 증폭기(116)의 비-반전 입력 및 반전 입력에 연결하게 구성되는 도 1b의 정류(commutating) 믹서 스위치들(120, 122, 124, 126) 간에 고 주파수 스위칭 시간에서 오차를 야기할 수 있다.

믹서(112)의 결과적인 차동 임밸런스는 믹서(112)의 RF 입력 포트에서 국부 발진기(114)로부터 누설, 및 증폭기(116)의 입력 오프셋 전압(V_OS)에 비례하는 믹서(112)의 출력에서 직류(DC) 차동 전류를 야기할 수 있다. 도 1a에 도시된 바와 같이, 차동 국부 발진기 누설 전류는, 오프셋 보상이 없을 때, 유한한 격리를 가진 LNA(108)와 같은, 수신기의 프론트 엔드 회로를 통해 안테나 포트(106)로 누설할 수 있다. LNA(108)의 역 격리는 어떤 구현예에서 LNA(108)의 내부 커패시턴스에 의해 제한될 수 있다. 국부 발진기(114)로부터 누설 전류은 예를 들면 용량성 커플링을 통해 LNA(108)을 통해 누설할 수 있다.

도 1a에 도시된 바와 같이, 오프셋 보상 회로(102)는 피드백 노드(N2)와 오프셋 보상 노드(N3) 사이에 직렬로 배치될 수 있다. 일부 다른 실시예에 따라, 오프셋 보상 회로의 부분은 피드백 노드(N2)와 오프셋 보상 노드(N3) 사이에 직렬로 배치될 수 있다. 오프셋 보상 회로(102)는 증폭기(116)의 피드백 루프 내에 있을 수 있다. 오프셋 보상 회로(102)는 보상이 없다면 증폭기(116)의 입력에 있을 수 있는 DC 오프셋 전압(V_OS)을 보상할 수 있다. 이것은 믹서(112)의 RF 입력 포트에 국부 발진기(114)로부터 누설 전류 및/또는 안테나 포트(106)에 국부 발진기(114)로부터 누설 전류를 감소 또는 제거할 수 있고, 이는 EMI 특징을 개선한다. 오프셋 보상 회로(102)는 차동 입력 신호 내 오프셋의 표시를 증폭기(116)에 발생할 수 있다. 증폭기(116)에 차동 입력 신호 내 오프셋의 표시는 예를 들면 증폭기(116)에의 차동 입력, 증폭기(116)의 차동 출력, 증폭기(116)의 차동 스테이지간 신호들, 혹은 이들의 임의의 조합에 기초하여 발생될 수 있다. 차동 입력 신호 내 오프셋의 표시가 증폭기(116)의 차동 출력으로부터 발생될 때, 비선형 피드백 루프가 구현될 수 있다. 이러한 비선형 피드백 루프는 요망되는 신호 대역폭 미만의 주파수에서 및/또는 스타트업에서 업데이트될 수 있는 정정 디지털-아날로그 변환기를 포함할 수 있다. 차동 입력 신호 내 오프셋의 표시를 증폭기(116)에 발생하는 것에 관한 더 상세한 것은 도 2a 내지 도 6을 참조하여 제공될 것이다. 증폭기(116)에 차동 입력 신호 내 오프셋의 표시에 기초하여, 오프셋 보상 회로(102)는 오프셋 보상 노드(N3)에서 오프셋 보상 신호를 적용할 수 있다.

오프셋 보상 노드(N3)는 믹서(112)와 증폭기(116)의 반전 출력 간에 신호 경로에 있을 수 있다. 도 1a에서, 오프셋 보상 노드(N3)는 또한 증폭기(116)의 반전 출력 단자와 증폭기(116)의 비-반전 입력 단자 간에 피드백 경로 내에 있고, 여기에서 피드백 경로는 또한 도시된 바와 같이 피드백 저항기(R_F2)를 포함한다. 대안적으로 혹은 추가로, 오프셋 보상 노드는 믹서(112)와 증폭기(116)(도 2a에 도시되지 않음)의 비-반전 출력 사이에 신호 경로 내에 있을 수 있다. 이러한 경우에, 오프셋 보상 노드는 또한 증폭기(116)의 비-반전 출력 단자와 증폭기(116)의 반전 입력 단자 간에 피드백 경로 내에 있을 수 있다.

오프셋 보상 노드(N3)는 피드백 노드(N2)와 증폭기(116)의 출력 단자 간에 신호 경로 내에 배치될 수 있다. 어떤 실시예에서, 오프셋 보상 노드(N3)와 같은, 오프셋 보상 노드는 제2 피드백 노드(N2)와 같은 피드백 노드와 증폭기(116)에의 입력 사이에 있다.

오프셋 정정 전류 또는 오프셋 정정 전압과 같은 오프셋 정정 신호를 오프셋 정정 노드에 적용하는 것은 입력 오프셋 전압(V_OS)을 감소 또는 제거할 수 있다. 따라서, 증폭기의 입력에 차동 DC 오프셋 전압은 증폭기 입력에 연결된 출력을 갖는 패시브 믹서의 RF 입력 포트에 국부 발진기로부터 누설 전류를 방지하기 위해 보상될 수 있다. 또한, 어떤 구현예에서, 증폭기의 입력 및 출력 둘 다에서 DC 오프셋 전압은 보상될 수 있다. 오프셋 보상 회로(102)는 증폭기(116)의 입력, 증폭기(116)의 출력, 혹은 증폭기(116)의 중간 스테이지에 차동 DC 오프셋 전압을 감지 또는 측정할 수 있다. 위에 논의된 바와 같이, 이러한 피드백 루프는 증폭기(116)의 입력에 차동 DC 오프셋 전압의 표시를 발생하기 위해 증폭기(116)의 출력이 샘플링될 때 비선형일 수 있다. 오프셋 보상 회로는 증폭기(116)의 피드백 루프 내에 오프셋 정정 전압을 발생하고 발생된 오프셋 보상 전압의 네거티브 피드백 제어를, 증폭기 오프셋을 상쇄시키기 위해 제공할 수 있다. 오프셋 전압은 증폭기(116)가 하나 이상의 스테이지를 포함할 때 증폭기(116)의 입력에 혹은 증폭기(116)의 제1 스테이지의 출력에 적용될 수 있다.

도 2a 내지 도 6은 수신기 내 오프셋 보상 회로(102)의 여러 실시예 및 오프셋 보상의 모델을 도시한 것이다. 이들 실시예에서 오프셋 보상의 원리 및 잇점 중 어느 것이든 도 1a의 수신기(100)에 적용될 수 있다. 예를 들면, 오프셋 보상 회로(102)는 오프셋 보상 회로(102A, 102B, 102C, 102D, 및/또는 102E)의 특징들의 임의의 조합을 포함할 수 있다. 또 다른 예로서, 오프셋 정정은 도 2a 내지 도 6의 실시예의 원리 및 잇점에 따라 도 1a의 수신기(100)의 서로 다른 노드들에 적용될 수 있다. 또한, 도 2a 내지 도 6의 오프셋 보상의 특징들의 임의의 조합은 적합할 때 조합될 수 있다. 어떤 실시예에 따라, 도 2a 내지 도 6의 오프셋 보상은 패시브 믹서과 관련하여 적용될 수 있다. 이러한 패시브 믹서는 예를 들면 다이렉트 변환 수신기 내에 구현될 수 있다.

도 2a를 참조하여, 오프셋 보상 회로(102A)를 포함하는 수신기의 부분의 개요도가 기술될 것이다. 도 2a의 수신기는 증폭기(116)의 차동 입력에 기초하여 오프셋을 검출하고 증폭기(116)의 입력에 오프셋을 보상하게 구성된다. 도시된 바와 같이, 수신기는 다이렉션 변환 수신기이다. 오프셋 보상 회로(102A)는 신호 경로 내 오프셋 보상 신호를 증폭기(116)의 입력 단자들 중 하나에 적용하여 차동 오프셋을 보상할 수 있다. 오프셋 보상 신호는 증폭기(116)의 피드백 루프 내에 적용될 수 있다. 도 2a의 실시예에서, 오프셋 보상 신호는 신호 경로에서 그리고 믹서(112)와 증폭기(116)의 입력 사이에서 오프셋 보상 노드 N3에 인가될 수 있다.

도시된 바와 같이, 오프셋 보상 회로(102A)는 차동 증폭기(202), 제1 전류원(204), 및 제2 전류원(206)을 포함한다. 차동 증폭기(202), 제1 전류원(204), 및 제2 전류원(206)은 증폭기(116)의 이득을 설정하는 피드백 경로 밖에 구현될 수 있다. 차동 증폭기(202)는 연산 증폭기일 수 있다. 차동 증폭기(202)는 이의 입력 단자에서 믹서(112)의 차동 출력을 수신하고 입력 오프셋 전압(V_OS)의 오프셋을 나타내는 출력을 증폭기(116)에 발생할 수 있다. 차동 증폭기(202)를 포함하는 루프는 비교적 저 주파수 루프일 수 있기 때문에, 비교적 큰 디바이스가 사용될 수 있다. 이러한 비교적 큰 디바이스로부터 커패시턴스의 영향을 감소시키기 위해서, 저항기는 각각 차동 증폭기(202)의 입력 단자와 노드(N1, N2) 사이에 직렬로 구현될 수 있다. 이러한 저항기는 다른 개시된 실시예 중 어느 것과 관련하여 구현될 수 있다. 쵸퍼 안정화, 스위치드 커패시터 이중 샘플링, 혹은 이외 다른 저 오프셋 샘플링 기술이 대안적으로 혹은 추가로 구현될 수 있다. 이들 기술은 다른 개시된 실시예 중 어느 것과도 관련하여 구현될 수 있다. 도시된 차동 증폭기(202)의 출력은 증폭기(116)에의 입력 오프셋 전압(V_OS)이 네거티브 전압 또는 포지티브 전압임을 나타낸다. 차동 증폭기(202)는 동적으로 오프셋 전압을 감지할 수 있다.

차동 증폭기(202)의 출력은 제1 전류원(204) 및 제2 전류원(206)에 의해 수신될 수 있다. 도 2a에 도시된 제1 전류원(204) 및 제2 전류원(206)이 신호 경로 내 오프셋 보상 신호를 증폭기(116)의 반전 출력 단자에 적용하게 구성되지만, 이들 전류원은 신호 경로 내 오프셋 보상 신호를 대안적으로 증폭기(116)의 비-반전 출력 단자에 적용할 수 있다. 다른 실시예에서, 도 4a에 도시된 실시예에서와 같이, 제1 전류원(204) 및 제2 전류원(206)는 증폭기(116)에 차동 출력에 연관된 서로 다른 신호 경로들에 결합될 수 있다.

도 2a에서, 오프셋 저항기(R_OS)는 피드백 노드(N2)와 오프셋 보상 노드(N3) 사이에 배치된다. 오프셋 전류(I_OS)는 증폭기(116)의 입력 단자에의 신호 경로 내에 직렬로 있고 그리고 증폭기(116)의 피드백 루프 내에 있는 오프셋 저항기(R_OS)를 통해 통과될 수 있다. 이것은 근사적으로 크기가 동일하고 극성이 오프셋 전압과 반대인 오프셋 보상 전압을 발생할 수 있다. 전류원(204, 206) 둘 다의 크기는 근사적으로 같을 수 있고 여기에서 한 전류원은 서플라이 전압으로부터 공급하고 제2 전류원 오프셋 저항기(R_OS)의 반대 측 상에 근사적으로 동일 전류를 싱크하여 그럼으로써 보상 전압을 발생하고 오프셋 정정 전류가 신호 경로의 요망되는 동작을 교란하는 것을 방지한다.

제1 전류원(204) 및 제2 전류원(206)은 DC 전류원일 수 있다. 제1 전류원(204)은 제2 전류원(206)에 의해 제공될 수 있는 전류와는 반대 극성을 갖는 전류를 제공할 수 있다. 제1 전류원(204)은 오프셋 저항기(R_OS)의 일측 상에 제1 극성을 갖는 전류를 발생할 수 있고, 제2 전류원(206)은 오프셋 저항기(R_OS)의 다른 측 상에, 제1 극성과는 반대인 제2 극성을 갖는 전류를 발생할 수 있다. 제1 전류원(204) 및/또는 제2 전류원(206)에 의해 제공되는 전류는 입력 오프셋 전압(V_OS)을실질적으로 상쇄시키 위해 오프셋 저항기(R_OS)에 걸친 전압 강하를 야기할 수 있다. 오프셋 저항기(R_OS)와 실질적으로 동일한 저항을 가진 저항기는 밸런스를 위해 증폭기(116)의 다른 입력에의 신호 경로 내에 포함될 수 있다. 오프셋 저항기(R_OS)는 오프셋 보상 회로(102A)의 부분인 것으로 간주될 수 있다.

따라서, 제1 전류원(204) 및 제2 전류원(206)는 증폭기(116)에의 입력 오프셋을 감소시키기 위해 반대 극성 및 근사적으로 동일한 크기의 전류를 제공할 수 있다. 차동 증폭기(202)의 출력은 또한, 증폭기(116)의 입력에 차동 오프셋 이 현저히 감소 또는 실질적으로 제거되게, 오프셋 보상 회로에 의해 제공되는 오프셋 정정 신호의 크기를 제어할 수 있다.

도 2b는 도 2a의 실시예에 대한 오프셋 보상의 분석을 지원하는 수신기의 부분의 개요도이다. 단일 엔드 회로가 분석되지만, 분석은 완전히 차동 회로에 적용된다. 증폭기(116)가 보상되지 않았다면, 노드(N1)에 오프셋 전압(V_X)은 믹서(112)가 입력에 연결할 때 국부 발진기(114)로부터 누설 전류를 야기하였을 것이다. 따라서, 노드(N1)에 전압은 어떠한 다른 신호들도 없을 땐 근사적으로 0 볼트가 될 것이다. 도 2b에서, 제1 피드백 노드(N1) 및 제1 오프셋 보상 노드(N3A)는 동일한 노드이다.

증폭기(116)는 A≠∞이게 하는 유한 오픈 루프 DC 이득(A)을 갖는다. 오프셋 보상 저항기(R_OS) 및 제1 전류원(204) 및/또는 제2 전류원(206)에 의해 인가되는 임의의 신호를 무시할 때, 출력 전압(V_o)은 DC 이득(A), 노드(N1)에 오프셋 전압(V_X), 및 입력 오프셋 전압(V_OS)에 기초할 수 있다.

증폭기(116)가 보상되지 않았다면 노드(N2)에 오프셋 전압(V_X)는 식(1)로 나타낼 수 있다:

식(1)

식(1)에서, R_F는 피드백 저항기(R_F)의 저항을 나타내고, R_IN는 믹서(112)의 출력과 노드(N2) 간에 저항을 나타낸다.

증폭기(116)가 보상되지 않았다면, 노드(N2)에 비보상된 오프셋 전압(V_X)은 식(2)로 나타낼 수 있다:

식(2)

전형적으로, 저항(R_F)은 저항(R_IN)보다 크거나 같다. 그러므로, 식(3)에 관계가 적용될 수 있다:

식(3)

식(3)에서, 높은 값은 오픈 루프 이득이 무한대에 접근하였을 때 한계 내에 있다. 노드(N1)에 V_X 노드 전압은 실제 피드백 증폭기(116)에 대해 증폭기의 입력 오프셋 전압(V_OS)에 가까울 수 있다.

입력 오프셋 전압(V_OS)을 정정하는 한 방법은 비교적 낮은 값 저항기 및 오프셋 정정 노드에 DC 전류원에 의해 공급되는 DC 오프셋 정정 전압을 적용하는 것이다. 이 방법은 도 2a 및 도 2b에 도시된 회로를 사용하여 구현될 수 있다. 유한 오픈 루프 DC 이득(A) 및 오프셋 정정을 가진 증폭기(116)에 있어서, 출력 전압(V_O)은 식(4)로 나타낼 수 있다:

식(4)

식(4)에서, I_OS는 제1 오프셋 보상 노드(N2)에 제1 전류원(204)에 의해 제공되는 오프셋 전류를 나타낼 수 있고, R_OS는 오프셋 저항기(R_OS)의 저항을 나타낼 수 있다.

따라서, 오프셋 보상을 가진 노드(N2)에 보상된 오프셋 전압(V_X)은 식(5)로 나타낼 수 있다:

식(5)

따라서, 출력 전압(V_O)은 근사적으로 0 볼트이고 노드(N2)에 전압(V_X)은 오프셋 전류(I_OS)와 오프셋 저항기(R_OS)의 저항과의 곱이 입력 오프셋 전압(V_OS)과 근사적으로 같을 때 근사적으로 0 볼트이다. 오프셋 보상 회로(102A)는 오프셋 전류(I_OS)를 입력 오프셋 전압(V_OS)의 이 상쇄가 일어나게 설정할 수 있다. 유사한 원리가 본원에 개시되는 다른 오프셋 보상 회로들의 어느 것에 관련하여 적용될 수 있다.

도 3은 실시예에 따라 오프셋 보상 회로(102B)를 포함하는 수신기의 부분의 개요도이다. 오프셋 보상 회로(102B)는 증폭기(116)의 출력에 오프셋 전압을 감지하고 증폭기(116)의 입력에 오프셋을 보상할 수 있다. 오프셋 보상 회로(102B)의 차동 증폭기(202)는 증폭기(116)의 차동 출력을 입력으로서 수신하고 입력 오프셋 전압(V_OS)의 표시를 증폭기(116)의 차동 출력에 기초하여 증폭기(116)에 발생하게 구성된다. 아니라면, 오프셋 보상 회로(102B)는 도 2a의 오프셋 보상 회로(102A)와 실질적으로 동일할 수 있다. 실시예에서, 비선형 오프셋 보상 루프가 구현될 수 있다. 비선형 오프셋 보상 루프는 차동 증폭기(202)와 전류원(204, 206) 간에 결합된 디지털-아날로그 변환기를 포함할 수 있다. 이러한 디지털-아날로그 변환기는 요망되는 신호 대역폭 미만인 주파수에서 및/또는 수신기가 기동됨에 응하여 업데이트될 수 있다.

도 4a는 실시예에 따라 오프셋 보상 회로(102C)를 포함하는 수신기의 부분의 개요도이다. 본원에 기술된 오프셋 보상은 다수-스테이지 증폭기에 적용될 수 있다. 도 4a에 도시된 바와 같이, 오프셋 보상 회로(102C)는 증폭기(116)의 출력에 오프셋 전압을 감지하고 증폭기(116)의 제1 스테이지(116A) 및 제2 스테이지(116B) 간에 오프셋을 보상할 수 있다. 더 구체적으로, 어떤 실시예에서, 오프셋 정정 신호는 제1 스테이지(116A)의 출력과 증폭기(116)의 제2 스테이지(116B)의 입력 사이에 인가될 수 있다. 각각 제1 및 제2 전류원(204, 206)는 각각 제1 및 제2 스테이지간 오프셋 보상 노드(N3b, N3a)에 전기적으로 연결될 수 있다. 도 4a에서, 전류원(204, 206)은 제1 스테이지(116A)의 출력에서 직접 오프셋 보상 전압을 발생할 수 있고 이어 오프셋 보상 전압은 제2 스테이지(116B)의 입력에 인가될 수 있다. 제1 스테이지(116A)의 내부 부하 저항기는 도 2a 및/또는 도 3의 오프셋 정정 저항기(R_OS)와 유사하게 기능할 수 있다. 실시예에서, 비선형 오프셋 보상 루프가 구현될 수 있다. 비선형 오프셋 보상 루프는 차동 증폭기(202)와 전류원(204, 206) 사이에 결합된 디지털-아날로그 변환기를 포함할 수 있다. 이러한 디지털-아날로그 변환기는 요망되는 신호 대역폭 미만인 주파수로 및/또는 수신기가 기동됨에 응하여 업데이트될 수 있다.

도 4a에 도시된 바와 같이, 제1 전류원(204) 및 제2 전류원(206)은 증폭기(116)의 서로 다른 신호 경로들에 오프셋 정정 신호를 적용할 수 있다. 제1 전류원(204)은 증폭기(116)의 신호 경로 내에 그리고 제1 피드백 노드(N1)와 증폭기(116)의 제2 스테이지(116B)의 반전 출력 단자 사이에 제1 오프셋 정정 신호를 적용하게 구성된다. 특히, 도 4a에서, 오프셋 정정은 제1 스테이지(116A)의 출력 에서 행해지고 제2 스테이지(116B)의 입력에 적용될 수 있다. 결과적인 오프셋 정정은 증폭기(116)의 입력 노드 및 출력 노드들에 영향을 미칠 수 있다. 제2 전류원(206)은 증폭기(116)의 신호 경로 내에 그리고 제2 피드백 노드(N2)와 증폭기(116)의 제2 스테이지(116B)의 비-반전 출력 단자 사이에 제2 오프셋 정정 신호를 적용하게 구성된다. 따라서, 오프셋 보상 회로(102C)는 증폭기(116)의 피드백 루프 내에 그리고 또한 증폭기(116)의 신호 경로 내에 오프셋을 보상할 수 있다.

도 4b는 도 4a의 실시예에 대해 오프셋 보상을 모델링한 것에 대한 다이렉트 수신기의 부분의 개요도이다. 단일 엔드 회로가 분석되지만, 분석은 완전히 차동 회로에도 적용할 수 있다. 증폭기(116)가 보상되지 않았다면, 노드(N2)에 오프셋 전압(V_X)은 믹서(112)가 입력에 연결할 때 국부 발진기(114)로부터 누설 전류를 야기하였을 것이다. 따라서, 노드(N2)에 전압은 어떤 다른 신호들도 없을 때 근사적으로 0 볼트가 될 것이다. 도 4b에서, 전류원(204)은 전류를 공급하거나 전류를 싱크하게 배열될 수 있다. 따라서 도 4b에 전류원(204)은 포지티브 극성 혹은 네거티브 극성을 갖는 정정 전류를 제공할 수 있다.

증폭기(116)가 보상되지 않았다면, 증폭기(116)의 출력 전압(V_O)은식(6)으로 나타낼 수 있다:

식(6)

식(6)에서, A는 증폭기(116)의 제1 스테이지(116A)의 이득을 나타내고, B는 증폭기(116)의 제2 스테이지(116B)의 이득을 나타낸다.

노드(N2)에 전압(V_X)은 위에 식(1)로 나타낼 수 있다. 식(1) 식(6)에 기초하여, 식(7)이 도출될 수 있다.

식(7)

식(7)로 나타낸 바와 같이, 출력 전압(V_O)은 제1 스테이지 이득(A)과 출력 전압(V_O)과의 곱이 오프셋 전류(I_OS)와 오프셋 저항기(R_OS)의 저항과의 곱과 근사적으로 동일할 때 근사적으로 0 볼트일 수 있다. 오프셋 보상 회로(102C)는 입력 오프셋 전압(V_OS)의 이 상쇄가 일어나게 오프셋 전류(I_OS)를 설정할 수 있다. 유사한 원리가 본원에 개시된 다른 오프셋 보상 회로의 어느 것에 관련하여 적용될 수 있다.

도 4c는 실시예에 따라 다수-스테이지 증폭기의 입력에 오프셋을 검출하고 다수-스테이지 증폭기의 스테이지들 간에 오프셋을 보상하게 구성된 오프셋 보상 회로(102C')를 포함하는 수신기의 부분의 개요도이다. 도 4c의 오프셋 보상 회로(102C')는 오프셋 보상 회로(102C') 내 차동 증폭기(202)가 도 4a의 오프셋 보상 회로(102)의 차동 증폭기(202)와는 다르게 배열된 것을 제외하고, 도 4a의 오프셋 보상 회로(102C)와 유사하다. 도 4c에서, 오프셋 보상 회로(102C')는 증폭기(116)의 입력 상에 차동 오프셋 전압을 감지하게 구성된 차동 증폭기(202)을 포함한다. 도 4c에 도시된 바와 같이, 차동 증폭기(202)는 제1 피드백 노드(N1)에 전기적으로 연결된 반전 입력 단자 및 제2 피드백 노드(N2)에 전기적으로 연결된 비-반전 입력 단자를 가질 수 있다.

도 5는 실시예에 따라 오프셋 보상 회로(102D)를 포함하는 수신기의 부분의 개요도이다. 오프셋 보상 회로(102D)는 아날로그-디지털 변환기(ADC)(210), 디지털 제어기(212), 제1 전류원(204), 및 제2 전류원(206)을 포함한다. ADC(210)는 증폭기(116)의 출력 상에 차동 오프셋 전압을 감지하게 구성된다. 디지털 제어기(212)는 ADC(210)의 출력을 수신하고 증폭기(116)의 입력 오프셋 전압(V_OS)을 감소 또는 제거하기 위해 오프셋 정정을 적용하기 위한 제어 신호를 제1 전류원(204) 및/또는 제2 전류원(206)에 제공할 수 있다.

오프셋 보상 회로(102D)는 정적 오프셋 보상을 적용할 수 있다. 따라서, 증폭기(116)의 출력 전압 상에 오프셋 전압의 연속된 모니터링은 필요하지 않을 수 있다. 이것은 연속된 오프셋 모니터링과 비교하여 동작 동안 파워 소비를 감소시킬 수 있다. 일 실시예에서, 오프셋 보상 회로(102D)는 ADC(210)으로 오프셋을 감지하고 스타트업 교정 프로세스를 부분으로서 디지털 제어기(212)의 출력을 조절할 수 있다. 이어 수신기의 동작 동안, 디지털 제어기(212)의 출력은 실질적으로 일정한 채로 있을 수 있다.

도 6은 실시예에 따라 오프셋 보상 회로(102E)를 포함하는 수신기의 부분의 개요도이다. 오프셋 보상 회로(102E)는 증폭기(116)의 출력 상에 차동 오프셋 전압을 감지하게 구성된 차동 증폭기(202)를 포함한다. 차동 증폭기(202)의 출력은 ADC(210)에 제공될 수 있다. 아니면, 오프셋 보상 회로(102E)는 도 5의 오프셋 보상 회로(102D)와 실질적으로 동일할 수 있다.

오프셋 보상에 관계된 시스템, 장치, 및 방법이 어떤 실시예를 참조하여 위에 기술되었다. 그러나, 당업자는 실시예의 원리 및 잇점이 오프셋 보상에 대한 필요성을 가진 임의의 다른 시스템, 장치, 혹은 방법에 대해 사용될 수 있음을 알 것이다.

이러한 시스템, 장치, 및/또는 방법은 여러 전자 디바이스에 구현될 수 있다. 전자 디바이스의 예는 소비자 전자 제품, 소비자 전자 제품의 부분들, 전자 테스트 장비, 기지국과 같은 무선 통신 기반구조, 등을 포함할 수 있는데, 그러나 이들로 제한되지 않는다. 또한, 전자 디바이스의 예는 메모리 칩, 메모리 모듈, 광학 네트워크 또는 이외 다른 통신 네트워크의 회로, 및 디스크 드라이버 회로를 포함할 수 있다. 소비자 전자 제품은 측정 기기, 의료 디바이스, 무선 디바이스, 모바일 전화(예를 들면, 스마트폰), 셀룰라 기지국, 전화, 텔레비전, 컴퓨터 모니터, 컴퓨터, 휴대 컴퓨터, 타블렛 컴퓨터, 개인용 디지털 보조장치(PDA), 마이크로웨이브, 냉장고, 스테레오 시스템, 카세트 레코더 또는 플레이어, DVD 플레이어, CD 플레이어, 디지털 비디오 레코더(DVR), VCR, MP3 플레이어, 라디오, 캠코더, 카메라, 디지털 카메라, 휴대 메모리 칩, 워셔, 드라이어, 워셔/드라이어, 복사기, 팩시밀 머신, 스캐너, 다기능 주변 디바이스, 손목 시계, 시계, 등을 포함할 수 있는데, 그러나 이들로 제한되지 않는다. 또한, 전자 디바이스는 미완성된 제품을 포함할 수 있다.

문맥이 명백히 달리 요구하지 않는 한, 설명 및 청구항 전체에 걸쳐 "포함하다"라는 단어는 배타적 혹은 철저한 의미와는 반대로 포괄적 의미로, 즉 "로 제한된이 아니라 포함하는"의 의미로 해석되어야 한다. 일반적으로 본원에서 사용되는 바와 같이, "결합된" 또는 "연결된"이라는 단어는 직접 연결되거나, 하나 이상의 중간 요소들에 의해 연결되는 2 이상의 요소들을 지칭한다. 또한, "여기에서", "위에", "밑에"라는 단어 및 유사한 임포트의 단어는 이 출원에서 사용될 때는 이 적용을 이 적용의 임의의 특별한 부분들이 아니라 전체로서 지칭할 것이다. 문맥이 허락하는 경우, 단수 혹은 복수를 사용하는 상세한 설명에서 단어들은 각각 복수 혹은 단수를 포함할 수 있다. 2 이상의 아이템 리스트에 관련하여 "또는"이라는 단어는 단어의 다음 해석의 모두를 커버하게 의도된다: 리스트 내 아이템들 중 어느 것, 리스트 내 아이템 전부, 리스트 내 아이템의 임의의 조합. 본원에서 제공되는 모든 수치값은 측정 오차 내에 유사한 값들을 포함하게 의도된다.

본원에서 제공되는 발명의 교시되는 바는 반드시 위에 기술된 시스템이 아니라, 다른 시스템에 적용될 수 있다. 위에 기술된 여러 실시예의 요소 및 단계들은 다른 실시예를 제공하기 위해 조합될 수 있다. 본원에서 논의되는 방법의 단계는 적합할 때 임의의 순서로 수행될 수 있다. 또한, 본원에서 논의되는 임의의 방법의 단계들은 적합할 때, 일련으로 혹은 병렬로 수행될 수 있다.

발명의 어떤 실시예가 기술되어졌지만, 이들 실시예는 단지 예로서만 제시되어졌고, 발명의 범위를 제한하려는 것이 아니다. 사실, 본원에 기술된 신규한 방법, 장치, 및 시스템은 다양한 다른 형태로 실시될 수 있다. 또한, 본원에 기술된 방법 및 시스템 형태에서 다양한 생략, 대체 및 변경은 발명의 정신 내에서 행해질 수 있다. 동반된 청구항 및 이들의 등가물은 발명의 범위 및 정신 내에 속할 이러한 형태 혹은 수정을 커버하게 의도된다. 따라서, 본 발명의 범위는 청구항을 참조하여 정의된다.

Claims

오프셋을 보상하는 수신기를 포함하는 장치로서,
상기 수신기는 :
입력 신호를 하향변환하고 차동 신호를 발생하게 구성된 믹서;
상기 차동 신호를 증폭하도록 구성된 증폭기;
상기 믹서와 상기 증폭기의 입력 단자 사이에 배치된 피드백 노드에 전기적으로 연결된 저항성 회로 요소를 포함하고, 상기 증폭기의 출력 단자와 상기 증폭기의 입력 단자 사이에 있는 피드백 경로; 및
오프셋 보상 회로를 포함하며,
상기 오프셋 보상 회로는 :
상기 차동 신호 내 오프셋의 표시를 발생하도록 구성되며; 그리고
적어도 상기 믹서에 의해 제공된 출력 신호 및 상기 피드백 경로에 의해 제공된 피드백 신호의 조합을 기반으로 한 신호를 수신하도록 구성된 오프셋 보상 노드에, 상기 차동 신호 내 상기 오프셋의 상기 표시에 적어도 부분적으로 기초하여, 오프셋 보상 신호를 적용하도록 구성되고,
상기 오프셋 보상 노드는 상기 피드백 노드와 상기 증폭기의 상기 출력 단자 사이의 신호 경로 내에 있으며,
상기 오프셋 보상 회로는 상기 피드백 경로와 별개인, 장치.
제1항에 있어서, 상기 믹서는 패시브 믹서인, 장치.
제1항에 있어서, 상기 증폭기는 트랜스임피던스 증폭기로서 구성된, 장치.
제1항에 있어서, 상기 증폭기는 제1 스테이지 및 제2 스테이지를 포함하고, 상기 오프셋 보상 노드는 상기 제1 스테이지와 상기 제2 스테이지 사이에 배치된, 장치.
제1항에 있어서, 상기 오프셋 보상 회로의 적어도 일부분은 상기 저항성 회로 요소와 상기 증폭기의 상기 입력 단자 사이에 직렬로 배치된, 장치.
제1항에 있어서, 상기 수신기는 다이렉트 변환 수신기이며, 상기 믹서에 의해 발생된 상기 차동 신호는 기저대 신호인, 장치.
제1항에 있어서, 상기 믹서는 국부 발진기에 결합되고, 상기 오프셋 보상 신호는 상기 믹서의 하나 이상의 입력 포트들에 상기 국부 발진기로부터 누설량이 감소되게 하도록 구성되고, 상기 믹서의 상기 하나 이상의 입력 포트들은 상기 입력 신호를 수신하게 구성된, 장치.
제1항에 있어서, 상기 수신기는 안테나 포트를 포함하고, 상기 믹서는 국부 발진기에 결합되고, 상기 오프셋 보상 신호는 상기 안테나 포트에 상기 국부 발진기로부터 누설량이 감소되게 하도록 구성된, 장치.
제1항에 있어서, 상기 오프셋 보상 회로는 상기 차동 신호를 수신하고 상기 차동 신호에 적어도 부분적으로 기초하여 상기 차동 신호 내 상기 오프셋의 상기 표시를 발생하게 구성된, 장치.
제1항에 있어서, 상기 오프셋 보상 회로는 상기 차동 신호를 수신하고 상기 차동 신호 내 상기 오프셋의 상기 표시를 발생하게 구성된 차동 증폭기를 포함하는, 장치.
제1항에 있어서, 상기 증폭기는 차동 출력을 발생하게 구성되고, 상기 오프셋 보상 회로는 상기 증폭기의 상기 차동 출력에 적어도 부분적으로 기초하여 상기 차동 신호 내 상기 오프셋의 상기 표시를 발생하게 구성된, 장치.
제1항에 있어서, 상기 오프셋 보상 회로는 상기 차동 신호 내 상기 오프셋의 상기 표시에 적어도 부분적으로 기초하여, 상기 오프셋 보상 노드에 상기 오프셋 보상 신호를 적용하게 구성된, 장치.
제12항에 있어서, 상기 오프셋 보상 회로는 상기 차동 신호 내 상기 오프셋의 상기 표시에 적어도 부분적으로 기초하여, 상기 오프셋 보상 신호와는 반대되는 극성을 가지며 상기 믹서와 상기 증폭기의 상기 출력 단자 간에 상기 신호 경로 내에 다른 오프셋 보상 신호를 적용하게 구성된 제2 전류원을 더 포함하는, 장치.
오프셋을 보상하는 장치로서, 상기 장치는 :
국부 발진기 출력을 발생하게 구성된 국부 발진기;
상기 국부 발진기에 결합되고, 상기 국부 발진기 출력에 적어도 부분적으로 기초하여 라디오 주파수 신호를 하향변환하게 구성된, 믹서;
증폭기의 입력 단자에서 상기 믹서로부터 출력을 수신하게 구성된 상기 증폭기;
상기 증폭기의 출력 단자와 상기 증폭기의 상기 입력 단자 사이에 배치되고 상기 믹서와 상기 증폭기의 상기 입력 단자 사이에 배치된 피드백 노드에 전기적으로 연결된 피드백 요소를 포함하는 피드백 경로; 및
오프셋 보상 회로를 포함하며,
상기 오프셋 보상 회로는 :
상기 증폭기의 상기 입력 단자에 있는 오프셋의 표시를 발생하도록 구성되고; 그리고
적어도 상기 믹서에 의해 제공된 출력 신호 및 상기 피드백 경로에 의해 제공된 피드백 신호의 조합을 기반으로 한 신호를 수신하도록 구성된 오프셋 보상 노드에, 상기 오프셋의 상기 표시에 적어도 부분적으로 기초하여, 오프셋 보상 신호를 적용하도록 구성되고,
상기 오프셋 보상 노드는 상기 피드백 노드와 상기 증폭기의 상기 출력 단자 사이의 신호 경로 내에 있고,
상기 오프셋 보상 회로는 상기 피드백 경로와 별개이며,
상기 오프셋 보상 신호는 상기 믹서의 입력 포트에 상기 국부 발진기로부터 누설 전류가 감소되게 하도록 구성된, 장치.
제14항에 있어서,
안테나 포트; 및
상기 안테나 포트에 수신된 신호를 증폭하고 상기 라디오 주파수 신호를 발룬을 통해 상기 믹서에 제공하게 구성된 저-노이즈 증폭기를 더 포함하는, 장치.
제14항에 있어서, 상기 증폭기는 두 스테이지들을 포함하고, 상기 오프셋 보상 노드는 상기 두 스테이지들 사이에 배치된, 장치.
제14항에 있어서, 상기 믹서는 패시브 믹서인, 장치.
수신기 내 오프셋을 보상하기 위한 전자적으로 구현되는 방법에 있어서,
수신기의 패시브 믹서에 의해, 차동 신호를 트랜스임피던스 증폭기의 입력 단자들에 제공하는 단계로서, 상기 트랜스임피던스 증폭기는 증폭 회로, 그리고 상기 입력 단자들 중 하나와 상기 트랜스임피던스 증폭기의 출력 단자 사이의 피드백 경로를 포함하고, 상기 피드백 경로는 상기 패시브 믹서와 상기 입력 단자들 중 상기 한 입력 단자 사이에 배치된 피드백 노드에 전기적으로 결합된 저항성 회로 요소를 포함하는 것인, 단계;
상기 트랜스임피던스 증폭기에 의해 수신된 상기 차동 신호 내 오프셋을 검출하는 단계; 및
상기 검출된 오프셋을 보상하기 위해 오프셋 정정 노드에서의 결합 신호에 오프셋 보상 신호를 인가하는 단계로서, 상기 결합 신호는 적어도 상기 패시브 믹서로부터의 출력 신호 및 상기 피드백 경로로부터의 피드백 신호의 조합이며, 상기 오프셋 정정 노드는 상기 피드백 노드와 상기 트랜스임피던스 증폭기의 출력 단자 사이의 신호 경로 내에 있는 것인, 단계를 포함하는, 방법.
제18항에 있어서, 인가하는 단계는 상기 패시브 믹서에 결합된 국부 발진기로부터 상기 패시브 믹서의 하나 이상의 입력 포트들에 누설의 량이 감소되게 하는 것인, 방법.
제18항에 있어서, 검출 단계는 상기 차동 신호를 수신하고 상기 차동 신호 내 상기 오프셋의 표시를 발생하게 구성된 차동 증폭기를 포함하는 오프셋 보상 회로에 의해 수행되는, 방법.
제1항에 있어서, 상기 오프셋 보상 회로는, 상기 오프셋 보상 신호를 상기 오프셋 보상 노드에 적용하여 국부 발진기로부터의 누설 전류를 방지하고, 오프셋 보상 신호의 네거티브 피드백 제어를 제공하여 증폭기 오프셋을 상쇄시키도록 구성되는, 장치.