CN111293984B - 混频模组 - Google Patents

混频模组 Download PDF

Info

Publication number
CN111293984B
CN111293984B CN201910030545.XA CN201910030545A CN111293984B CN 111293984 B CN111293984 B CN 111293984B CN 201910030545 A CN201910030545 A CN 201910030545A CN 111293984 B CN111293984 B CN 111293984B
Authority
CN
China
Prior art keywords
signal
terminal
control
coupled
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910030545.XA
Other languages
English (en)
Other versions
CN111293984A (zh
Inventor
郑丁元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richwave Technology Corp
Original Assignee
Richwave Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richwave Technology Corp filed Critical Richwave Technology Corp
Publication of CN111293984A publication Critical patent/CN111293984A/zh
Application granted granted Critical
Publication of CN111293984B publication Critical patent/CN111293984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/008—Compensating DC offsets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/483—Simulating capacitance multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0047—Offset of DC voltage or frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

混频模组包括混频器、至少一直流偏移电路、滤波器以及控制器。混频器对输入信号混频以产生第一信号。至少一直流偏移电路基于第一信号产生第二信号。滤波器滤除第二信号中的交流部分并依据第二信号中的直流部分产生第三信号。控制器基于第三信号控制至少一直流偏移电路以减少第一信号中的直流部分。

Description

混频模组
技术领域
本发明是有关于一种信号混频技术，且特别是有关于一种混频模组。
背景技术
在通信系统中，信号必须进行上变频(up conversion)或下变频(downconversion)后才能进行信号传播和处理。这种变频步骤在传统上称为混频，是接收和发射信号链必不可少的过程。并且，随着无线通信标准的不断演进，现行较为先进的通信系统(如，5G通信)采用全双工(full duplex)技术，接收器与发射器能够在同一频段上同时接收和发射信号，以期提高无线网络的传输能力。
然而，在接收器与发射器同时启动的情况下，当接收器内部的混频器所接收的信号(如，需做混频的信号与用来做混频的信号)具有相近频率的部分时，将会产生直流偏移(DC offset)，使得经由混频器输出的信号具有直流部分，导致信号无法有效地接收，因而降低通信系统的性能。
发明内容
本发明的混频模组包括混频器、至少一直流偏移电路、滤波器以及控制器。混频器对一输入信号混频以产生一第一信号。至少一直流偏移电路基于所述第一信号产生一第二信号。滤波器滤除所述第二信号中的一交流部分并依据所述第二信号中的一直流部分产生一第三信号。控制器基于所述第三信号控制所述至少一直流偏移电路以减少所述第一信号中的一直流部分。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1绘示本发明一实施例的混频模组的模块图。
图2绘示本发明另一实施例的混频模组的模块图。
图3绘示本发明另一实施例的混频模组的模块图。
图4绘示本发明一实施例的混频模组的详细模块图。
图5A绘示本发明一实施例中控制器的详细模块图。
图5B绘示本发明另一实施例中控制器的详细模块图。
图5C绘示本发明另一实施例中控制器的详细模块图。
图5D绘示本发明另一实施例中控制器的详细模块图。
图6绘示本发明另一实施例的混频模组的详细模块图。
图7A至图7C分别说明不同实施例中直流偏移电路的细部电路示意图。
图8A至图8B说明不同实施例中滤波器的细部电路示意图。
图9A至图9C说明不同实施例中电容器电路的细部电路示意图。
图10绘示本发明一实施例经混频模组的信号的波形图。
【符号说明】
100、200、300、400、600：混频模组
110：混频器
120、121、1201、1201’、1202：直流偏移电路
130：滤波器
140、1401、1401’、1402、1402’：控制器
250：模拟数字转换器
260：数字信号处理器
370：放大器
441、441’、642：控制电路
480：低噪声放大器
510、510’：比较器
520、520’：计数器
530、530’：寄存器
540、540’：数字模拟转换器
550：数据选择器
910、910’：电容器模组
930、930’：电容倍增式滤波器
1000、1010、1020、C1、C2：电容器电路
AMP：信号的振幅
B：缓冲器
Clock：时钟信号
CT：数值
CCS1、CCS2、CCS3、CCS4：可控电流源
CS、CS1、CS2、CS3、CS4：电流源
Cf：电容器
I1、I1×a：电流值
M1～M7：晶体管
N1、N2：电容器电路的第一端
RS：比较结果
R、R1～R6：电阻
SIN、SIN1、SIN2：输入信号
SLO、SLO1、SLO2：本地振荡信号
SD：数字输出信号
S1、S11、S12、S2、S21、S22、S3、S31、S32：信号
S2’、S21’、S22’：经放大的信号
SC、SC11、SC12、SC21、SC22、
Figure BDA0001944071380000041
：控制信号
SW1、SW2、SW3、SW4：开关
T、T1：时间
Vref：预定电压
Val1、IDAC_DATA：校正数值
V1、V2：参考电压端
具体实施方式
图1绘示本发明一实施例的混频模组的模块图。请参照图1，混频模组100包括混频器110、至少一直流偏移电路120、滤波器130以及控制器140。混频器110耦接直流偏移电路120，且直流偏移电路120耦接滤波器130以及控制器140。
在本发明实施例中，混频器110对输入信号SIN进行混频以产生信号S1。具体而言，在一些实施例中，混频器110接收本地振荡(local oscillator)信号SLO以对输入信号SIN进行混频。直流偏移电路120基于信号S1产生信号S2。滤波器130滤除信号S2中的交流部分，并且依据信号S2中的直流部分产生信号S3。控制器140基于信号S3控制直流偏移电路120以减少信号S1中的直流部分。详细来说，控制器140是基于信号S3产生控制信号SC，以控制直流偏移电路120减少信号S1中的直流部分以产生信号S2。本实施例的混频模组100借由直流偏移电路120调整混频后的输入信号(信号S1)中的直流部分，使得经调整的混频后的输入信号(信号S2)中的直流部分被减少。因此，混频模组100得以输出准确的信号而提高整个系统的性能。
图2绘示本发明另一实施例的混频模组的模块图。请参照图2，图2的混频模组200与图1的混频模组100不同之处在于，混频模组200还可选择性地包括模拟数字转换器250以及数字信号处理器260。模拟数字转换器250耦接于直流偏移电路120与数字信号处理器260之间。模拟数字转换器250接收信号S2，并且将信号S2转换为数字输出信号SD。数字信号处理器260接收数字输出信号SD，基于数字输出信号SD产生校正数值Val1，并将校正数值Val1输出至控制器140。在本实施例中，控制器140是基于信号S3或校正数值Val1产生控制信号SC，以控制直流偏移电路120。
图3绘示本发明另一实施例的混频模组的模块图。请参照图3，图3的混频模组300与图1的混频模组100不同之处在于，混频模组300还可选择性地包括至少一放大器370。放大器370耦接于直流偏移电路120与滤波器130之间。放大器370将信号S2进行放大，并且输出经放大的信号S2’至滤波器130。放大器370例如为中频(intermediate frequency；IF)放大器，而本发明并不限制放大器370的类型。在一些实施例中，混频模组300包括多个串联的放大器，借由使用多个具有较小增益值的放大器达到与使用一个放大器相同的放大效果。举例而言，将增益值为2的放大器以及增益值为5的放大器串联以达到增益值为10的放大器的放大效果。
在一些实施例中，混频模组300还可选择性地包括图2的混频模组200中的模拟数字转换器250以及数字信号处理器260。在本实施例中，放大器370进一步耦接于直流偏移电路120与模拟数字转换器250之间。模拟数字转换器250接收经放大的信号S2’，并且将经放大的信号S2’转换为数字输出信号SD。随后，数字信号处理器260接收数字输出信号SD，基于数字输出信号SD产生校正数值Val1，并将校正数值Val1输出至控制器140。
在此需特别说明的是，混频模组可应用于单端(single-ended)电路或双端(double-ended)电路。当应用于单端电路时，混频器例如为单平衡混频器(singlebalanced mixer)；当应用于双端电路时，混频器例如为双平衡混频器(double balancedmixer)。本发明不限制混频器的类型。此外，在一些实施例中，滤波器例如为低通滤波器(low pass filter)，且低通滤波器例如为电容倍增式滤波器(capacitive multiplefilter)，而本发明不限制滤波器的类型。在一些实施例中，数字信号处理器例如为应用于数字信号处理(digital signal processing；DSP)的基带电路(baseband circuit)，本发明并不加以限制。
图4绘示本发明一实施例的混频模组的详细模块图。图4是以混频模组应用于双端电路为例。请参照图4，图4的混频模组400与图3的混频模组300不同之处在于，混频模组400还包括直流偏移电路121以及低噪声放大器480。
在本实施例中，输入信号SIN包括一对差动(differential)信号，分别为输入信号SIN1以及输入信号SIN2。本地振荡信号SLO包括一对差动信号，分别为本地振荡信号SLO1以及本地振荡信号SLO2。信号S1包括一对差动信号，分别为信号S11以及信号S12。信号S2包括一对差动信号，分别为信号S21以及信号S22。经放大的信号S2’包括一对差动信号，分别为经放大的信号S21’以及经放大的信号S22’。信号S3包括一对差动信号，分别为信号S31以及信号S32。控制信号SC包括一对差动信号，分别为控制信号SC11以及控制信号SC12。然而，在一些实施例中，输入信号SIN、本地振荡信号SLO、信号S1至S3、控制信号SC可为一单端信号，本发明并不加以限制。
具体而言，低噪声放大器480耦接混频器110，用以产生输入信号SIN1及SIN2。混频器110接收本地振荡信号SLO1及SLO2以对输入信号SIN1及SIN2进行混频来产生信号S11及S12。直流偏移电路120及121分别基于信号S11及S12产生信号S21及S22。放大器370将信号S21及S22进行放大，并且输出经放大的信号S21’及S22’至滤波器130及模拟数字转换器250。滤波器130滤除经放大的信号S21’及S22’中的交流部分，并且依据经放大的信号S21’及S22’中的直流部分产生信号S31及S32。模拟数字转换器250将经放大的信号S21’及S22’转换为数字输出信号SD。数字信号处理器260接收数字输出信号SD，基于数字输出信号SD产生校正数值Val1，并输出至控制器140。控制器140基于信号S31至S32或校正数值Val1分别控制直流偏移电路120及121，以减少信号S11及S12中的直流部分以产生信号S21及S22。
在本实施例中，混频模组400中的控制器140包括控制电路441，用以对直流偏移电路120及121进行粗调操作，以减少信号S11及S12中的直流部分。具体来说，控制电路441基于信号S31至S32或校正数值Val1产生控制信号SC11及SC12，接着直流偏移电路120及121基于控制信号SC11及SC12减少信号S11及S12中的直流部分。
在此将以图5A至图5D说明控制器140进行粗调操作的细部动作，图5A绘示本发明一实施例中控制器的详细模块图。特别是，当混频模组应用于单端电路时，适用于图5A的控制器1401。请参照图5A，控制器1401中的控制电路441包括比较器510、计数器520、寄存器(register)530以及数字模拟转换器540。寄存器530耦接比较器510、计数器520及数字模拟转换器540。
在本发明实施例中，比较器510比较滤波器130所输出的信号S3与一预定电压Vref以产生比较结果RS。计数器520接收时钟信号Clock以计数数值CT。寄存器530依据比较结果RS以及数值CT产生校正数值IDAC_DATA。数字模拟转换器540将校正数值IDAC_DATA转换为控制信号SC。在本实施例中，控制电路441例如为可执行二分搜索法(binary search)来产生控制信号SC的硬件元件，寄存器530例如为逐次逼近寄存器(successive approximationregister)，本发明并不加以限制。在本实施例中，预定电压Vref例如为共模电压(commonmode voltage)，本发明并不加以限制。在一些实施例中，控制电路441的比较器510可直接比较滤波器130所输出的信号S3与预定电压Vref以产生控制信号SC。
图5B绘示本发明另一实施例中控制器的详细模块图。特别是，当混频模组应用于双端电路时，适用于图5B的控制器1401’。请参照图5B，图5B的控制器1401’与图5A的控制器1401不同之处在于，控制器1401’中，控制电路441’的比较器510’比较信号S31与S32以产生比较结果RS。也就是说，比较器510’接收的信号S3包括一对差动信号。计数器520’接收时钟信号Clock以计数数值CT。寄存器530’依据比较结果RS以及数值CT产生校正数值IDAC_DATA。数字模拟转换器540’将校正数值IDAC_DATA转换为控制信号SC11及SC12。在一些实施例中，控制电路441’的比较器510’可直接比较信号S31与S32以产生控制信号SC11及SC12。
在一些实施例中，数字模拟转换器540及540’例如为电流型数字模拟转换器，且控制信号SC、SC11及SC12包括电流控制信号。在其他实施例中，数字模拟转换器540及540’也可以为电压型数字模拟转换器，且控制信号SC、SC11及SC12包括电压控制信号，本发明并不限制数字模拟转换器的类型。
图5C绘示本发明另一实施例中控制器的详细模块图。特别是，当混频模组应用于单端电路，且混频模组包括模拟数字转换器250以及数字信号处理器260时，适用于图5C的控制器1402。请参照图5C，图5C的控制器1402与图5A的控制器1401不同之处在于，图5C的控制器1402还包括数据选择器(multiplexer；MUX)550。在本发明实施例中，控制电路441可基于信号S3产生校正数值IDAC_DATA。数据选择器550的输出端耦接控制电路441的数字输入端。数据选择器550的第一端接收控制电路441所输出的校正数值IDAC_DATA，数据选择器550的第二端接收数字信号处理器260所输出的校正数值Val1，数据选择器550的控制端(图未示)受控于数字信号处理器260。数字信号处理器260控制数据选择器550选择校正数值Val1与IDAC_DATA的其中之一作为输出至控制电路441。控制电路441基于数据选择器550的输出产生控制信号SC。具体而言，当数字信号处理器260判断校正数值IDAC_DATA超出一预设范围时，数字信号处理器260控制数据选择器550选择校正数值Val1作为输出；当数字信号处理器260判断校正数值IDAC_DATA未超出预设范围时，数字信号处理器260控制数据选择器550选择校正数值IDAC_DATA作为输出。在一些实施例中，数字信号处理器260也可控制数据选择器550直接选择校正数值Val1作为输出，而不需再进行校正数值IDAC_DATA是否超出预设范围的判断。
图5D绘示本发明另一实施例中控制器的详细模块图。特别是，当混频模组应用于双端电路，且混频模组包括模拟数字转换器250以及数字信号处理器260时，适用于图5D的控制器1402’。请参照图5D，图5D的控制器1402’与图5C的控制器1402不同之处在于控制器1402’中的控制电路441’，控制电路441’的电路结构及功用与图5B的控制电路441’相近似，在此不予赘述。
图6绘示本发明另一实施例的混频模组的详细模块图。图6的混频模组600与图4的混频模组400不同之处在于，图6的混频模组600中的控制器140还包括控制电路642，用以对直流偏移电路120及121进行细调操作。换言之，图6的控制器140可对直流偏移电路120及121进行粗调及细调操作，以减少信号S11及S12中的直流部分。然而，在一些实施例中，混频模组600中的控制器140也可仅包括控制电路642而仅对直流偏移电路120及121进行细调操作。此外，在一些实施例中，当混频模组应用于单端电路时，控制器140亦可选择性地包括控制电路441及/或642。
请参照图6，在本发明实施例中，控制器140中的控制电路441及642分别对直流偏移电路120及121进行粗调及细调操作。在本发明实施例中，控制器140还基于信号S31及S32产生控制信号SC2，控制信号SC2包括一对差动信号，分别为控制信号SC21以及控制信号SC22。细调操作是控制电路642基于信号S31及S32产生控制信号SC21及SC22，而使得直流偏移电路120及121还基于控制信号SC21及SC22减少信号S11及S12中的直流部分。在本实施例中，直流偏移电路120是受控于经结合的控制信号SC11及SC21，直流偏移电路121是受控于经结合的控制信号SC12及SC22，本发明并不加以限制。在一些实施例中，控制电路642包括跨导放大器(transconductance amplifier)，本发明并不加以限制。
图7A至图7C将分别说明不同实施例中直流偏移电路120及/或121的细部电路示意图。需特别注意的是，图7A至图7C是以直流偏移电路受控于控制器140产生的控制信号SC为例。
图7A绘示本发明一实施例的直流偏移电路的电路图。请参照图7A，在本发明实施例中，直流偏移电路1201包括可控电流源CCS1、可控电流源CCS2以及电阻R。可控电流源CCS1的第一端耦接参考电压端V1，可控电流源CCS2的第二端耦接参考电压端V2，电阻R的第一端与第二端分别耦接可控电流源CCS1的第二端以及可控电流源CCS2的第一端，且电阻R的第一端与第二端的其中之一还耦接混频器110的输出端，用以接收信号S1；电阻R的第一端与第二端的其中之另一还耦接滤波器130或放大器370，用以产生信号S2。可控电流源CCS1及CCS2受控于控制器140。在本发明实施例中，透过调整可控电流源CCS1及CCS2的电流值以在电阻R的第一端与第二端之间产生压降，借由此压降补偿信号S1中的直流偏移，以减少信号S1中的直流部分。
图7B绘示本发明另一实施例的直流偏移电路的电路图，图7B的直流偏移电路1201’与图7A的直流偏移电路1201不同之处在于，直流偏移电路1201’还包括可控电流源CCS3及可控电流源CCS4。可控电流源CCS3的第一端耦接参考电压端V1，可控电流源CCS4的第二端耦接参考电压端V2。电阻R的第一端与第二端还分别耦接可控电流源CCS4的第一端以及可控电流源CCS3的第二端。可控电流源CCS3及CCS4受控于控制器140。在本发明实施例中，透过调整可控电流源CCS1至CCS4的电流值以在电阻R的第一端与第二端之间产生压降，借由此压降补偿信号S1中的直流偏移，以减少信号S 1中的直流部分。
图7C绘示本发明另一实施例的直流偏移电路的电路图。请参照图7C，在本发明实施例中，直流偏移电路1202包括电流源CS、开关SW1、开关SW2、开关SW3、开关SW4以及电阻R。电流源CS的第一端耦接参考电压端V1，开关SW1及SW3的第一端耦接电流源CS的第二端，开关SW2及SW4的第二端耦接参考电压端V2，电阻R的第一端耦接开关SW1的第二端及开关SW4的第一端，电阻R的第二端耦接开关SW3的第二端及开关SW2的第一端，且电阻R的第一端与第二端的其中之一还耦接混频器110的输出端，用以接收信号S1；电阻R的第一端与第二端的其中之另一还耦接滤波器130或放大器370，用以产生信号S2。开关SW1至SW4受控于控制器140。在本发明实施例中，透过调整开关SW1至SW4的导通状态以在电阻R的第一端与第二端之间产生压降，借由此压降补偿信号S1中的直流偏移，以减少信号S1中的直流部分。在本发明实施例中，可透过在控制器140的输出端耦接一反相器，使开关SW1、SW2与开关SW3、SW4所接收的控制信号互为反相(如图是以SC与
Figure BDA0001944071380000131
表示控制信号互为反相)。在一些实施例中，直流偏移电路1202可包括电流源CS以及电阻R。电流源CS的第一端与第二端分别耦接于参考电压端V1与V2之间。电阻R的第一端与第二端分别耦接于电流源CS的第二端与参考电压端V2之间，且电阻R的第一端与第二端的其中之一还耦接混频器110的输出端，用以接收信号S1；电阻R的第一端与第二端的其中之另一还耦接滤波器130或放大器370，用以产生信号S2。控制器140用以调整电阻R的第一端与第二端之间的压降。
在一些实施例中，上述直流偏移电路1201至1202中的参考电压端V1例如为用以接收供电电压，参考电压端V2例如为用以接收接地电压，本发明并不加以限制。
图8A至图8B将说明不同实施例中滤波器130的细部电路示意图。需特别注意的是，图8A至图8B是以滤波器为低通滤波器，且低通滤波器为电容倍增式滤波器为例。
图8A绘示本发明一实施例的电容倍增式滤波器的电路图。特别是，当混频模组应用于单端电路时，适用于图8A的电容倍增式滤波器930。请参照图8A，在本发明实施例中，电容倍增式滤波器930包括电容器模组910、电阻R1、电阻R2、电阻R3以及缓冲器(buffer)B。电容器模组910包括电容器电路C1。电容器电路C1将于图9A至图9C中详细描述。在此先行说明电容倍增式滤波器930的电路连接关系。在本实施例中，电阻R1的第一端耦接电容倍增式滤波器930的第一输入端。电阻R2的第一端耦接电阻R1的第二端。电阻R3的第一端耦接电阻R1的第二端以及电阻R2的第一端，电阻R3的第二端耦接电容倍增式滤波器930的第一输出端。缓冲器B的第一接收端耦接电阻R2的第二端及电容器电路C1的第一端N1，缓冲器B的第一输出端耦接电阻R3的第二端。电容器电路C1的第二端耦接参考电压端V2。电容倍增式滤波器930的第一输入端用以接收信号S2或经放大的信号S2’，电容倍增式滤波器930的第一输出端用以输出信号S3。
图8B绘示本发明另一实施例的电容倍增式滤波器的电路图。特别是，当混频模组应用于双端电路时，适用于图8B的电容倍增式滤波器930’。
请参照图8B，在本发明实施例中，图8B的电容倍增式滤波器930’与图8A的电容倍增式滤波器930不同之处在于，缓冲器B还包括第二接收端以及第二输出端，电容倍增式滤波器930’还包括第二输入端、第二输出端、电阻R4、电阻R5以及电阻R6，且电容倍增式滤波器930’中的电容器模组910’还包括另一电容器电路C2，电容器电路C2相同于电容器电路C1，电容器电路C1与C2将于图9A至图9C中详细描述。在此，先说明电容倍增式滤波器930’的电路连接关系。在本实施例中，电阻R4的第一端耦接电容倍增式滤波器930’的第二输入端。电阻R5的第一端耦接电阻R4的第二端。电阻R6的第一端耦接电阻R4的第二端以及电阻R5的第一端，电阻R6的第二端耦接电容倍增式滤波器930’的第一输出端。缓冲器B的第二接收端耦接电阻R5的第二端及电容器电路C2的第一端N2，缓冲器B的第一输出端耦接电容倍增式滤波器930’的第一输出端，缓冲器B的第二输出端耦接电阻R3的第二端。电阻R3的第二端耦接电容倍增式滤波器930’的第二输出端。电容器电路C2的第二端耦接参考电压端V2。电容倍增式滤波器930’的第一输入端用以接收信号S21或经放大的信号S21’，电容倍增式滤波器930’的第二输入端用以接收信号S22或经放大的信号S22’。电容倍增式滤波器930的第一输出端用以输出信号S31，电容倍增式滤波器930的第二输出端用以输出信号S32。
图8B中，电容器模组910’的电容器电路C1与C2具有相同的等效电容值Ceff，且电容器模组910’的等效电路为电容器电路C1与C2串联，使得电容器模组910’的等效电容值Cm约等于(1/2)×Ceff。
图9A至图9C将说明不同实施例中电容器电路C1与C2的细部电路示意图。
图9A绘示本发明一实施例的电容器电路C1与C2的细部电路示意图。请参照图9A，在本发明实施例中，电容器电路1000包括第一端N1/N2、晶体管M1、晶体管M2、晶体管M3、电容器Cf。晶体管M1的第一端用以耦接电流源CS1及电容器电路的第一端N1/N2，晶体管M1的第二端耦接参考电压端V2。晶体管M2的第一端用以耦接电流源CS2，晶体管M2的第二端耦接参考电压端V2，晶体管M2的控制端耦接晶体管M2的第一端及晶体管M1的控制端。晶体管M3的第一端用以耦接电流源CS3及晶体管M1的第一端，晶体管M3的第二端耦接参考电压端V2，晶体管M3的控制端耦接晶体管M2的控制端。电容器Cf的第一端耦接电容器电路的第一端N1/N2，电容器Cf的第二端耦接晶体管M1的控制端。在本实施例中，晶体管M1至M3的第二端作为电容器电路的第二端。
在本实施例中，电流源CS1与CS2产生电流值为I1的电流(如图是以I1表示)，且电流源CS3产生电流值为I1乘以倍数a的电流(如图是以I1×a表示)。流经晶体管M1及流经电容器Cf的小信号电流为电流值为Ic的电流，流经晶体管M3的小信号电流为电流值为Ic×a的电流。晶体管M1与M2具备相同的沟道宽长比(channel width-to-length ratio)，且晶体管M3的沟道宽长比为晶体管M1的沟道宽长比乘以倍数a的数值。基于上述条件，使得电容器电路1000的等效电容值约等于(2+a)×C，其中C为电容器Cf的电容值。
图9B绘示本发明另一实施例的电容器电路C1与C2的细部电路示意图。图9B的电容器电路1010利用三个级联(cascode)电路所配置而成。
请参照图9B，在本发明实施例中，图9B的电容器电路1010与图9A的电容器电路1000不同之处在于，电容器电路1010还包括晶体管M4、晶体管M5以及晶体管M6。晶体管M4的第一端与第二端分别耦接于晶体管M1的第二端与参考电压端V2之间。晶体管M5的第一端与第二端分别耦接于晶体管M2的第二端与参考电压端V2之间，晶体管M5的控制端耦接晶体管M5的第一端及晶体管M4的控制端。晶体管M6的第一端与第二端分别耦接于晶体管M3的第二端与参考电压端V2之间，晶体管M6的控制端耦接晶体管M5的控制端。在本实施例中，晶体管M4至M6的第二端作为电容器电路的第二端。
在本实施例中，电流源CS1与CS2产生电流值为I1的电流(如图是以I1表示)，且电流源CS3产生电流值为I1乘以倍数a的电流(如图是以I1×a表示)。流经晶体管M1及流经电容器Cf的小信号电流为电流值为Ic的电流，流经晶体管M3的小信号电流为电流值为Ic×a的电流。晶体管M1、M2、M4以及M5具备相同的沟道宽长比，晶体管M3与M6具备相同的沟道宽长比，且晶体管M3的沟道宽长比为晶体管M1的沟道宽长比乘以倍数a的数值。基于上述条件，使得电容器电路1010的等效电容值约等于(2+a)×C，其中C为电容器Cf的电容值。
图9C绘示本发明另一实施例的电容器电路C1与C2的细部电路示意图。请参照图9C，在本发明实施例中，电容器电路1020包括第一端N1/N2、晶体管M1至M7以及电容器Cf。晶体管M1的第一端用以耦接电流源CS1及电容器电路的第一端N1/N2。晶体管M2的第一端用以耦接电流源CS2，晶体管M2的控制端耦接晶体管M1的控制端。晶体管M3的第一端用以耦接电流源CS3及晶体管M1的第一端，晶体管M3的控制端耦接晶体管M2的控制端。晶体管M4的第一端耦接晶体管M1的第二端，晶体管M4的第二端耦接参考电压端V2。晶体管M5的第一端耦接晶体管M2的第二端，晶体管M5的第二端耦接参考电压端V2，晶体管M5的控制端耦接晶体管M2的第一端及晶体管M4的控制端。晶体管M6的第一端耦接晶体管M3的第二端，晶体管M6的第二端耦接参考电压端V2，晶体管M6的控制端耦接晶体管M5的控制端。晶体管M7的第一端用以耦接电流源CS4，晶体管M7的第二端耦接参考电压端V2，晶体管M7的控制端耦接晶体管M7的第一端及晶体管M3的控制端。电容器Cf的第一端耦接电容器电路的第一端N1/N2，电容器Cf的第二端耦接晶体管M1的控制端。在本实施例中，晶体管M4至M7的第二端作为电容器电路的第二端。
在本实施例中，电流源CS1、CS2与CS4产生电流值为I1的电流(如图是以I1表示)，且电流源CS3产生电流值为I1乘以倍数a的电流(如图是以I1×a表示)。流经晶体管M1的小信号电流为电流值为Ic×n的电流，流经电容器Cf及流经晶体管M7的小信号电流为电流值为Ic的电流，流经晶体管M3的小信号电流为电流值为Ic×n×a的电流。晶体管M1、M2、M4与M5具备相同的沟道宽长比，晶体管M3与M6具备相同的沟道宽长比，且晶体管M3的沟道宽长比为晶体管M1的沟道宽长比乘以倍数a的数值。晶体管M7的沟道宽长比为晶体管M1的沟道宽长比乘以倍数k的数值。基于上述条件，使得电容器电路1020的等效电容值约等于(1+n+a×n)×C，其中C为电容器Cf的电容值，n为倍数k的函数值。在一些实施例中，n约等于1，k约等于0.25，本发明并不加以限制。
值得注意的是，此经特殊设计的电路结构所建构的电容器电路1000、1010或1020，所提供的等效电容值与倍数a有关，因此相较于相同电容值的单颗电容器能提供较大的等效电容值，并具有较小的面积，从而降低混频模组、电容器电路及电容倍增式滤波器的设计面积。且采用上述电容器电路1000、1010或1020的电容倍增式滤波器，相较于仅将单颗电容器耦接于缓冲器的第一接收端与参考电压端(如图8A中的参考电压端V2)之间或仅将单颗电容器耦接于缓冲器的第一接收端与第二接收端之间的电容倍增式滤波器，可具有较大的时间常数(time constant)。此外，采用上述电容器电路1000、1010或1020的电容倍增式滤波器皆可应用于低频，用以将中频信号滤掉。应用本实施例者亦可将电容器电路1000、1010或1020应用至其他电子设备或不同技术领域的信号滤波设备中，本发明不限制电容器电路1000、1010或1020的应用领域。
在一些实施例中，上述电流源CS1至CS4可设置于电容器电路1000至1020的内部或外部，电流源CS1至CS4各自的第一端分别耦接参考电压端V1，电流源CS1至CS4各自的第二端分别耦接对应的晶体管M1至M3及M7。在一些实施例中，当于单端电路应用时，上述电容器电路C1、C2、1000至1020中的参考电压端V2例如为用以接收共模电压；当于双端电路应用时，参考电压端V2例如为用以接收接地电压，本发明并不加以限制。在一些实施例中，参考电压端V1例如为用以接收供电电压，本发明并不加以限制。在一些实施例中，晶体管M1至M7例如为P型金属氧化物半导体晶体管(PMOS)、N型金属氧化物半导体晶体管(NMOS)或双极结型晶体管(BJT)，本发明并不加以限制。在一些实施例中，当晶体管M1至M7为P型金属氧化物半导体晶体管时，晶体管M1至M7的第一端为源极，第二端为漏极，控制端为栅极。当晶体管M1至M7为N型金属氧化物半导体晶体管时，晶体管M1至M7的第一端为漏极，第二端为源极，控制端为栅极。当晶体管M1至M7为NPN型双极结型晶体管时，晶体管M1至M7的第一端为集极，第二端为射极，控制端为基极。当晶体管M1至M7为PNP型双极结型晶体管时，晶体管M1至M7的第一端为射极，第二端为集极，控制端为基极。
图10绘示本发明一实施例经混频模组的信号的波形图。需特别注意的是，为便于观察信号S1中的直流部分，此处将以经放大的信号S21’、S22’以及信号S31、S32进行说明。
请同时参照图6及图10，图10呈现采用本发明实施例的混频模组600时，经放大的信号S21’、S22’以及信号S31、S32的波形图。图10的横轴为时间T，纵轴为信号的振幅AMP。如图10所示，在时间T1之前，控制器140中的控制电路441对直流偏移电路120及121进行粗调操作，在时间T1时，控制器140中的控制电路642开始对直流偏移电路120及121进行细调操作，从而减少经放大的信号S21’、S22’以及信号S31、S32中的直流部分。应用本实施例者可依其需求调整进行粗调操作及进行细调操作的时间。
综上所述，本发明实施例所提供的混频模组、电容器电路及电容倍增式滤波器借由直流偏移电路调整混频后的输入信号中的直流部分，使得经调整的混频后的输入信号中的直流部分被减少。因此，混频模组得以输出准确的信号而提高整个系统的性能。另一方面，本发明实施例利用经特殊设计的电路结构所建构的电容器电路，相较于相同电容值的单颗电容器能提供较大的等效电容值，并具有较小的面积，从而降低混频模组、电容器电路及电容倍增式滤波器的设计面积。此外，本发明实施例的电容倍增式滤波器包括上述的电容器电路，因此可具有较大的时间常数，并可应用于低频。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种混频模组，其特征在于，包括：
一混频器，对一输入信号混频以产生一第一信号；
至少一直流偏移电路，基于所述第一信号产生一第二信号；
一滤波器，滤除所述第二信号中的一交流部分并依据所述第二信号中的一直流部分产生一第三信号；以及
一控制器，基于所述第三信号控制所述至少一直流偏移电路以减少所述第一信号中的一直流部分。
2.如权利要求1所述的混频模组，其特征在于，还包括：
一模拟数字转换器，接收所述第二信号并将其转换为一数字输出信号；以及
一数字信号处理器，接收所述数字输出信号，基于所述数字输出信号产生一第一校正数值，
其中所述控制器是基于所述第三信号或所述第一校正数值产生一第一控制信号以控制所述至少一直流偏移电路。
3.如权利要求1所述的混频模组，其特征在于，还包括：
至少一放大器，耦接于所述至少一直流偏移电路与所述滤波器之间，所述至少一放大器将所述第二信号进行放大并输出经放大的所述第二信号。
4.如权利要求3所述的混频模组，其特征在于，还包括：
一模拟数字转换器，接收经放大的所述第二信号并将其转换为一数字输出信号；以及
一数字信号处理器，接收所述数字输出信号，基于所述数字输出信号产生一第一校正数值，
其中所述控制器是基于所述第三信号或所述第一校正数值产生一第一控制信号以控制所述至少一直流偏移电路。
5.如权利要求2或4所述的混频模组，其特征在于，其中所述控制器包括：
一第一控制电路，基于所述第三信号产生一第二校正数值；以及
一数据选择器，所述数据选择器的一输出端耦接所述第一控制电路的一数字输入端，所述数据选择器的一第一端接收所述第二校正数值，所述数据选择器的一第二端接收所述第一校正数值，所述数据选择器的一控制端受控于所述数字信号处理器，
所述数字信号处理器控制所述数据选择器选择所述第一校正数值与所述第二校正数值的其中之一作为输出至所述第一控制电路，
其中所述第一控制电路基于所述数据选择器的所述输出产生所述第一控制信号。
6.如权利要求1所述的混频模组，其特征在于，其中所述控制器包括：
一第一控制电路，基于所述第三信号产生一第一控制信号，其中所述至少一直流偏移电路基于所述第一控制信号减少所述第一信号中的所述直流部分。
7.如权利要求6所述的混频模组，其特征在于，其中所述第一控制电路包括：
一比较器，比较所述第三信号与一预定电压以产生所述第一控制信号。
8.如权利要求6所述的混频模组，其特征在于，其中所述第三信号包括一第四信号与一第五信号，所述第四信号与所述第五信号互为差动信号，所述第一控制电路包括：
一比较器，比较所述第四信号与所述第五信号以产生所述第一控制信号，
其中所述第一控制信号包括一对差动信号。
9.如权利要求6所述的混频模组，其特征在于，其中所述第一控制电路包括：
一比较器，比较所述第三信号与一预定电压以产生一比较结果；
一计数器，接收一时钟信号以计数一数值；
一寄存器，依据所述比较结果以及所述数值产生一第二校正数值；以及
一数字模拟转换器，将所述第二校正数值转换为所述第一控制信号。
10.如权利要求6所述的混频模组，其特征在于，其中所述第三信号包括一第四信号与一第五信号，所述第四信号与所述第五信号互为差动信号，所述第一控制电路包括：
一比较器，比较所述第四信号与所述第五信号以产生一比较结果；
一计数器，接收一时钟信号以计数一数值；
一寄存器，依据所述比较结果以及所述数值产生一第二校正数值；以及
一数字模拟转换器，将所述第二校正数值转换为所述第一控制信号，
其中所述第一控制信号包括一对差动信号。
11.如权利要求6所述的混频模组，其特征在于，其中所述控制器还包括：
一第二控制电路，基于所述第三信号产生一第二控制信号，其中所述至少一直流偏移电路还基于所述第二控制信号减少所述第一信号中的所述直流部分，
其中所述第一控制电路用以对所述至少一直流偏移电路进行粗调操作，所述第二控制电路用以对所述至少一直流偏移电路进行细调操作。
12.如权利要求11所述的混频模组，其特征在于，其中所述第二控制电路包括跨导放大器。
13.如权利要求1所述的混频模组，其特征在于，其中所述混频器还接收一本地振荡信号以对所述输入信号进行混频。
14.如权利要求1所述的混频模组，其特征在于，其中所述至少一直流偏移电路包括：
一第一可控电流源，包括一第一端耦接一第一参考电压端；
一第二可控电流源，包括一第二端耦接一第二参考电压端；以及
一电阻，包括一第一端与一第二端，分别耦接所述第一可控电流源的一第二端以及所述第二可控电流源的一第一端，且所述电阻的所述第一端与所述第二端的其中之一还耦接所述混频器的一输出端，所述电阻的所述第一端与所述第二端的其中之另一还耦接所述滤波器，
其中，所述第一可控电流源及所述第二可控电流源受控于所述控制器。
15.如权利要求14所述的混频模组，其特征在于，其中所述至少一直流偏移电路还包括：
一第三可控电流源，包括一第一端耦接所述第一参考电压端；以及
一第四可控电流源，包括一第二端耦接所述第二参考电压端，
所述电阻的所述第一端与所述第二端还分别耦接所述第四可控电流源的一第一端以及所述第三可控电流源的一第二端，
其中，所述第三可控电流源及所述第四可控电流源受控于所述控制器。
16.如权利要求1所述的混频模组，其特征在于，其中所述至少一直流偏移电路包括：
一电流源，包括一第一端与一第二端，分别耦接于一第一参考电压端与一第二参考电压端之间；以及
一电阻，包括一第一端与一第二端，分别耦接于所述电流源的所述第二端与所述第二参考电压端之间，且所述电阻的所述第一端与所述第二端的其中之一还耦接所述混频器的一输出端，所述电阻的所述第一端与所述第二端的其中之另一还耦接所述滤波器，
其中，所述控制器用以调整所述电阻的所述第一端与所述第二端之间的压降。
17.如权利要求1所述的混频模组，其特征在于，其中所述混频器包括单平衡混频器或双平衡混频器。
18.如权利要求1所述的混频模组，其特征在于，其中所述输入信号、所述第一信号、所述第二信号、所述第三信号分别包括一对差动信号。
19.如权利要求1所述的混频模组，其特征在于，其中所述滤波器包括低通滤波器。
20.如权利要求19所述的混频模组，其特征在于，其中所述低通滤波器包括电容倍增式滤波器。
CN201910030545.XA 2018-12-07 2019-01-14 混频模组 Active CN111293984B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107144234A TWI692197B (zh) 2018-12-07 2018-12-07 混頻模組
TW107144234 2018-12-07

Publications (2)

Publication Number Publication Date
CN111293984A CN111293984A (zh) 2020-06-16
CN111293984B true CN111293984B (zh) 2023-04-07

Family

ID=70972731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910030545.XA Active CN111293984B (zh) 2018-12-07 2019-01-14 混频模组

Country Status (3)

Country Link
US (1) US10797648B2 (zh)
CN (1) CN111293984B (zh)
TW (1) TWI692197B (zh)

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3605032A (en) 1970-05-04 1971-09-14 Nasa Active rc networks
US3891938A (en) 1974-07-19 1975-06-24 Northern Electric Co Functionally tunable active low-pass filter
FR2710209B1 (fr) * 1993-09-14 1995-11-03 Lacoste Frederic Guillaume Dispositif mélangeur de signaux analogiques adapté aux signaux continus et à fréquence basse.
US5724653A (en) * 1994-12-20 1998-03-03 Lucent Technologies Inc. Radio receiver with DC offset correction circuit
US6498929B1 (en) * 1996-06-21 2002-12-24 Kabushiki Kaisha Toshiba Receiver having DC offset decreasing function and communication system using the same
US5961215A (en) 1997-09-26 1999-10-05 Advanced Micro Devices, Inc. Temperature sensor integral with microprocessor and methods of using same
US6148047A (en) * 1998-05-06 2000-11-14 Philips Electronics North America Corporation DC offset compensation for zero if quadrature demodulator
TW405314B (en) * 1998-08-28 2000-09-11 Ind Tech Res Inst Device for eliminating DC offset utilizing noise regulation technique and its method
KR100358358B1 (ko) * 2000-01-27 2002-10-25 한국전자통신연구원 고 대역통과 특성에 의해 디씨 오프셋 특성을 개선한주파수 혼합기 회로
JP2002232271A (ja) * 2001-02-01 2002-08-16 Fujitsu Ltd Ｄｃオフセットキャンセル回路、光−電気パルス変換回路、及びパルス整形回路
KR100474085B1 (ko) * 2003-02-07 2005-03-10 인티그런트 테크놀로지즈(주) 디씨 오프셋 보상 회로 및 방법과 이를 이용한 신호 처리장치
US6778004B1 (en) 2002-12-20 2004-08-17 Cypress Semiconductor Corporation Decoupling capacitor multiplier
CN1607726A (zh) 2003-09-15 2005-04-20 三星电子株式会社 电容倍增器
KR100514085B1 (ko) 2003-09-15 2005-09-09 삼성전자주식회사 캐패시턴스 체배기
US8204466B2 (en) * 2004-05-21 2012-06-19 Realtek Semiconductor Corp. Dynamic AC-coupled DC offset correction
US7215266B2 (en) * 2004-05-21 2007-05-08 Wionics Research Hybrid DC offset cancellation scheme for wireless receiver
KR100574470B1 (ko) * 2004-06-21 2006-04-27 삼성전자주식회사 전류증폭결합기를 포함하는 선형 혼합기회로
JP2006060456A (ja) * 2004-08-19 2006-03-02 Matsushita Electric Ind Co Ltd Ｄｃオフセットキャリブレーションシステム
CN101212202B (zh) * 2006-12-27 2010-07-14 立积电子股份有限公司 具有滤波模块来滤除低频成分以降低噪声指数的混频器
US7466175B2 (en) 2006-12-29 2008-12-16 Motorola, Inc. Capacitance multiplier circuit
CN100593900C (zh) * 2007-03-23 2010-03-10 展讯通信（上海）有限公司 直流偏差去除装置和方法
US7642498B2 (en) 2007-04-04 2010-01-05 Aptina Imaging Corporation Capacitor multipler circuits and the applications thereof to attenuate row-wise temporal noise in image sensors
JP2010534380A (ja) 2007-07-24 2010-11-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ しきい値電圧補償を持つシフトレジスタ回路
US7933575B2 (en) * 2008-02-21 2011-04-26 Mediatek, Inc. Circuit for settling DC offset in direct conversion receiver
JP5528431B2 (ja) * 2009-04-03 2014-06-25 パナソニック株式会社 ２次歪補正受信機及び２次歪補正方法
US8634793B2 (en) * 2010-05-10 2014-01-21 Csr Technology Inc. IP2 calibration measurement and signal generation
DE102013104485A1 (de) * 2013-05-02 2014-11-06 Infineon Technologies Ag Eine vorrichtung und ein verfahren zum bearbeiten eines empfangssignals und eine mischereinheit
US9461622B2 (en) 2014-05-02 2016-10-04 Nxp B.V. Capacitance multiplier and method
US9484871B1 (en) 2014-05-16 2016-11-01 Marvell International Ltd. Complex bandpass filter having a transfer function with two poles
CN107508583A (zh) 2017-08-31 2017-12-22 电子科技大学 基于电流型电容倍增的长延时电路
US10484213B2 (en) * 2017-10-31 2019-11-19 Finisar Corporation DC offset cancellation and crosspoint control circuit

Also Published As

Publication number Publication date
CN111293984A (zh) 2020-06-16
TWI692197B (zh) 2020-04-21
TW202023181A (zh) 2020-06-16
US10797648B2 (en) 2020-10-06
US20200186088A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
US7099646B1 (en) Signal mixer having a single-ended input and a differential output
US7633345B2 (en) Amplifier and the method thereof
US7109801B2 (en) Low gate oxide stress power amplifier
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
KR101739921B1 (ko) 수신기 내 오프셋 보상
EP1455442A2 (en) High linearity passive mixer and associated LO buffer
US8441313B2 (en) Current-mode analog baseband apparatus
US6750715B2 (en) Logarithmic IF amplifier with dynamic large signal bias circuit
WO2008154827A1 (en) Frequency mixer
US8217719B2 (en) Variable gain RF amplifier
US20190068148A1 (en) Amplifier circuit and filter
US7307478B2 (en) Adjustable power amplifier and applications thereof
CN111294012B (zh) 电容器电路及电容倍增式滤波器
US20070092038A1 (en) Blocker performance in a radio receiver
CN111293984B (zh) 混频模组
US7613440B2 (en) Mixer circuit
JP5433614B2 (ja) 半導体集積回路および受信装置
US8289080B2 (en) Current-mode amplifier
KR20080075522A (ko) 인핸스드 믹서 디바이스
JPWO2013175681A1 (ja) ダイレクトコンバージョン方式の受信機
JP2008028766A (ja) 電子回路、増幅回路およびそれを搭載した通信システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant