CN107508583A - 基于电流型电容倍增的长延时电路 - Google Patents

基于电流型电容倍增的长延时电路 Download PDF

Info

Publication number
CN107508583A
CN107508583A CN201710774034.XA CN201710774034A CN107508583A CN 107508583 A CN107508583 A CN 107508583A CN 201710774034 A CN201710774034 A CN 201710774034A CN 107508583 A CN107508583 A CN 107508583A
Authority
CN
China
Prior art keywords
nmos tube
pmos
electric capacity
long
current mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710774034.XA
Other languages
English (en)
Inventor
甄少伟
王佳佳
曾鹏灏
周万礼
陈思远
罗萍
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN201710774034.XA priority Critical patent/CN107508583A/zh
Publication of CN107508583A publication Critical patent/CN107508583A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching

Landscapes

  • Pulse Circuits (AREA)

Abstract

本发明涉及集成电路技术。本发明一种基于电流型电容倍增的长延时电路，能够在现有电流型电容倍增电路的基础上进行改进，来实现面积小、工艺偏差比较小的长延迟电路，其技术方案可概括为：基于电流型电容倍增的长延时电路，包括外部电源输入端、电路输出端、NMOS管一、NMOS管二、PMOS管一、电容、电流源、PMOS管二、NMOS管三、比较器、基准电压输入端及计数器。本发明的有益效果是，采用了电流型电容倍增技术，使用较小的电容即可实现长延时的目的，且加入比较器及计数器，提升计数时间后可实现更长的延时，适用于长延时电路。

Description

基于电流型电容倍增的长延时电路
技术领域
本发明涉及集成电路技术，特别涉及长延时电路。
背景技术
长延时电路在集成电路设计中具有广泛的应用。如在系统软启动、看门狗及保护功能触发后的延迟处理等领域具有重要的作用。
传统的延时电路由阻容元件进行时间控制，延时时间可以通过调节电阻参数或电容参数的大小来决定，因此，其在短延时电路中得到了广泛的应用。但是，如果采用常规的电容充电模式实现长时间控制就比较困难，因为长延时电路中的阻容数值是很大的，而较大的电容都存在着一定的漏电流，当电容通过电阻充电时，随着电容两端电压的增加，其充电电流将会越来越小，当充电电流等于漏电流时，电容两端电压就不再上升了，如果此时电容两端电压仍未达到所要求的值，必将导致电路不能工作，而且其延时误差将会很大，因为电阻、电容会受气候影响而变值，阻值特大的电阻受潮后其阻值会变小，因此一般长延时都采用较复杂的其它形式电路实现。
目前，长延迟电路一般采用电流对电容充电实现，但若需要得到较长的延迟，需要设计很小的电流和很大的电容，在面积、良品率上具有较大的难度，例如非常小电流的电流镜，由于其较小的过驱动电压，阈值电压造成的失配非常大，因此需要设计一款高性能且具有较好兼容性的长延迟电路。
出于面积的考虑，当电容面积固定，就需要产生可控的精确电流来给电容充电，实现较长的延迟，而且必须用CMOS工艺加以实现。
在电路设计中，电容面积固定的情况下，存在着电容倍增技术。电压型电容倍增技术即在运算放大器的第一级输出与第二级输出之间连接一个电容，则在第一级输出端电容利用第二级的增益获得倍增，第一级极点向低频推；而第二级阻抗减小，使得第二级极点向高频推，实现了极点分裂。电流型电容倍增技术可以通过调节电流镜的大小来调节电容值，与电压型电容倍增技术相比，电流型电容倍增技术不仅具有较高的工作频率，而且电容值也更易于调节。
现有的电流型电容倍增电路示意图如图1所示，包括NMOS管一M1、NMOS管二M2、电流源I1、电容C、PMOS管一M3及外部电压输入端，其中，PMOS管一M3的漏极与NMOS管二的漏极连接，且与电容C的一端连接，该连接点作为节点n1，电容C的另一端与NMOS管二M2的栅极连接，且与NMOS管一M1的栅极及漏极连接，并与电流源I1的负极连接，电流源I1的正极及PMOS管一M3的源极分别与外部电压输入端连接，PMOS管一M3的栅极接偏置电压Vin，NMOS管一的源极M1及NMOS管二M2的源极分别接地，通过NMOS管一M1(宽长比为x，跨导为gm1)的低阻抗节点(1/gm1)采样流过电容C的电流I＝sVn1C(s是复数频率)，其中，Vn1为节点n1处的电压值，经过NMOS管二M2放大电流k倍后反馈到n1点，则从节点n1处看到的等效电容为：
其中，Vx为NMOS管一M1的阻抗与电容C的分压，可以看出，低频情况下节点n1处的电容值增大为原来值的(1+k)倍，即实现了电流型电容倍增。
发明内容
本发明的目的是提供一种基于电流型电容倍增的长延时电路，能够在现有电流型电容倍增电路的基础上进行改进，来实现面积小、工艺偏差比较小的长延迟电路。
本发明解决其技术问题，采用的技术方案是，基于电流型电容倍增的长延时电路，包括外部电源输入端、电路输出端、NMOS管一、NMOS管二、PMOS管一、电容及电流源，其特征在于，还包括PMOS管二、NMOS管三、比较器、基准电压输入端及计数器，所述PMOS管一的源极及PMOS管二的源极都与外部电源输入端连接，PMOS管一的栅极与PMOS管二的栅极连接，且与PMOS管一的漏极及电流源的正极连接，电流源的负极与NMOS管一的漏极及栅极连接，且与电容的一端及NMOS管二的栅极连接，PMOS管二的漏极与电容的另一端连接，且与NMOS管二的漏极连接，该连接点作为节点，其还与比较器的正相输入端及NMOS管三的漏极连接，NMOS管一的源极及NMOS管二的源极分别接地，NMOS管三的源极接地，基准电压输入端与比较器的负相输入端连接，比较器的输出端与计数器的输入端连接，且与NMOS管三的栅极，计数器的输出端与电路输出端连接。
本发明的有益效果是，通过上述基于电流型电容倍增的长延时电路，可以看出，由于采用了电流型电容倍增技术，使用较小的电容即可实现长延时的目的，且加入比较器及计数器，提升计数时间后可实现更长的延时。
附图说明
图1为传统的电流型电容倍增的长延时电路示意图；
图2为本发明的基于电流型电容倍增的长延时电路的电路示意图；
图3为本发明实施例的基于电流型电容倍增的长延时电路的波形示意图；
其中，COMP为比较器，M1为NMOS管一，M2为NMOS管二，M3为PMOS管一，M4为PMOS管二，M5为NMOS管三，Vin为偏置电压，C为电容，Vc为节点的电压，Counter为计数器，OUT为电路输出端的输出电压，I1为电流源，VREF为基准电压输入端输入的基准电压。
具体实施方式
下面结合附图及实施例，详细描述本发明的技术方案。
本发明所述的基于电流型电容倍增的长延时电路，其电路示意图参见图2，包括外部电源输入端、电路输出端、NMOS管一M1、NMOS管二M2、PMOS管一M3、电容C、电流源I1、PMOS管二M4、NMOS管三M5、比较器COMP、基准电压输入端及计数器Counter，其中，PMOS管一M3的源极及PMOS管二M4的源极都与外部电源输入端连接，PMOS管一M3的栅极与PMOS管二M4的栅极连接，且与PMOS管一M3的漏极及电流源I1的正极连接，电流源I1的负极与NMOS管一M1的漏极及栅极连接，且与电容C的一端及NMOS管二M2的栅极连接，PMOS管二M4的漏极与电容C的另一端连接，且与NMOS管二M2的漏极连接，该连接点作为节点，其还与比较器COMP的正相输入端及NMOS管三M5的一端连接，NMOS管一M1的源极及NMOS管二M2的源极分别接地，NMOS管三M5的另一端接地，基准电压输入端与比较器COMP的负相输入端连接，比较器COMP的输出端与计数器Counter的输入端连接，且与NMOS管三M5的控制端连接，计数器Counter的输出端与电路输出端连接。
实施例
本发明实施例中的基于电流型电容倍增的长延时电路，其电路示意图参见图2，包括外部电源输入端、电路输出端、NMOS管一M1、NMOS管二M2、PMOS管一M3、电容C、电流源I1、PMOS管二M4、NMOS管三M5、比较器COMP、基准电压输入端及计数器Counter，其中，PMOS管一的源极及PMOS管二的源极都与外部电源输入端连接，PMOS管一的栅极与PMOS管二的栅极连接，且与PMOS管一的漏极及电流源的正极连接，电流源的负极与NMOS管一的漏极及栅极连接，且与电容的一端及NMOS管二的栅极连接，PMOS管二的漏极与电容的另一端连接，且与NMOS管二的漏极连接，该连接点作为节点，其还与比较器的正相输入端及NMOS管三的漏极连接，NMOS管一的源极及NMOS管二的源极分别接地，NMOS管三的源极接地，基准电压输入端与比较器的负相输入端连接，比较器的输出端与计数器的输入端连接，且与NMOS管三的栅极，计数器的输出端与电路输出端连接。
使用时，其外部电源输入端输入外部电压VCC，基准电压输入端输入基准电压VREF，则其电路输出端输出电压OUT。
其工作原理为：
NMOS管一M1与NMOS管二M2及PMOS管一M3与PMOS管二M4分别组成电流镜结构，电路采用电流型电容倍增技术，通过NMOS管一M1的低阻抗节点(1/gm1)采样流过电容C的电流，经过NMOS管二M2放大该电流k倍后反馈到节点，则从节点处看到的等效电容值增大为原来值的(1+k)倍，因此对电容的充电较缓慢，电流型电容倍增技术可以通过调节电流镜的大小来调节电容值。
比较器是一个可以比较两个输入模拟信号并由此产生一个二进制输出的电路，电路刚开始工作时，NMOS管三M5截止，电容进行充电。当比较器COMP正相输入端电压大于基准电压VREF时，即正相输入端与负相输入端的输入电压之差为正时，比较器COMP输出高电平，NMOS管三M5使电容C快速放电。此时，比较器COMP正相输入端电压小于基准电压VREF，即正相输入端与负相输入端的输入电压之差为负时，比较器COMP输出低电平，NMOS管三M5截止电容C充电。
如图3所示，Vc为节点的电压波形，OUT为计数器Counter输出的波形，通过比较器COMP的输出来控制NMOS管三M5，进而控制电容C的充放电，由于电容倍增效应，电容C的充电时间较长，而电容C的放电较快，反复对电容C进行充放电，计数器Counter的输出缓慢增加，后续电路可判断计数器Counter的输出在预设值时有效，从而实现了电路进一步的延迟，使延迟时间变长。
根据上述描述，可以证明本发明采用电流型电容倍增技术实现了电容的倍增，即在电路中使用较小的电容即可，使得延迟变长；电路中加入比较器来控制电容充放电，加入计数器提升计数时间后实现了更长的延迟。因此，电路实现了面积小、工艺稳定型号的长延迟电路。

Claims (1)

1.基于电流型电容倍增的长延时电路，包括外部电源输入端、电路输出端、NMOS管一、NMOS管二、PMOS管一、电容及电流源，其特征在于，还包括PMOS管二、NMOS管三、比较器、基准电压输入端及计数器，所述PMOS管一的源极及PMOS管二的源极都与外部电源输入端连接，PMOS管一的栅极与PMOS管二的栅极连接，且与PMOS管一的漏极及电流源的正极连接，电流源的负极与NMOS管一的漏极及栅极连接，且与电容的一端及NMOS管二的栅极连接，PMOS管二的漏极与电容的另一端连接，且与NMOS管二的漏极连接，该连接点作为节点，其还与比较器的正相输入端及NMOS管三的漏极连接，NMOS管一的源极及NMOS管二的源极分别接地，NMOS管三的源极接地，基准电压输入端与比较器的负相输入端连接，比较器的输出端与计数器的输入端连接，且与NMOS管三的栅极，计数器的输出端与电路输出端连接。
CN201710774034.XA 2017-08-31 2017-08-31 基于电流型电容倍增的长延时电路 Pending CN107508583A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710774034.XA CN107508583A (zh) 2017-08-31 2017-08-31 基于电流型电容倍增的长延时电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710774034.XA CN107508583A (zh) 2017-08-31 2017-08-31 基于电流型电容倍增的长延时电路

Publications (1)

Publication Number Publication Date
CN107508583A true CN107508583A (zh) 2017-12-22

Family

ID=60693421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710774034.XA Pending CN107508583A (zh) 2017-08-31 2017-08-31 基于电流型电容倍增的长延时电路

Country Status (1)

Country Link
CN (1) CN107508583A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676351B (zh) * 2018-12-07 2019-11-01 立積電子股份有限公司 電容器電路及電容式倍增濾波器
US10797648B2 (en) 2018-12-07 2020-10-06 Richwave Technology Corp. Mixer module
CN114448386A (zh) * 2022-02-09 2022-05-06 无锡市晶源微电子有限公司 延时装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246539A1 (en) * 2007-04-04 2008-10-09 Zadeh Ali E Capacitor multipler circuits and the applications thereof to attenuate row-wise temporal noise in image sensors
CN201541361U (zh) * 2009-04-17 2010-08-04 黄顺康 一种峰值电流控制电路、升压电路及led驱动器
CN103051166A (zh) * 2011-10-12 2013-04-17 上海华虹集成电路有限责任公司 用于开关电源中的软启动电路
CN104503526A (zh) * 2014-11-19 2015-04-08 矽力杰半导体技术(杭州)有限公司 基于混合信号的反馈补偿电路及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246539A1 (en) * 2007-04-04 2008-10-09 Zadeh Ali E Capacitor multipler circuits and the applications thereof to attenuate row-wise temporal noise in image sensors
CN201541361U (zh) * 2009-04-17 2010-08-04 黄顺康 一种峰值电流控制电路、升压电路及led驱动器
CN103051166A (zh) * 2011-10-12 2013-04-17 上海华虹集成电路有限责任公司 用于开关电源中的软启动电路
CN104503526A (zh) * 2014-11-19 2015-04-08 矽力杰半导体技术(杭州)有限公司 基于混合信号的反馈补偿电路及方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676351B (zh) * 2018-12-07 2019-11-01 立積電子股份有限公司 電容器電路及電容式倍增濾波器
CN111294012A (zh) * 2018-12-07 2020-06-16 立积电子股份有限公司 电容器电路及电容倍增式滤波器
US10797648B2 (en) 2018-12-07 2020-10-06 Richwave Technology Corp. Mixer module
US10911026B2 (en) 2018-12-07 2021-02-02 Richwave Technology Corp. Capacitor circuit and capacitive multiple filter
CN111294012B (zh) * 2018-12-07 2023-05-02 立积电子股份有限公司 电容器电路及电容倍增式滤波器
CN114448386A (zh) * 2022-02-09 2022-05-06 无锡市晶源微电子有限公司 延时装置
CN114448386B (zh) * 2022-02-09 2023-03-24 无锡市晶源微电子股份有限公司 延时装置

Similar Documents

Publication Publication Date Title
CN101714817B (zh) 带线损补偿的电压转换器
CN102130666B (zh) 占空比调节电路及方法
CN105700601A (zh) 一种ldo线性稳压器
CN103677047B (zh) Ldo快速启动电路
CN104699162B (zh) 一种快速响应的低压差线性稳压器
CN100543631C (zh) 恒压输出电路
CN107508583A (zh) 基于电流型电容倍增的长延时电路
CN105892548B (zh) 一种具有温度补偿功能的基准电压产生电路
CN108322199B (zh) 一种动态比较方法
CN104950970A (zh) 稳压器
CN108574410A (zh) 实现自适应斜坡补偿快速高精度的电路及方法
CN103973273A (zh) 一种高速、高精度、低失调全差分动态比较器
CN104579263A (zh) 一种高响应速度、低温度系数的复位电路
CN104779793A (zh) 一种用于bulk变换器的导通时间产生电路
CN108646837A (zh) 一种用于低压差线性稳压器的瞬态响应改善电路
CN113741610B (zh) 一种基准电压电路及芯片
CN103414441A (zh) 输出共模电压稳定的开环放大器
CN104796123A (zh) 在翻转点进行性能提升的非恒定偏置低功耗连续时间比较器
CN105071639B (zh) 一种开关电源电路的驱动延迟控制电路
CN204480101U (zh) 一种快速响应的低压差线性稳压器
CN102097129A (zh) 闪存的擦除电压上升控制电路
CN108566182A (zh) 一种应用于可调阈值电压的迟滞比较器电路
CN202817742U (zh) 一种过流保护电路
CN102130681A (zh) 一种差分锁相环
CN103744463B (zh) 可检测占空比的可变基准电源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171222

RJ01 Rejection of invention patent application after publication