CN105071639B - 一种开关电源电路的驱动延迟控制电路 - Google Patents
一种开关电源电路的驱动延迟控制电路 Download PDFInfo
- Publication number
- CN105071639B CN105071639B CN201510483149.4A CN201510483149A CN105071639B CN 105071639 B CN105071639 B CN 105071639B CN 201510483149 A CN201510483149 A CN 201510483149A CN 105071639 B CN105071639 B CN 105071639B
- Authority
- CN
- China
- Prior art keywords
- oxide
- metal
- semiconductor
- input
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electronic Switches (AREA)
Abstract
本发明涉及一种开关电源电路的驱动延迟控制电路,用于接受所述开关电源电路的第一驱动信号和调节电平,并向所述开关电源电路输出第二驱动信号,其特征在于,包括顺次连接的跨导模块、积分模块、比较模块和逻辑模块,利用本发明的开关电源电路的驱动延迟控制电路,使开关电源电路的开关每个周期延迟导通,从而使电感电流工作在断续模式,当输出电流设定较低时系统开关频率不会增加,并且使系统输入电压、输出电压对输出电流的恒流精度没有影响。
Description
技术领域
本发明属于集成电路领域,涉及一种开关电源电路的驱动延迟控制电路。
背景技术
众所周知,开关电源电路工作在恒流输出模式时,可以通过控制电路,使输出的电流值由一调节电压控制。
对于传统的开关电源控制电路,恒流模式往往设计成电感电流连续的控制方式,当输出电流设定较低时,系统开关频率会显著增加,使得系统最小输出电流能力由系统最大开关频率能力限制,另外,不同的系统开关频率条件下,系统输入电压、输出电压对输出电流恒流精度的影响也不同。因此,现有的开关电源控制电路已越来越不能满足用户的需要。
发明内容
本发明旨在解决上述技术问题,提供一种开关电源电路的驱动延迟控制电路,该电路可以使开关电源电路的开关每个周期延迟导通,从而使电感电流工作在断续模式,当输出电流设定较低时系统开关频率不会增加,并且使系统输入电压、输出电压对输出电流的恒流精度没有影响。
本发明提供一种开关电源电路的驱动延迟控制电路,用于接受所述开关电源电路的第一驱动信号和调节电平,并向所述开关电源电路输出第二驱动信号,包括顺次连接的跨导模块、积分模块、比较模块和逻辑模块,其中,
所述跨导模块具备两个输入端,分别用于输入所述调节电平和外部基准电压,所述跨导模块的输出端用于输出第一积分电流,所述跨导模块用于将所述调节电平转化为所述第一积分电流;
所述积分模块的第一输入端与所述跨导模块的输出端相连接,其第二输入端接受一外部偏置电流,第三输入端与所述逻辑模块的一个输出端相连接,所述积分模块的输出端用于输出积分电压,所述积分模块用于对所述第一积分电流和所述外部偏置电流进行积分,从而输出积分电压;
所述比较模块包括比较器,所述比较器的正相输入端接受一预设的阈值电平,其反相输入端与所述积分模块的输出端相连接,所述反相器的输出端用于输出第三驱动信号;
所述逻辑模块一个输入端与所述比较器的输出端相连接,另一个输入端用于接受所述第一驱动信号,其一个输出端与所述积分模块的第三输入端相连接,用于输出放电控制信号,其另一个输出端连接至所述开关电源电路,用于向所述开关电源电路输出所述第二驱动信号。
优选的,所述跨导模块包括:
作为差分输入端的第一MOS管和第二MOS管,所述第一MOS管的栅极用于输入所述外部基准电压,所述第二MOS管的栅极用于输入所述调节电压;
第三MOS管,所述第三MOS管的漏极与所述第一MOS管的漏极相连接,其源极接地,其栅极与其漏极短接;
第四MOS管,所述第四MOS管的漏极与所述第二MOS管的漏极相连接,其源极接地,其栅极与其漏极短接;
第五MOS管,所述第五MOS管的栅极连接外部偏置电压,其源极连接电源,其漏极通过第一电阻与所述第一MOS管的源极相连接,同时其漏极通过第二电阻与所述第二MOS管的源极相连接;
第六MOS管,所述第六MOS管的栅极与所述第四MOS管的栅极相连接,其源极接地;
第七MOS管,所述第七MOS管的栅极与所述第三MOS管的栅极相连接,其源极接地,其漏极作为所述跨导模块的输出端;
第八MOS管,所述第八MOS管的源极连接至电源,漏极与所述第六MOS管的漏极相连接,其栅极与漏极短接;
第九MOS管,所述第九MOS管的源极连接至电源,其栅极与所述第八MOS管的栅极相连接,其漏极与所述第七MOS管的漏极相连接。
优选的,所述积分模块包括:
第十MOS管,所述第十MOS管的源极与所述跨导模块的输出端相连接,栅极与积分模块的第三输入端相连接,漏极与所述积分模块的输出端相连接;
第十一MOS管,所述第十一MOS管的漏极与所述第十MOS管的漏极相连接,其源极与所述第二输入端相连接,其栅极与所述第三输入端相连接;
电容,所述电容连接在所述积分模块的输出端与接地端之间。
优选的,还包括第十二MOS管,所述第十二MOS管的栅极连接至一外部偏置电压,其源极接地,其漏极与所述积分模块的第二输入端相连接。
优选的,所述逻辑模块包括交叉连接的第一或非门和第二或非门,所述第一或非门的一个输入端接受所述第一驱动信号,另一个输入端与所述第二或非门的输出端相连接,其输出端用于输出所述第二驱动信号,所述第二或非门的一个输入端与所述比较单元的输出端相连接,另一个输入端与所述第一与非门的输出端相连接,其输出端连接至所述积分模块的第三输入端。
优选的,所述第一MOS管~所述第二MOS管为PMOS管,所述第三MOS管~所述第七MOS管为NMOS管,所述第八MOS管~所述第九MOS管为PMOS管。
优选的,所述第十MOS管为PMOS管,所述第十一MOS管为NMOS管。
优选的,所述第十二MOS管为NMOS管。
由于采用了上述的技术解决方案,本发明一种开关电源电路的驱动延迟控制电路,可以使开关电源电路的开关每个周期延迟导通,使电感电流工作在断续模式,当输出电流设定较低时系统开关频率不会增加,并且使系统输入电压、输出电压对输出电流的恒流精度没有影响。
附图说明
图1为本发明的开关电源电路的驱动延迟控制电路的最佳实施方式的电路图。
具体实施方式
下面结合附图和具体实施方式对本发明的开关电源驱动延迟控制电路作进一步的详细描述,但不作为对本发明的限定。
如图1所示,本发明的开关电源电路的驱动延迟控制电路包括依次连接的跨导模块101,积分模块102,比较器CMP以及逻辑模块103。
其中,跨导模块101具体结构如下:
第一PMOS管M1和第二PMOS管M2构成跨导模块101的差分输入端,第一PMOS管M1的栅极接收一记住电压Vref,第二PMOS管M2的栅极接受开关电源电路的调节电压Vadj;
第三NMOS管M3的漏极与第一PMOS管M1的漏极相连接,源极接地,栅极与漏极短接;
第四NMOS管M4的漏极与第二PMOS管的M2的漏极相连接,源极接地,栅极与漏极短接;
第五PMOS管的栅极的栅极连接一外部偏置电压Vb1,源极连接至电源,漏极通过第一电阻R1与第一PMOS管M1的源极相连接,同时,第五PMOS管M5的漏极通过第二电阻R2与第二PMOS管M2的源极相连接;
第一电阻R1和第二电阻R2的作用是分别将所输入的基准电压Vref和调节电压Vadj转化为电流,并决定了从调节电平Vadj转换到第一积分电流CUR1的跨导值。
第六NMOS管M6的栅极与第四NMOS管M4的栅极相连接,源极接地;
第七NMOS管M7的栅极与第三NMOS管M3的栅极相连接,源极接地,漏极作为跨导模块101的输出端,用于输出第一积分电流CUR1;
第八PMOS管M8的漏极与第六NMOS管M6的漏极相连接,源极连接至电源,栅极与漏极短接;
第九PMOS管M9的栅极与第八PMOS管M8的栅极相连接,源极连接至电源,漏极与第七NMOS管M7的漏极相连接。
其中积分模块102的结构如下:
第十PMOS管M10的栅极与跨导模块101的输出端相连接,接受第一积分电流CUR1,漏极连接至积分模块102的输出端;
第十一NMOS管M11的漏极与第十PMOS管M10的漏极相连接,源极连接至积分模块102的第二输入端,用于接受一外部偏置电流CUR2;
另外,第十PMOS管M10和第十一NMOS管M11的栅极连接至积分模块102的第三输入端,进而连接至后述逻辑模块103;
积分模块102还包括电容C1,连接在输出端与接地端之间。
另外,本实施方式中还具备第十二NMOS管M12,其栅极连接至一偏置电压Vb2,漏极与积分模块102的第二输入端相连接,进而连接至地十一NMOS管M11的漏极,源极接地,第十二NMOS管M12用于确立外部偏置电流CUR2的大小。
比较器CMP的正相输入端连接至一外部阈值电压Vth,反相输入端与积分模块102的输出端相连接,接受积分电压Vint,输出端输出第三驱动信号Drv3。
逻辑模块103为交叉连接的第一或非门G1和第二或非门G2所构成的RS触发器。具体的,第一或非门G1的一个输入端接受开关电源电路输入的第一驱动信号Drv1,另一个输入端与第二或非门G2的输出端相连接,第二或非门G2的一个输入端与比较器CMP的输出端相连接,接受第三驱动信号Drv3,另一个输入端与第一或非门G1的输出端相连接;第二或非门G2的输出端连接至积分模块102的第三输入端,进而连接至第十PMOS管M10和第十一NMOS管M11的栅极,用于输出放电控制信号Dischg,第一或非门G1的输出端则输出第二驱动信号Drv2至开关电源电路。
以下对本实施方式的开关电源电路的驱动延迟控制电路的工作原理进行进一步说明。
传统的开关电源控制电路中,会产生一个信号用作触发开关导通,产生另一个信号用作触发开关断开,由于本发明的目的在于使开关延迟导通,因此选取开关电源控制电路中用作触发开关导通的信号作为第一驱动信号Drv1。而本发明的电路所实现的功能是,经过本发明开关电源驱动延迟控制电路的处理,当第一驱动信号Drv1出现上升沿跳变时,延迟一段时间后,第二驱动信号Drv2输出上升沿跳变,开关电源控制电路改用第二驱动信号Drv2触发开关导通,从而实现开关导通延迟。
因此,积分模块102根据放电控制信号Dischg的高低电平状态,分别对第一积分电流CUR1和外部偏置电流CUR2进行积分,得到积分电压Vint,而电容C1的电容值决定了积分模块102的增益。当放电控制信号Dischg跳变为高电平时,第十PMOS管M10不导通,第十一NMOS管M11导通,外部偏置电流CUR2流过电容C1,使积分电压Vint随时间下降,当延迟了一段时间后,积分电压Vint下降到低于阈值电平Vth时,比较器CMP所输出的第三驱动信号Drv3跳变为高电平。同理,当放电控制信号Dischg跳变为低电平时,延迟一段时间后,第三驱动信号Drv3跳变为低电平。
因此第三驱动信号Drv3由放电控制信号Dischg延迟得到,延迟的时间由跨导模块101和积分模块102决定。
另一方面,逻辑模块103中,当第二驱动信号Drv2为低电平时,放电控制信号Dischg为第三驱动信号Drv3经过第二或非门G2之后的反相输出。也就是说,积分模块102、比较器CMP、第二或非门G2构成了振荡器的形式,震荡的周期由上述延迟时间决定。这种机制可以确保逻辑模块103对第二驱动信号Drv2循环往复地持续控制。
在逻辑模块103中,第一或非门G1与第二或非门G2连接成RS触发器的形式,将放电控制信号Dischg到第三驱动信号Drv3的延迟时间,转化为第一驱动信号Drv1到第二驱动信号Drv2的延迟时间。第一驱动信号Drv1通常为窄脉冲的形式,当第一驱动信号Drv1跳变为高电平时,第二驱动信号Drv2变为低电平,放电控制信号Dischg变为高电平。经过积分模块102延迟之后,第三驱动信号Drv3跳变为高电平,此时第一驱动信号Drv1已经回到低电平,从而使放电控制信号Dischg回到低电平,且第二驱动信号Drv2回到高电平。等到第一驱动信号Drv1下一个窄脉冲上升沿跳变出现时,重复以上过程。
根据控制理论基本原理,积分运算直流增益无穷大,因此,当本发明开关电源驱动延迟控制电路稳定工作时,积分电压Vint的直流电位会保持一个固定值。也就是说,选取T1代表放电控制信号Dischg低电平时间,I1代表第一积分电流CUR1的电流值,T2代表放电控制信号Dischg高电平时间,I2代表外部偏置电流CUR2的电流值,在一个稳定工作的周期内,以下关系成立,
T1*I1+T2*I2=0,
当I1、I2固定不变时,以下关系成立,
T1/T2=-I2/I1=K,其中K为一固定系数。
可以看出,本发明开关电源电路的驱动延迟控制电路可以在稳定工作时,使T1、T2保持一固定比例,也就是说,使开关电源系统中,储能电感有电流的时间和没有电流的时间保持一固定比例。这种结构的好处在于,当开关电源系统输入输出电压变化,以及其他因素变化,而引起储能电感充放电时间变化时,保证系统输出电流不变。
跨导模块101将调节电平Vadj转换成第一积分电流CUR1。第一PMOS管M1与第二PMOS管M2构成输入差分对,调节电平Vadj与基准电压Vref形成差分输入,第一电阻R1和第二电阻R2将差分输入转换成差分电流,差分电流流过第三NMOS管M3和第四NMOS管M4,通过第六NMOS管M6和第七NMOS管M7镜像输出,再经过电流镜结构的第八PMOS管M8和第九PMOS管M9,将差分电流转换成单端电流,得到第一积分电流CUR1。第五PMOS M5为输入差分对提供直流电流偏置。
从调节电平Vadj转换到第一积分电流CUR1的跨导值由第一电阻R1和第二电阻R2决定。通过这种结构,使调节电平Vadj的电平值控制第一积分电流CUR1的电流值,从而控制开关电源系统最终输出电流值。
在本实施方式中,外部偏置电流CUR2可以由第十二NMOS管M12提供,第十二NMOS管M12同样用作跨导转换功能,将固定的第二偏置电压Vb2转换成固定的偏置电流CUR2。当然,偏置电流CUR2也可以由另一个与跨导模块101结构相同的电路提供,并不影响整体开关电源电路的驱动延迟控制电路功能。
利用本发明的开关电源电路的驱动延迟控制电路,使开关电源电路的开关每个周期延迟导通,从而使电感电流工作在断续模式,当输出电流设定较低时系统开关频率不会增加,并且使系统输入电压、输出电压对输出电流的恒流精度没有影响。
Claims (6)
1.一种开关电源电路的驱动延迟控制电路,用于接受所述开关电源电路的第一驱动信号和调节电平,并向所述开关电源电路输出第二驱动信号,其特征在于,包括顺次连接的跨导模块、积分模块、比较模块和逻辑模块,其中,
所述跨导模块具备两个输入端,分别用于输入所述调节电平和外部基准电压,所述跨导模块的输出端用于输出第一积分电流,所述跨导模块用于将所述调节电平转化为所述第一积分电流;
所述跨导模块包括:
作为差分输入端的第一MOS管和第二MOS管,所述第一MOS管的栅极用于输入所述外部基准电压,所述第二MOS管的栅极用于输入所述调节电平;
第三MOS管,所述第三MOS管的漏极与所述第一MOS管的漏极相连接,其源极接地,其栅极与其漏极短接;
第四MOS管,所述第四MOS管的漏极与所述第二MOS管的漏极相连接,其源极接地,其栅极与其漏极短接;
第五MOS管,所述第五MOS管的栅极连接外部偏置电压,其源极连接电源,其漏极通过第一电阻与所述第一MOS管的源极相连接,同时其漏极通过第二电阻与所述第二MOS管的源极相连接;
第六MOS管,所述第六MOS管的栅极与所述第四MOS管的栅极相连接,其源极接地;
第七MOS管,所述第七MOS管的栅极与所述第三MOS管的栅极相连接,其源极接地,其漏极作为所述跨导模块的输出端;
第八MOS管,所述第八MOS管的源极连接至电源,漏极与所述第六MOS管的漏极相连接,其栅极与漏极短接;
第九MOS管,所述第九MOS管的源极连接至电源,其栅极与所述第八MOS管的栅极相连接,其漏极与所述第七MOS管的漏极相连接;
所述积分模块的第一输入端与所述跨导模块的输出端相连接,其第二输入端接受一外部偏置电流,第三输入端与所述逻辑模块的一个输出端相连接,所述积分模块的输出端用于输出积分电压,所述积分模块用于对所述第一积分电流和所述外部偏置电流进行积分,从而输出积分电压;
所述比较模块包括比较器,所述比较器的正相输入端接受一预设的阈值电平,其反相输入端与所述积分模块的输出端相连接,所述比较器的输出端用于输出第三驱动信号;
所述逻辑模块一个输入端与所述比较器的输出端相连接,另一个输入端用于接受所述第一驱动信号,其一个输出端与所述积分模块的第三输入端相连接,用于输出放电控制信号,其另一个输出端连接至所述开关电源电路,用于向所述开关电源电路输出所述第二驱动信号;
所述逻辑模块包括交叉连接的第一或非门和第二或非门,所述第一或非门的一个输入端接受所述第一驱动信号,另一个输入端与所述第二或非门的输出端相连接,其输出端用于输出所述第二驱动信号,所述第二或非门的一个输入端与所述比较器的输出端相连接,另一个输入端与所述第一或非门的输出端相连接,其输出端连接至所述积分模块的第三输入端。
2.如权利要求1所述的开关电源电路的驱动延迟控制电路,其特征在于,所述积分模块包括:
第十MOS管,所述第十MOS管的源极与所述跨导模块的输出端相连接,栅极与积分模块的第三输入端相连接,漏极与所述积分模块的输出端相连接;
第十一MOS管,所述第十一MOS管的漏极与所述第十MOS管的漏极相连接,其源极与所述第二输入端相连接,其栅极与所述第三输入端相连接;
电容,所述电容连接在所述积分模块的输出端与接地端之间。
3.如权利要求1所述的开关电源电路的驱动延迟控制电路,其特征在于,还包括第十二MOS管,所述第十二MOS管的栅极连接至一外部偏置电压,其源极接地,其漏极与所述积分模块的第二输入端相连接。
4.如权利要求1所述的开关电源电路的驱动延迟控制电路,其特征在于,所述第一MOS管~所述第二MOS管为PMOS管,所述第三MOS管~所述第四MOS管、所述第六MOS管~所述第七MOS管为NMOS管,所述第五MOS管为PMOS管,所述第八MOS管~所述第九MOS管为PMOS管。
5.如权利要求2所述的开关电源电路的驱动延迟控制电路,其特征在于,所述第十MOS管为PMOS管,所述第十一MOS管为NMOS管。
6.如权利要求3所述的开关电源电路的驱动延迟控制电路,其特征在于,所述第十二MOS管为NMOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510483149.4A CN105071639B (zh) | 2015-08-07 | 2015-08-07 | 一种开关电源电路的驱动延迟控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510483149.4A CN105071639B (zh) | 2015-08-07 | 2015-08-07 | 一种开关电源电路的驱动延迟控制电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105071639A CN105071639A (zh) | 2015-11-18 |
CN105071639B true CN105071639B (zh) | 2017-11-17 |
Family
ID=54500947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510483149.4A Active CN105071639B (zh) | 2015-08-07 | 2015-08-07 | 一种开关电源电路的驱动延迟控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105071639B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106817014B (zh) * | 2015-12-02 | 2020-04-07 | 上海贝岭股份有限公司 | 开关电源的驱动延迟控制电路 |
CN107302308B (zh) * | 2016-04-15 | 2019-09-13 | 上海贝岭股份有限公司 | 开关电源输出幅度的调节电路 |
CN108364666A (zh) * | 2018-04-20 | 2018-08-03 | 睿力集成电路有限公司 | 电源驱动装置及随机存储器 |
CN115102375B (zh) * | 2022-07-06 | 2024-04-12 | 电子科技大学 | 一种具有低噪声特性的功率管驱动电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101860211A (zh) * | 2010-06-03 | 2010-10-13 | 魏其萃 | 用于自适应移动电源系统开关型适配器的控制方法 |
CN103227576A (zh) * | 2013-04-23 | 2013-07-31 | 深圳市明微电子股份有限公司 | 一种具有高功率因数的恒流驱动控制电路及驱动装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9136763B2 (en) * | 2013-06-18 | 2015-09-15 | Intersil Americas LLC | Audio frequency deadband system and method for switch mode regulators operating in discontinuous conduction mode |
-
2015
- 2015-08-07 CN CN201510483149.4A patent/CN105071639B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101860211A (zh) * | 2010-06-03 | 2010-10-13 | 魏其萃 | 用于自适应移动电源系统开关型适配器的控制方法 |
CN103227576A (zh) * | 2013-04-23 | 2013-07-31 | 深圳市明微电子股份有限公司 | 一种具有高功率因数的恒流驱动控制电路及驱动装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105071639A (zh) | 2015-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105071639B (zh) | 一种开关电源电路的驱动延迟控制电路 | |
CN101777904B (zh) | 缓冲电路 | |
KR100293449B1 (ko) | 고전압발생회로 | |
US7948284B2 (en) | Power-on reset circuit | |
CN102200797B (zh) | 基准电压电路 | |
EP2779452B1 (en) | Switchable current source circuit and method | |
US20110187344A1 (en) | Current-mode programmable reference circuits and methods therefor | |
WO2011149632A2 (en) | Driver with accurately controlled slew rate and limited current | |
JPH07221620A (ja) | 出力駆動回路 | |
CN106505849A (zh) | 一种时间可控的线性软启动电路 | |
US20160261261A1 (en) | Methods and Apparatus for a Burst Mode Charge Pump Load Switch | |
JP3760104B2 (ja) | 昇圧電圧発生回路 | |
CN101764596B (zh) | 内置皮法级电容间歇式微电流秒级时延电路 | |
CN204835916U (zh) | 一种电压转换电路 | |
CN107508583A (zh) | 基于电流型电容倍增的长延时电路 | |
CN104764924B (zh) | 高压mosfet电流采样电路 | |
JPH1127138A (ja) | 差動増幅回路 | |
US20070024332A1 (en) | All MOS power-on-reset circuit | |
CN100521478C (zh) | 电位移转电路与方法 | |
CN104299647B (zh) | 负压转换电路 | |
CN108599745B (zh) | 单电容占空比可控振荡器 | |
JP2010127632A (ja) | デューティ検知回路、デューティ補正回路、およびデューティ検知方法 | |
CN107888173A (zh) | 上电复位电路 | |
CN106130518A (zh) | 延时电路 | |
CN1996756A (zh) | 启动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |