JP2010127632A - デューティ検知回路、デューティ補正回路、およびデューティ検知方法 - Google Patents

デューティ検知回路、デューティ補正回路、およびデューティ検知方法 Download PDF

Info

Publication number
JP2010127632A
JP2010127632A JP2008299326A JP2008299326A JP2010127632A JP 2010127632 A JP2010127632 A JP 2010127632A JP 2008299326 A JP2008299326 A JP 2008299326A JP 2008299326 A JP2008299326 A JP 2008299326A JP 2010127632 A JP2010127632 A JP 2010127632A
Authority
JP
Japan
Prior art keywords
duty
capacitor
potential
circuit
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008299326A
Other languages
English (en)
Inventor
Kazuki Kikuchi
和貴 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008299326A priority Critical patent/JP2010127632A/ja
Priority to US12/623,713 priority patent/US8305123B2/en
Publication of JP2010127632A publication Critical patent/JP2010127632A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0273Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】
クロックのデューティ差が小さい場合であっても、精度よくデューティのずれを検知できるデューティ検知回路を提供することである。
【解決手段】
本発明にかかるデューティ検知回路は、第1のキャパシタ6と、クロック信号の第1の期間に第1のキャパシタの充放電電流を制御する第1のトランジスタ2を有する。また、第2のキャパシタ7と、クロック信号の第2の期間に第2のキャパシタの充放電電流を制御する第2のトランジスタ3とを有する。また、第1及び第2のキャパシタのいずれか一方の電位が所定の電位に到達したことを検知し、この検知結果に基づく出力をラッチするラッチ回路8を有する。
【選択図】図1

Description

本発明はクロックデューティのずれを検知するデューティ検知回路、これを用いたデューティ補正回路、およびデューティ検知方法に関する。
近年、ASIC(Application Specific Integrated Circuit)、マイクロプロセッサ等の高速化、低電圧化により、メモリなどのインターフェースの高速化が進んでいる。特に、DDR(Double Data Rate)方式のように、クロック信号の立ち上がりと立ち下がりの両方のエッジを使ってデータを取り込む場合、回路内部に伝わったクロックのデューティのずれはセットアップホールド特性を悪化させる大きな要因となる。
そして、最近ではASIC、マイクロプロセッサ等の更なる高速化により、クロックの周期に対してのデューティのずれが無視できなくなってきている。したがって、DLL(Delay Locked Loop)回路やPLL(Phase Locked Loop)回路や入力初段などには、クロックのデューティを検知、補正する回路が搭載されることが多い。
図7に、特許文献1のデューティ検知回路、図8にそのタイミング図を示す。図7のデューティ検知回路は、電流源27、比較対象クロックの入力MOSトランジスタ25、26、負荷MOSトランジスタ23、24 、プリチャージMOSトランジスタ20、21、22を有する。また、論理回路29、30を有する入力制御回路28、入力制御回路31、出力を比較するコンパレータ32から構成されている。
特許文献1のデューティ検知回路の動作を図7、図8を用いて説明する。デューティ検知の前準備として、プリチャージMOSトランジスタ20、21、22により出力DUTY_HB、DUTY_LBを電源電位に充電する。検知開始信号LDCSMT/Bの活性化により検知が開始される。クロックLCLKOETがハイレベルの時間にはMOSトランジスタ25をオン状態とし、充電された出力DUTY_LBの電荷を引き抜き、その電位を低下させる。反転クロックLCLKOEBがハイレベルの時間にはMOSトランジスタ26をオン状態とし、充電された出力DUTY_HBの電荷を引き抜き、その電位を低下させる。
クロック信号LCLKOET/Bがローレベルの時間にはMOSトランジスタ25、26がオフ状態となり、出力DUTY_HB、DUTY_LBの電位は保持される。クロックのハイレベル期間に比例して出力DUTY_HB、DUTY_LBの電位が低下することになる。例えば図8に示すように、クロックを2サイクル入力させ、そのときの出力DUTY_HB、DUTY_LBの電位をコンパレータ32で比較し、その電位差を判定し、判定信号LDCTを出力する。
クロックのデューティが等しい場合には、出力DUTY_HB、DUTY_LBの電位は等しくなる。デューティずれがあり、例えばデューティ40%(サイクル期間のハイレベル期間が40%)の場合を考える。このときには反転されたクロックLCLKOEB側のMOSトランジスタ26のオン期間が長くなり、出力DUTY_HBの電位がより低下することになる。
また逆にデューティ60%ではクロックLCLKOET側のMOSトランジスタ25のオン期間が長くなり、出力DUTY_LBの電位がより低下することになる。このように充電した電位をデューティに比例した期間で引き抜くことで、電位差を作って保持し、コンパレータで比較しデューティずれを検知している。
また、特許文献2にはクロック信号に基づいて複数のキャパシタに充電と放電を繰り返し、これらのキャパシタの電位差を検出することでクロック信号のデューティを検知するデューティ検知回路が開示されている。
特開2007−121114号公報 特開2006−303553号公報
しかしながら、上記特許文献1および特許文献2に記載の回路では、デューティのずれを電位差に変換し、その電位差を保持してコンパレータで判定する構成となっている。このため、例えば特許文献1では、クロックのデューティが50%に近づけば近づくほど1クロックで変化するDUTY_HB/DUTY_LBの電位差が小さくなる。よって、この場合はクロック数回の入力ではDUTY_HB/DUTY_LBの電位差はコンパレータで判定できるほど大きく広がらない。
特許文献1の回路のデューティずれによる電位差は以下のように求めることができる。
まず、CV=ITの式より、クロックLCLKOETまたはLCLKOEBの「H」パルス一回分のDUTY_HB、DUTY_LBの電位減少分は、次のように表すことができる。ここで、Cは静電容量、Vは電位、Iは電流、Tは時間(パルス幅、デューティずれ時間)である。
−I/C*T(Hパルス幅) ・・・式1
また、デューティずれ分による電位差分は次のように表すことができる。
I/C*T(デューティずれ時間)*N ・・・式2
この電位差はコンパレータ動作範囲に収めなければならないので、コンパレータ動作電圧の上限をVmax、下限をVminとすると、式1より、下記のように表すことができる。
Vmax>VDD−I/C*T(Lパルス幅)*N>Vmin ・・・式3
また、コンパレータが判定できる電位差をVαとすると、次のようになる。
Vα<I/C*T(デューティずれ時間)*N ・・・式4
そして、この時の最大精度は次のようになる。
t/T<Vα/(VDD−Vmax) ・・・式5
仮にt=5psec、T=400psec、VDD=1.0V、Vmax=0.7Vとすると、約Vα=4mVを検出する必要があり、これは電源ノイズやプロセスばらつき等を考慮すると現実的ではない。
更にTが変化すると、Nは一定なので式3を満たすのは困難となる。DUTY_HB/LBの電位差を広げるためにクロック入力回数を増やすと、コンパレータの動作電圧範囲にDUTY_HB/LBの電位を納めることが困難となり、特に製品の周波数範囲が広域の場合はデューティ検知が困難となる。
以上より、クロックのデューティ差が小さい場合は、精度よくデューティのずれを検知することは困難であった。
本発明にかかるデューティ検知回路は、第1のキャパシタと、クロック信号の第1の期間に前記第1のキャパシタの充放電電流を制御する第1のトランジスタと、第2のキャパシタと、前記クロック信号の第2の期間に前記第2のキャパシタの充放電電流を制御する第2のトランジスタと、前記第1及び第2のキャパシタのいずれか一方の電位が所定の電位に到達したことを検知し、当該検知結果に基づく出力をラッチするラッチ回路と、を有する。このような構成により、キャパシタの電位が所定の電位に到達したことでデューティを検知することができるので、クロックのデューティ差が小さい場合であっても精度よくデューティのずれを検知できる。
また、本発明にかかるデューティ補正回路は、本発明にかかるデューティ検知回路と、前記デューティ検知回路と接続され、前記デューティ検知回路からの検知結果に基づきデューティ調整信号を生成するデューティ調整信号生成回路と、前記デューティ調整信号生成回路と接続され、前記デューティ調整信号に基づきクロック信号のデューティを調整するデューティ調整回路と、を有する。この構成により、キャパシタの電位が所定の電位に到達したことでデューティを検知することができるので、クロックのデューティ差が小さい場合であっても、精度よくデューティのずれを検知できるデューティデューティ補正回路を提供できる。
また、本発明にかかるデューティ検知方法は、クロック信号の第1の期間に第1のキャパシタを充電または放電する第1の工程と、クロック信号の第2の期間に第2のキャパシタを充電または放電する第2の工程と、前記第1及び第2の工程を交互に繰り返し、前記第1及び第2のキャパシタのいずれか一方の電位が所定の電位に到達したことを検知し、当該検知結果をラッチする第3の工程と、を有する。よって、キャパシタの電位が所定の電位に到達したことでデューティを検知することができるので、クロックのデューティ差が小さい場合であっても精度よくデューティのずれを検知できる。
本発明により、クロックのデューティ差が小さい場合であっても、精度よくデューティのずれを検知できるデューティ検知回路、及びデューティ検知方法を提供することができる。
発明の実施の形態1.
以下、図面を参照して本発明の実施の形態について説明する。
図1は本実施形態にかかるデューティ検知回路の回路図である。本実施形態にかかるデューティ検知回路は、第1のキャパシタ6と、クロック信号の第1の期間に第1のキャパシタ6と定電流源1とを接続する第1のトランジスタ2を有する。第1のトランジスタ2は第1のキャパシタ6の充放電電流を制御する。
更に、本実施形態にかかるデューティ検知回路は、第2のキャパシタ7と、クロック信号の第2の期間に第2のキャパシタ7と定電流源1とを接続する第2のトランジスタ3を有する。第1のトランジスタ2は第1のキャパシタ6の充放電電流を制御する。
更に、本実施形態にかかるデューティ検知回路は、第1及び第2のキャパシタのいずれか一方の電位が所定の電位に到達したことを検知し、この検知結果に基づく出力をラッチするラッチ回路8を有する。
トランジスタ2、3は例えばPMOSトランジスタであり、トランジスタ2はクロックIN_Tを受け、また、トランジスタ3はIN_Bを受ける。また、キャパシタ6は一方がGNDと接続されており、他方がトランジスタ2とラッチ回路8と接続されている。キャパシタ6のトランジスタ2およびラッチ回路8と接続される側の電位は、Z_Tである。また、キャパシタ7は一方がGNDと接続されており、他方がトランジスタ3とラッチ回路8と接続されている。キャパシタ7のトランジスタ3およびラッチ回路8と接続される側の電位は、Z_Bである。
ラッチ回路8は、電位Z_T、Z_B(デューティ比較電位)が所定の電位に到達したことを検知し、この検知結果をOUT_B、OUT_Tとしてラッチする。
また、本実施形態にかかるデューティ検知回路は、第1のキャパシタ6と第2のキャパシタ7の電位をリセットするリセット回路を有していてもよい。この場合、リセット回路は、例えば、キャパシタ6とGNDを接続するNMOSトランジスタ4と、キャパシタ7とGNDを接続するNMOSトランジスタ5で構成する。そして、トランジスタ4、5のゲートにリセット電位を印加することでキャパシタ6、7の電位がGNDとなるようにする。
次に、本実施形態にかかるデューティ検知回路の動作について説明する。
まず、デューティ検知の準備として、キャパシタ6、7の電位をGNDとする。例えば、本実施形態にかかるデューティ検知回路では、トランジスタ4、5のゲートに接続しているRESETの電位を「H」とすることで、キャパシタ6、7の電位、つまり、電位Z_T、Z_BをGNDとすることができる。
次に、RESETの電位を「L」とし、トランジスタ4、5をオフとする。このタイミングで、トランジスタ2とトランジスタ3に、それぞれクロックIN_T、IN_Bが供給され始める。そして、クロックIN_Tが「L」のとき、つまり、クロックが図4の期間A(第1の期間)のとき、トランジスタ2がオン状態となり、クロックIN_Tの「L」パルス幅分だけ(期間Aの時間分)キャパシタ6(電位Z_T)に充電される。
また、クロックが図4の期間Aのとき、クロックIN_Bは「H」となるため、トランジスタ3がオフ状態となる。よって、この時キャパシタ7は充電されない。
ここで、クロックIN_Bは、クロックIN_Tを反転させた信号である。例えば反転回路などを用いてクロックIN_Tを反転させることで、クロックIN_Bを生成することができる。
半周期後、つまり、クロックが図4の期間B(第2の期間)のとき、クロックIN_Bが「L」となりトランジスタ3がオン状態となる。このとき、クロックIN_Bの「L」パルス幅分だけキャパシタ7(電位Z_B)に充電される。また、クロックが図4の期間Bのとき、クロックIN_Tは「H」となるため、トランジスタ2がオフ状態となる。よって、この時キャパシタ6は充電されない。
そして、これらの動作を繰り返すことでキャパシタ6の電位Z_Tとキャパシタ7の電位Z_Bが次第に上昇する。ラッチ回路8は、電位Z_T、Z_Bを入力し、電位Z_T、Z_Bのどちらが所定の電位(VT)に到達したかを検知し、この検知結果をOUT_B、OUT_Tとしてラッチする。OUT_B、OUT_Tはラッチ回路によりラッチされているのでRESETしない限りデータを保持し続ける。
図4の場合、電位Z_Tの電位上昇に寄与するトランジスタ2がオンとなる期間(図4の期間Aの幅)は、電位Z_Bの電位上昇に寄与するトランジスタ3がオンとなる期間(図4の期間Bの幅)よりも長い。この場合、キャパシタ6の電位Z_Tは、キャパシタ7の電位Z_Bよりも先に所定の電位(VT)に到達する。
このように、電位Z_T、Z_Bのどちらが所定の電位(VT)に先に到達したかを検知することで、クロックのずれを検知することができる。この時、クロック入力回数を制御することなくデューティ検知をすることができる。
なお、本実施形態にかかるデューティ検知回路のラッチ回路8としては、例えば図2に示す回路を用いることができる。
図2に示す回路は、プリチャージ用のPMOSトランジスタ9、10、11と、電位Z_T、Z_Bをゲートで受けるNMOSトランジスタ12、13を有する。更に、図2に示す回路はソースがNMOSトランジスタ12、13と接続されているNMOSトランジスタ16、17と、PMOSトランジスタ14、15とで構成されるインバータラッチ回路を有する。また、PMOSトランジスタ9、10、11のゲートはRESETと接続されている。
次に、図2に示す回路の動作について説明する。
まず、RESETの電位を「L」とし、OUT_TとOUT_Bの電位をVDDとする。次に、RESETの電位を「H」とし、PMOSトランジスタ9、10、11をオフ状態とする。この時、OUT_TとOUT_Bの電位はVDDなので、NMOSトランジスタ16、17はオン状態となり、PMOSトランジスタ14、15はオフ状態となる。
そして、Z_Tの電位がZ_Bの電位よりも先にNMOSトランジスタ12の閾値電圧(VT:すなわち、所定の電位)に到達すると、NMOSトランジスタ12がオン状態となる。そして、OUT_TとNMOSトランジスタ12を接続しているNMOSトランジスタ16もオン状態なのでOUT_Tが「L」となる。
この時、PMOSトランジスタ15がオン状態となり、NMOSトランジスタ17がオフ状態となるので、Z_Bの電位にかかわらずOUT_Tが「L」、OUT_Bが「H」となり、この状態が確定する。
同様に、Z_Bの電位がZ_Tの電位よりも先にNMOSトランジスタ13の閾値電圧(VT:すなわち、所定の電位)に到達すると、NMOSトランジスタ13がオン状態となる。そして、OUT_BとNMOSトランジスタ13を接続しているNMOSトランジスタ17もオン状態なのでOUT_Bが「L」となる。
この時、PMOSトランジスタ14がオン状態となり、NMOSトランジスタ16がオフ状態となるので、Z_Tの電位にかかわらずOUT_Bが「L」、OUT_Tが「H」となり、この状態が確定する。
そして、図2に示す回路では、RESETが「L」とならない限り、OUT_BとOUT_Tの結果が保たれる。
また、本実施形態にかかるデューティ検知回路のラッチ回路8としては、例えば図3に示す回路も用いることができる。図3に示す回路は、NAND18、19をたすき掛けにしたSRラッチ回路となっている。図3に示す回路では、電位Z_TがNAND18に入力され、電位Z_BがNAND19に入力されている。また、OUT_TはNAND18から、OUT_BはNAND19から出力される。
特許文献1に記載のデューティ検知回路(図7、図8参照)では、デューティ検知の際に用いる電位差(DUTY_HBとDUTY_LBの電位差)をコンパレータ32で比較している。このため、電位差をコンパレータの判定能力以上に広げる必要があり、デューティ検知回路の精度に限界があった。また、この方式ではクロック回数を規定して電位差をつくりだしていた。
これに対して本実施形態にかかるデューティ検知回路では、デューティ比較電位(Z_T、Z_B)のうち、所定の電位(VT)に先に到達したデューティ比較電位をラッチ回路8で検知しこの結果をラッチすることで、デューティのずれを検出している。したがって、デューティ比較電位が所定の電位(VT)に到達した時間でデューティ検知をすることができる。
なお、本実施形態にかかるデューティ検知回路では、特許文献1の方式と異なり、クロック回数(パルス入力回数)を制限しないため、パルスが早く入力された方に判定が転びやすい特性を持つ。しかし、この点については、クロックIN_TまたはIN_Bの「L」パルス1回当たりのZ_TまたはZ_Bの電位増加分よりも、「デューティずれ分による電位差分*入力パルス回数」が大きくなるように、キャパシタ6、7の容量や定電流源1の定電流量を調整することで正確な判定が可能となる。
すなわち、CV=ITの式より、クロックIN_TまたはIN_Bの「L」パルス一回分のZ_T、Z_Bの電位増加分は、次のように表すことができる。ここで、Cは静電容量、Vは電位、Iは電流、Tは時間(パルス幅、デューティずれ時間)である。
I/C*T(Lのパルス幅) ・・・式6
また、デューティずれ分による電位差分は次のように表すことができる。
I/C*T(デューティずれ時間)*N ・・・式7
ここで、式6と式7より、
I/C*T(Lのパルス幅)<I/C*T(デューティずれ時間)*N ・・・式8
となる。
また、所定の電位(VT)とクロックIN_TまたはIN_Bの「L」パルスによる電位増加分の関係は次のようになる。
VT>I/C*T(Lのパルス幅)*N ・・・式9
これらより、次の式を導くことができる。
I/C<(デューティずれ時間)/(パルス幅の2乗)*VT ・・・式10
よって、式10よりキャパシタの容量値(C)を大きくしたり、定電流源の電流Iを小さくしたりすることで、本実施形態にかかるデューティ検知回路の精度を向上することができる。例えば、400psecのクロックを5psecの精度で検知する場合は、C=8pF(VT=0.5V、I=1μAの場合)とする。
次に、本実施形態にかかるデューティ検知方法について説明する。本実施形態にかかるデューティ検知方法は、以下の工程を有する。
クロック信号の第1の期間に第1のキャパシタを充電または放電する第1の工程。
クロック信号の第2の期間に第2のキャパシタを充電または放電する第2の工程。
前記第1及び第2の工程を交互に繰り返し、前記第1及び第2のキャパシタのいずれか一方の電位が所定の電位に到達したことを検知し、当該検知結果をラッチする第3の工程。
また、本実施形態にかかるデューティ検知方法では、前記第1及び第2の工程の前に、前記第1及び第2のキャパシタの電位をリセットするリセット工程を有してもよい。
尚、本実施形態にかかる発明ではPMOSトランジスタとNMOSトランジスタを入れ替えても同様の動作をさせることができる。図1ではPMOSトランジスタ2、3にそれぞれクロックIN_T、IN_Bを入力し、NMOSトランジスタ4、5にリセット信号を入力している。しかし、例えば、PMOSトランジスタ2、3にリセット信号を入力し、NMOSトランジスタ4、5にクロックIN_T、IN_Bを入力する構成としてもよい。
このとき、定電流源1はNMOSトランジスタ4、5のソースとGNDの間に設け、PMOSトランジスタ2、3のソースはVDDと接続する。この場合、リセット信号により第1と第2のキャパシタがVDDに充電される。そして、NMOSトランジスタ4、5にクロック信号IN_T、IN_Bが入力されることで、第1と第2のキャパシタが放電される。つまり、第1のキャパシタは第1の期間に放電され、第2のキャパシタは第2の期間に放電される。また、この場合リセット信号と、クロックIN_T、IN_Bの論理は逆になる。
以上で説明した本実施形態にかかるデューティ検知回路およびデューティ検知方法により、クロックのデューティ差が小さい場合であっても、精度よくデューティのずれを検知できるデューティ検知回路、及びデューティ検知方法を提供することができる。また、本実施形態にかかるデューティ検知回路およびデューティ検知方法では、回路を構成する容量の値や定電流源の値を調整することで、更にデューティ検知の精度を向上できる。
発明の実施の形態2.
次に、発明の実施の形態2について説明する。
発明の実施の形態2では、発明の実施の形態1で説明したデューティ検知回路を用いたデューティ補正回路について図5を用いて説明する。図5のブロック図は、DLL、PLL、入力初段などから発生したクロック(CLK)のデューティを補正するデューティ補正回路である。
図5に示すように、本実施形態にかかるデューティ補正回路は、発明の実施の形態1に記載のデューティ検知回路33と、デューティ検知回路33と接続され、デューティ検知回路33からの検知結果に基づきデューティ調整信号を生成するデューティ調整信号生成回路34と、を有する。更に、本実施形態にかかるデューティ補正回路は、デューティ調整信号生成回路34と接続され、デューティ調整信号IDxに基づきクロック信号のデューティを調整するデューティ調整回路32と、を有する。
図5を用いて動作を説明する。DLL等から発生したクロックCLKが、デフォルト状態のデューティ調整回路32を通過する。この時のクロックをCLK_OUTとする。
そして、CLK_OUTと同位相のクロックと、CLK_OUTをインバータで反転させた反転クロックをデューティ検知回路33に入力する。デューティ検知回路33は、発明の実施の形態1で説明した動作によりデューティを検知し、デューティ調整信号生成回路34にデューティ検知結果OUT_T、OUT_Bを送る。
デューティ調整信号生成回路34は、デューティ検知回路33の判定結果をOUT_T、OUT_Bで受けて、CLK_OUTのデューティが50%に近づくようなデューティ調整信号IDxを生成し、デューティ調整回路32に送る。
これらの動作を何度も繰り返すことにより、最適なデューティ調整コードIDxの値を求め、CLK_OUTのデューティを50%に近づけることができる。
図6は図5に示すデューティ調整回路32の一例である。
図6に示すデューティ調整回路は、PMOSトランジスタ35と、NMOSトランジスタ36、37とで構成されている。PMOSトランジスタ35のゲートとNMOSトランジスタ36のゲートはCLK_INと接続されている。また、PMOSトランジスタ35のドレインとNMOSトランジスタ36のドレインはCLK_OUTと接続されている。また、NMOSトランジスタ36のソースは、NMOSトランジスタ37のドレインと接続されている。NMOSトランジスタ37のソースはGNDと接続されている。これらで構成される回路は、デューティ調整回路を構成する回路の1単位(図6の38)である。
また、NMOSトランジスタ37のゲートにはデューティ調整コードIDxのうち一つを入力する。デューティ調整回路を構成する回路の1単位(38)と同様の構成でデューティ調整コードIDxの異なるものが複数個あり、その入出力がショートしてある。
次に動作について説明する。入力CLK_INが「H」から「L」に変化したときは、PMOSトランジスタがオン状態となりCLK_OUTにVDDの電位が供給されるので、デューティ調整コードIDxによらずCLK_OUTが「H」となる。
また、入力CLK_INが「L」から「H」に変化した場合であって、デューティ調整コードIDxが「L」のときはNMOSトランジスタ37がオフの状態となるので、CLK_OUTは「H」のままである。
一方、入力CLK_INが「L」から「H」に変化した場合であって、デューティ調整コードIDxが「H」のときはNMOSトランジスタ37がオンの状態となるので、CLK_OUTから電流を引き抜くことで電流能力を変化させ、「L」へ到達する時間をデューティ調整コードIDxで制御することができ、デューティの調整が可能となる。
つまり、デューティを調整しない場合は、デューティ調整回路に入力されるデューティ調整コードIDxをすべて「H」の状態とする。一方、デューティを調整する場合は、デューティ調整コードIDxのうちのいくつかを「L」の状態とし、それ以外を「H」の状態とする。つまり、「L」の状態のデューティ調整コードIDxの数を調整することで、CLK_OUTが「L」へ到達する時間を調整することができ、デューティの調整が可能となる。
以上で説明した本実施形態にかかるデューティ補正回路により、クロックのデューティ差が小さい場合であっても、精度よくデューティのずれを検知できるデューティデューティ補正回路を提供することができる。
以上、本発明を上記実施形態に即して説明したが、上記実施形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正、組み合わせを含むことは勿論である。
実施の形態1にかかるデューティ検知回路を説明するための図である。 実施の形態1にかかるデューティ検知回路のラッチ回路の一例を説明するための図である。 実施の形態1にかかるデューティ検知回路のラッチ回路の一例を説明するための図である。 実施の形態1にかかるデューティ検知回路の動作を説明するための図である。 実施の形態2にかかるデューティ補正回路を説明するための図である。 実施の形態2にかかるデューティ補正回路を構成するデューティ調整回路の一例を説明するための図である。 特許文献1にかかるデューティ検知回路の図である。 特許文献1にかかるデューティ検知回路の動作を示す図である。
符号の説明
1 定電流源
2、3 トランジスタ
6、7 キャパシタ
8 ラッチ回路

Claims (9)

  1. 第1のキャパシタと、
    クロック信号の第1の期間に前記第1のキャパシタの充放電電流を制御する第1のトランジスタと、
    第2のキャパシタと、
    前記クロック信号の第2の期間に前記第2のキャパシタの充放電電流を制御する第2のトランジスタと、
    前記第1及び第2のキャパシタのいずれか一方の電位が所定の電位に到達したことを検知し、当該検知結果に基づく出力をラッチするラッチ回路と、
    を有するデューティ検知回路。
  2. 前記第1のキャパシタは前記第1の期間に充電され、
    前記第2のキャパシタは前記第2の期間に充電される、請求項1に記載のデューティ検知回路。
  3. 前記第1のキャパシタは前記第1の期間に放電され、
    前記第2のキャパシタは前記第2の期間に放電される、請求項1に記載のデューティ検知回路。
  4. 前記第1及び第2のキャパシタの電位をリセットするリセット回路を有する請求項1乃至3のいずれか1項に記載のデューティ検知回路。
  5. 前記第1及び第2のトランジスタはPMOSトランジスタで構成される請求項1又は2に記載のデューティ検知回路。
  6. 前記第1のトランジスタには前記クロック信号が入力され、前記第2のトランジスタには前記クロック信号を反転させた信号が入力される請求項1乃至5のいずれか1項に記載のデューティ検知回路。
  7. 請求項1乃至6のいずれか1項に記載のデューティ検知回路と、
    前記デューティ検知回路と接続され、前記デューティ検知回路からの検知結果に基づきデューティ調整信号を生成するデューティ調整信号生成回路と、
    前記デューティ調整信号生成回路と接続され、前記デューティ調整信号に基づきクロック信号のデューティを調整するデューティ調整回路と、
    を有するデューティ補正回路。
  8. クロック信号の第1の期間に第1のキャパシタを充電または放電する第1の工程と、
    クロック信号の第2の期間に第2のキャパシタを充電または放電する第2の工程と、
    前記第1及び第2の工程を交互に繰り返し、前記第1及び第2のキャパシタのいずれか一方の電位が所定の電位に到達したことを検知し、当該検知結果をラッチする第3の工程と、
    を有するデューティ検知方法。
  9. 前記第1及び第2の工程の前に、前記第1及び第2のキャパシタの電位をリセットするリセット工程を有する請求項8に記載のデューティ検知方法。
JP2008299326A 2008-11-25 2008-11-25 デューティ検知回路、デューティ補正回路、およびデューティ検知方法 Pending JP2010127632A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008299326A JP2010127632A (ja) 2008-11-25 2008-11-25 デューティ検知回路、デューティ補正回路、およびデューティ検知方法
US12/623,713 US8305123B2 (en) 2008-11-25 2009-11-23 Duty detection circuit, duty correction circuit, and duty detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008299326A JP2010127632A (ja) 2008-11-25 2008-11-25 デューティ検知回路、デューティ補正回路、およびデューティ検知方法

Publications (1)

Publication Number Publication Date
JP2010127632A true JP2010127632A (ja) 2010-06-10

Family

ID=42195642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008299326A Pending JP2010127632A (ja) 2008-11-25 2008-11-25 デューティ検知回路、デューティ補正回路、およびデューティ検知方法

Country Status (2)

Country Link
US (1) US8305123B2 (ja)
JP (1) JP2010127632A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9473131B2 (en) 2014-07-23 2016-10-18 Seiko Epson Corporation Signal output circuit, electronic device and moving object

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5241776B2 (ja) * 2010-06-25 2013-07-17 株式会社日立製作所 デューティ補償回路
US8933738B2 (en) * 2012-03-05 2015-01-13 Mediatek Singapore Pte. Ltd. Signal duty cycle detector and calibration system
CN110620568B (zh) * 2019-09-17 2023-10-03 长江存储科技有限责任公司 占空比校准装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003304144A (ja) * 2002-04-10 2003-10-24 Kawasaki Microelectronics Kk デューティ比自動調整回路
JP2006303553A (ja) * 2005-04-15 2006-11-02 Elpida Memory Inc デューティ検出回路及びその制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582665A (en) * 1968-08-16 1971-06-01 Us Navy Latching threshold detector
US6643790B1 (en) * 2000-03-06 2003-11-04 Rambus Inc. Duty cycle correction circuit with frequency-dependent bias generator
US6411145B1 (en) * 2001-06-14 2002-06-25 Lsi Logic Corporation Feedback control of clock duty cycle
US6833743B2 (en) * 2002-10-29 2004-12-21 Gong Gu Adjustment of a clock duty cycle
US7145375B2 (en) * 2005-01-12 2006-12-05 Infineon Technologies Ag Duty cycle detector with first, second, and third values
JP2007121114A (ja) 2005-10-28 2007-05-17 Elpida Memory Inc デューティ検知回路、これらを備えたdll回路及び半導体装置
KR101285218B1 (ko) * 2006-07-25 2013-07-11 삼성전자주식회사 듀티 사이클 보정 회로와 듀티 사이클 보정 방법
KR100771887B1 (ko) * 2006-10-17 2007-11-01 삼성전자주식회사 듀티 검출기 및 이를 구비하는 듀티 검출/보정 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003304144A (ja) * 2002-04-10 2003-10-24 Kawasaki Microelectronics Kk デューティ比自動調整回路
JP2006303553A (ja) * 2005-04-15 2006-11-02 Elpida Memory Inc デューティ検出回路及びその制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9473131B2 (en) 2014-07-23 2016-10-18 Seiko Epson Corporation Signal output circuit, electronic device and moving object

Also Published As

Publication number Publication date
US20100127733A1 (en) 2010-05-27
US8305123B2 (en) 2012-11-06

Similar Documents

Publication Publication Date Title
US6198322B1 (en) Duty-ratio correction circuit and clock generation circuit
US8358160B2 (en) Clock signal generation circuit
KR100842695B1 (ko) 듀티 검출 회로 및 그 제어 방법
US7961055B2 (en) PLL circuit and oscillator device
US7710173B2 (en) Duty cycle correction circuit and delay locked loop circuit including the same
KR100861919B1 (ko) 다 위상 신호 발생기 및 그 방법
US6191630B1 (en) Delay circuit and oscillator circuit using same
KR100942977B1 (ko) 듀티비 보정회로
US7180340B2 (en) Frequency multiplier capable of adjusting duty cycle of a clock and method used therein
US10686435B2 (en) Asymmetric pulse width comparator circuit and clock phase correction circuit including the same
US8773186B1 (en) Duty cycle correction circuit
JP2009065633A (ja) 半導体装置及びその駆動方法
JP2010206348A (ja) デューティ比補正回路及びデューティ比補正方法
KR101211045B1 (ko) 듀티 사이클 보정 회로
US10038372B2 (en) Method and device for controlling a charge pump circuit
KR20160076197A (ko) 듀티 싸이클 감지 회로 및 이를 포함하는 반도체 장치
JP2010127632A (ja) デューティ検知回路、デューティ補正回路、およびデューティ検知方法
JP2009060345A (ja) 電圧検出回路及びそれを用いた発振器
US10263604B2 (en) Triangular wave generator
KR101024261B1 (ko) 듀티비 보정회로 및 그를 포함하는 지연고정루프회로
JP2004364313A (ja) 遅延回路
KR101215954B1 (ko) 듀티 사이클 보정 회로
US20060022728A1 (en) Frequency-controlled DLL bias
US9621022B1 (en) Method and apparatus for generating complementary signals
US20240235560A1 (en) Clock generation circuit and voltage generation circuit including the clock generation circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130702