CN104950970A - 稳压器 - Google Patents
稳压器 Download PDFInfo
- Publication number
- CN104950970A CN104950970A CN201510132356.5A CN201510132356A CN104950970A CN 104950970 A CN104950970 A CN 104950970A CN 201510132356 A CN201510132356 A CN 201510132356A CN 104950970 A CN104950970 A CN 104950970A
- Authority
- CN
- China
- Prior art keywords
- voltage
- transistor
- grid
- circuit
- nmos pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Engineering (AREA)
Abstract
本发明提供即便设定任意的输出电压也能确保输出电压的精度的稳压器。包括：输出晶体管，由背栅极接地的NMOS晶体管构成；误差放大电路，对将输出晶体管输出的输出电压分压后的分压电压与基准电压之差进行放大并输出，控制输出晶体管的栅极；恒压电路；以及晶体管，其栅极被输入恒压电路的电压，漏极与输出晶体管的栅极连接，源极与输出晶体管的源极连接。
Description
技术领域
本发明涉及接受输入电压而产生恒定的输出电压Vout的稳压器，更具体涉及稳压器的输出电压精度。
背景技术
一般稳压器接受电源电压VDD而在输出端子产生恒定的输出电压Vout。稳压器根据负载的变动而供给电流，使输出电压Vout常保持恒定。
图4是现有的稳压器的电路图。现有的稳压器包括：基准电压电路103；误差放大器104；NMOS晶体管109；电阻105、106；电容301；电源端子101；接地端子100；以及输出端子102。
当基准电压电路103的基准电压Vref大于以电阻105、106对输出端子102的输出电压Vout进行分压后的分压电压Vfb时，误差放大器104的输出变高，使NMOS晶体管109的导通电阻变低。而且，以使输出电压Vout上升、使分压电压Vfb和基准电压Vref相等的方式进行动作。当基准电压Vref小于分压电压Vfb时，误差放大器104的输出变低，使NMOS晶体管109的导通电阻变高。而且，以使输出电压Vout下降、使分压电压Vfb和基准电压Vref相等的方式进行动作。
稳压器常保持分压电压Vfb和基准电压Vref相等，从而产生恒定的输出电压Vout（例如，参照专利文献1图5）。
现有技术文献
专利文献
专利文献1：日本特开平5－127763号公报。
发明内容
发明要解决的课题
然而，在现有的稳压器中，当NMOS晶体管109的基板电位接地时，通过基板效应修整电阻105、106的前后NMOS晶体管109的阈值电压会变化，存在不能确保输出电压Vout的精度的课题。
本发明鉴于上述课题而完成，提供即便设定任意的输出电压也确保输出电压的精度的稳压器。
用于解决课题的方案
为了解决现有技术的课题，本发明的稳压器采用如下结构。
一种稳压器，包括：输出晶体管，由背栅极接地的NMOS晶体管构成；以及误差放大电路，对将所述输出晶体管输出的输出电压分压后的分压电压与基准电压之差进行放大并输出，控制所述输出晶体管的栅极，所述稳压器包括：恒压电路；以及晶体管，其栅极上被输入所述恒压电路的电压，漏极与所述输出晶体管的栅极连接，源极与所述输出晶体管的源极连接。
发明效果
能够抑制在修整前后输出晶体管的阈值变化，即便设定为任意的输出电压也能确保输出电压的精度。
附图说明
图1是第一实施方式的稳压器的电路图；
图2是第二实施方式的稳压器的电路图；
图3是第三实施方式的稳压器的电路图；
图4是现有的稳压器电路的电路图。
具体实施方式
以下，参照附图，对本发明的稳压器进行说明。
＜第一实施方式＞
图1是第一实施方式的稳压器的电路图。
第一实施方式的稳压器包括：基准电压电路103；误差放大器104；NMOS晶体管109、113、114；PMOS晶体管107、108；电阻105、106、115；电容116；恒压电路130；电源端子101；接地端子100；输出端子102；以及输入端子120。
由误差放大器104、NMOS晶体管113、PMOS晶体管107、108、电阻115和电容116构成2级结构的误差放大电路。另外，电阻115和电容116构成相位补偿电路。
对第一实施方式的稳压器的连接进行说明。误差放大器104的同相输入端子与基准电压电路103的正极连接，反相输入端子与电阻105和106的连接点连接，输出端子与NMOS晶体管113的栅极连接。作为电流源，PMOS晶体管107的漏极与误差放大器104连接。基准电压电路103的负极与接地端子100连接，电阻106的另一个端子与接地端子100连接，电阻105的另一个端子与输出端子102连接。PMOS晶体管107的栅极与输入端子120连接，源极与电源端子101连接。NMOS晶体管113的漏极与电容116的一个端子连接，源极与接地端子100连接。电阻115的一个端子与电容116的另一个端子连接，另一个端子与误差放大器104的输出端子连接。
PMOS晶体管108的栅极与输入端子120连接，漏极与NMOS晶体管113的漏极连接，源极与电源端子101连接。NMOS晶体管109的栅极与NMOS晶体管113的漏极连接，漏极与电源端子101连接，源极与输出端子102连接，背栅极与接地端子100连接。NMOS晶体管114的栅极与恒压电路130的正极连接，源极与输出端子102连接，漏极与NMOS晶体管109的栅极连接。恒压电路130的负极与接地端子100连接。
接着，对第一实施方式的稳压器的动作进行说明。当电源电压VDD输入电源端子101时，稳压器从输出端子102输出输出电压Vout。电阻105和106对输出电压Vout进行分压，输出分压电压Vfb。误差放大器104比较基准电压电路103的基准电压Vref与分压电压Vfb，以使输出电压Vout恒定的方式经由NMOS晶体管113，控制作为输出晶体管而动作的NMOS晶体管109的栅极电压。输入端子120虽然未图示，但与偏置电路连接，经由PMOS晶体管107及PMOS晶体管108，使偏置电流在误差放大器104和NMOS晶体管113中流动。
在将输出电压Vout设定为任意的值时，通过输入电源电压VDD后测定输出电压Vout并根据该输出电压Vout修整电阻105、106而调节电阻值，从而能够作出任意的输出电压Vout。在将输出电压Vout设定为较低的电压时，与修整前相比NMOS晶体管114的源极电压变低。而且，NMOS晶体管114因为栅极上被输入不依赖于输出电压Vout的恒压，所以使漏极电流增加，从而使NMOS晶体管109的栅极电压下降。由于NMOS晶体管109的背栅极接地，随着栅极电压的下降，NMOS晶体管109的阈值电压也下降，能够复原在修整前后变动的NMOS晶体管109的阈值。这样，能够抑制修整前后NMOS晶体管109的阈值的变化，因此能够确保输出电压Vout的精度。
在将输出电压Vout设定为较高的电压时，与修整前相比NMOS晶体管114的源极电压也变高。而且，NMOS晶体管114因为栅极上被输入不依赖于输出电压Vout的恒压，所以使漏极电流减少，从而使NMOS晶体管109的栅极电压上升。由于NMOS晶体管109的背栅极接地，随着栅极电压的上升，NMOS晶体管109的阈值电压上升，能够复原修整前后变动的NMOS晶体管109的阈值。这样，能够抑制修整前后NMOS晶体管109的阈值的变化，因此能够确保输出电压Vout的精度。
此外，第一实施方式的稳压器中采用2级结构的误差放大电路进行了说明，但并不限于该结构，只要为控制输出晶体管的误差放大电路，就可为任何结构。
如以上所记载地，第一实施方式的稳压器抑制修整前后输出晶体管的阈值变化，并且即便设定为任意的输出电压也能确保输出电压的精度。
＜第二实施方式＞
图2是第二实施方式的稳压器的电路图。与第一实施方式的差异在于追加PMOS晶体管111、112并且将NMOS晶体管114的漏极连接到PMOS晶体管112的栅极及漏极这一点。
PMOS晶体管111的漏极与PMOS晶体管108的栅极连接，栅极与PMOS晶体管112的栅极及漏极连接，源极与电源端子101连接。PMOS晶体管112的源极与电源端子101连接。其他与第一实施方式同样。
对第二实施方式的稳压器的动作进行说明。在将输出电压Vout设定为任意的值时，通过在输入电源电压VDD后测定输出电压并根据该输出电压修整电阻105、106而调节电阻值，从而能够作出任意的输出电压Vout。在将输出电压Vout设定为较低的电压时，与修整前相比NMOS晶体管114的源极电压也变低。而且，NMOS晶体管114因为栅极上被输入不依赖于输出电压Vout的恒压，所以使漏极电流增加。由于PMOS晶体管112、111构成电流镜电路，所以接受NMOS晶体管114的漏极电流，PMOS晶体管111的导通电阻变小，使PMOS晶体管108的栅极电压接近电源电压VDD。这样，PMOS晶体管108的导通电阻变大，使NMOS晶体管109的栅极电压下降。由于NMOS晶体管109的背栅极接地，随着栅极电压的下降，NMOS晶体管109的阈值电压也下降，能够复原修整前后变动的NMOS晶体管109的阈值。这样，由于能够抑制修整前后NMOS晶体管109的阈值的变化，所以能够确保输出电压Vout的精度。
在将输出电压Vout设定为较高的电压时，与修整前相比NMOS晶体管114的源极电压也变高。而且，NMOS晶体管114因为栅极上被输入不依赖于输出电压Vout的恒压，所以使漏极电流减少。由于PMOS晶体管112、111构成电流镜电路，所以接受NMOS晶体管114的漏极电流，PMOS晶体管111的导通电阻变大，PMOS晶体管108的栅极电压下降而使PMOS晶体管108的导通电阻变小。这样，使NMOS晶体管109的栅极电压上升。由于NMOS晶体管109的背栅极接地，随着栅极电压的上升，NMOS晶体管109的阈值电压上升，能够复原修整前后变动的NMOS晶体管109的阈值。这样，能够抑制修整前后NMOS晶体管109的阈值的变化，所以能够确保输出电压Vout的精度。
如以上所记载地，第二实施方式的稳压器抑制修整前后输出晶体管的阈值变化，从而即便设定为任意的输出电压也能确保输出电压的精度。
＜第三实施方式＞
图3是第三实施方式的稳压器的电路图。与第二实施方式的差异在于将电阻115变更为电阻201并追加了PMOS晶体管203和恒流电路202这一点。
PMOS晶体管203的栅极与PMOS晶体管112的栅极及漏极连接，漏极与恒流电路202的一个端子连接，源极与电源端子101连接。恒流电路202的另一个端子与接地端子100连接。通过PMOS晶体管203的漏极与恒流电路202的连接点的电压来控制电阻201的电阻值。其他与第二实施方式同样。
对第三实施方式的稳压器的动作进行说明。在将输出电压Vout设定为任意的值时，通过输入电源电压VDD后测定输出电压并根据该输出电压修整电阻105、106而调节电阻值，从而能够作出任意的输出电压Vout。在将输出电压Vout设定为较低的电压时，与修整前相比NMOS晶体管114的源极电压也变低。而且，NMOS晶体管114因为栅极上被输入不依赖于输出电压Vout的恒压，所以使漏极电流增加。由于PMOS晶体管112、111构成电流镜电路，所以接受NMOS晶体管114的漏极电流，PMOS晶体管111的导通电阻变小，使PMOS晶体管108的栅极电压接近电源电压VDD。这样，PMOS晶体管108的导通电阻变大，使NMOS晶体管109的栅极电压下降。由于NMOS晶体管109的背栅极接地，随着栅极电压的下降，NMOS晶体管109的阈值电压也下降，能够复原修整前后变动的NMOS晶体管109的阈值。
由于PMOS晶体管203、112构成电流镜电路，所以遭到NMOS晶体管114的漏极电流的增加，从而PMOS晶体管203的漏极电流也增加，当超过恒流电路202的电流时切换电阻201的电阻值。这样，能够使取决于电阻201和电容116的相位补偿的零点的频率变化，并能改善稳压器的稳定性、提高输出电压Vout的精度。
这样，通过抑制修整前后NMOS晶体管109的阈值的变化，能够确保输出电压Vout的精度，并通过改变零点频率，能够提高输出电压Vout的精度。
在将输出电压Vout设定为较高的电压时，与修整前相比NMOS晶体管114的源极电压也变高。而且，NMOS晶体管114因为栅极上被输入不依赖于输出电压Vout的恒压，所以使漏极电流减少，并使NMOS晶体管109的栅极电压上升。由于NMOS晶体管109的背栅极接地，随着栅极电压的上升，NMOS晶体管109的阈值电压上升，能够复原修整前后变动的NMOS晶体管109的阈值。
由于PMOS晶体管203、112构成电流镜电路，所以遭到NMOS晶体管114的漏极电流的减少而PMOS晶体管203的漏极电流也减少，当小于恒流电路202的电流时切换电阻201的电阻值。这样，使取决于电阻201和电容116的相位补偿的零点的频率变化，并改善稳压器的稳定性，从而能够提高输出电压Vout的精度。
这样，通过抑制修整前后NMOS晶体管109的阈值的变化，确保输出电压Vout的精度，并通过改变零点频率，能够提高输出电压Vout的精度。
如以上所记载地，第三实施方式的稳压器抑制修整前后输出晶体管的阈值变化，从而即便设定为任意的输出电压，也能确保输出电压的精度。另外，通过改变零点频率，能够提高输出电压Vout的精度。
标号说明
100 接地端子
101 电源端子
102 输出端子
103 基准电压电路
104 误差放大器
120 输入端子
130 恒压电路
202 恒流电路。
Claims (3)
1. 一种稳压器，包括：
输出晶体管，由背栅极接地的NMOS晶体管构成；以及
误差放大电路，对将所述输出晶体管输出的输出电压分压后的分压电压与基准电压之差进行放大并输出，控制所述输出晶体管的栅极，
所述稳压器特征在于，包括：
恒压电路；以及
晶体管，其栅极被输入所述恒压电路的电压，漏极与所述输出晶体管的栅极连接，源极与所述输出晶体管的源极连接。
2. 一种稳压器，包括：
输出晶体管，由背栅极接地的NMOS晶体管构成；以及
误差放大电路，具有被输入将所述输出晶体管输出的输出电压分压后的分压电压和基准电压的第一放大级、控制所述输出晶体管的第二放大级、和使偏置电流在所述第二放大级中流动的第一晶体管，
所述稳压器特征在于，包括：
恒压电路；
第二晶体管，其栅极被输入所述恒压电路的电压，源极与所述输出晶体管的源极连接；以及
电流镜电路，其输入与所述第二晶体管的漏极连接，输出与所述第一晶体管的栅极连接。
3. 如权利要求2所述的稳压器，其特征在于，包括：
第三晶体管，其栅极与所述第二晶体管的漏极连接；以及
恒流电路，与所述第三晶体管的漏极连接，
通过所述第三晶体管的漏极与所述恒流电路的连接点的电压来调整所述误差放大电路的相位补偿电路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014-061699 | 2014-03-25 | ||
| JP2014061699A JP6316632B2 (ja) | 2014-03-25 | 2014-03-25 | ボルテージレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104950970A true CN104950970A (zh) | 2015-09-30 |
Family
ID=54165686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510132356.5A Pending CN104950970A (zh) | 2014-03-25 | 2015-03-25 | 稳压器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9639101B2 (zh) |
| JP (1) | JP6316632B2 (zh) |
| KR (1) | KR20150111301A (zh) |
| CN (1) | CN104950970A (zh) |
| TW (1) | TW201606475A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107482755A (zh) * | 2017-08-10 | 2017-12-15 | 合肥联宝信息技术有限公司 | 一种电子设备的电力切换方法及切换电路 |
| CN110275562A (zh) * | 2018-03-15 | 2019-09-24 | 艾普凌科株式会社 | 电压调节器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016190112A1 (ja) * | 2015-05-26 | 2016-12-01 | ソニー株式会社 | レギュレータ回路、制御方法 |
| JP6632358B2 (ja) * | 2015-12-11 | 2020-01-22 | エイブリック株式会社 | 増幅回路及びボルテージレギュレータ |
| JP6619274B2 (ja) * | 2016-03-23 | 2019-12-11 | エイブリック株式会社 | ボルテージレギュレータ |
| JP6835599B2 (ja) * | 2017-01-13 | 2021-02-24 | ローム株式会社 | リニア電源 |
| CN108762361A (zh) * | 2018-06-11 | 2018-11-06 | 厦门元顺微电子技术有限公司 | 低压差线性稳压器 |
| JP7292108B2 (ja) * | 2019-05-27 | 2023-06-16 | エイブリック株式会社 | ボルテージレギュレータ |
| JP2021016046A (ja) * | 2019-07-11 | 2021-02-12 | 株式会社村田製作所 | バイアス回路 |
| JP2021144411A (ja) | 2020-03-11 | 2021-09-24 | キオクシア株式会社 | 半導体装置及びメモリシステム |
| CN116366046B (zh) * | 2022-12-30 | 2024-04-05 | 深圳市芯波微电子有限公司 | 场效应晶体管控制电路及电子设备 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2833891B2 (ja) * | 1991-10-31 | 1998-12-09 | 日本電気アイシーマイコンシステム株式会社 | ボルテージレギュレータ |
| JPH0793043A (ja) * | 1993-09-22 | 1995-04-07 | Nec Kansai Ltd | 過電流制限回路 |
| JP4574902B2 (ja) * | 2001-07-13 | 2010-11-04 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP2003216252A (ja) * | 2001-11-15 | 2003-07-31 | Seiko Instruments Inc | ボルテージレギュレータ |
| JP2005115659A (ja) * | 2003-10-08 | 2005-04-28 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| JP4421909B2 (ja) * | 2004-01-28 | 2010-02-24 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP2005235932A (ja) * | 2004-02-18 | 2005-09-02 | Seiko Instruments Inc | ボルテージレギュレータおよびその製造方法 |
| US7368896B2 (en) * | 2004-03-29 | 2008-05-06 | Ricoh Company, Ltd. | Voltage regulator with plural error amplifiers |
| JP2006155359A (ja) * | 2004-11-30 | 2006-06-15 | Sanyo Electric Co Ltd | 降圧回路 |
| US7498780B2 (en) * | 2007-04-24 | 2009-03-03 | Mediatek Inc. | Linear voltage regulating circuit with undershoot minimization and method thereof |
| JP5078502B2 (ja) * | 2007-08-16 | 2012-11-21 | セイコーインスツル株式会社 | 基準電圧回路 |
| US7633280B2 (en) * | 2008-01-11 | 2009-12-15 | Texas Instruments Incorporated | Low drop voltage regulator with instant load regulation and method |
| JP5279544B2 (ja) * | 2009-02-17 | 2013-09-04 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP5580608B2 (ja) * | 2009-02-23 | 2014-08-27 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| US20110235222A1 (en) * | 2010-03-26 | 2011-09-29 | Panasonic Corporation | Output short to ground protection circuit |
| JP5670773B2 (ja) * | 2011-02-01 | 2015-02-18 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP6038516B2 (ja) * | 2011-09-15 | 2016-12-07 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| JP6234822B2 (ja) * | 2013-03-06 | 2017-11-22 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| JP6261343B2 (ja) * | 2013-03-06 | 2018-01-17 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| JP6342240B2 (ja) * | 2013-08-26 | 2018-06-13 | エイブリック株式会社 | ボルテージレギュレータ |
| JP6266333B2 (ja) * | 2013-12-18 | 2018-01-24 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| JP6261349B2 (ja) * | 2014-01-22 | 2018-01-17 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
-
2014
- 2014-03-25 JP JP2014061699A patent/JP6316632B2/ja not_active Expired - Fee Related
-
2015
- 2015-03-10 TW TW104107561A patent/TW201606475A/zh unknown
- 2015-03-20 US US14/664,361 patent/US9639101B2/en not_active Expired - Fee Related
- 2015-03-23 KR KR1020150039938A patent/KR20150111301A/ko unknown
- 2015-03-25 CN CN201510132356.5A patent/CN104950970A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107482755A (zh) * | 2017-08-10 | 2017-12-15 | 合肥联宝信息技术有限公司 | 一种电子设备的电力切换方法及切换电路 |
| CN107482755B (zh) * | 2017-08-10 | 2020-09-22 | 合肥联宝信息技术有限公司 | 一种电子设备的电力切换方法及切换电路 |
| CN110275562A (zh) * | 2018-03-15 | 2019-09-24 | 艾普凌科株式会社 | 电压调节器 |
| CN110275562B (zh) * | 2018-03-15 | 2022-07-01 | 艾普凌科株式会社 | 电压调节器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150111301A (ko) | 2015-10-05 |
| US20150277458A1 (en) | 2015-10-01 |
| TW201606475A (zh) | 2016-02-16 |
| JP6316632B2 (ja) | 2018-04-25 |
| JP2015184983A (ja) | 2015-10-22 |
| US9639101B2 (en) | 2017-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104950970A (zh) | 稳压器 | |
| US10571945B2 (en) | Low power regulator circuits, systems and methods regarding the same | |
| CN106896856B (zh) | 放大电路及电压调节器 | |
| CN103713682B (zh) | 低压差线性稳压器 | |
| TWI534582B (zh) | Voltage regulator | |
| CN102915065B (zh) | 稳压器 | |
| CN104238613B (zh) | 一种数字电路低压差线性稳压器 | |
| CN107750351B (zh) | 电压调节器 | |
| CN102566639B (zh) | 电压调节器 | |
| CN104750150A (zh) | 稳压器及电子设备 | |
| CN104699153B (zh) | 低压差线性稳压器 | |
| US20150355653A1 (en) | Linear Voltage Regulator Utilizing a Large Range of Bypass-Capacitance | |
| US20160195883A1 (en) | Power supply rejection for voltage regulators using a passive feed-forward network | |
| US9641142B2 (en) | Hot-swap current-sensing system | |
| CN104777871A (zh) | 一种低压差线性稳压器 | |
| CN104571243A (zh) | 电压调节器 | |
| CN103412602A (zh) | 一种无电容型低压差线性稳压器 | |
| KR20160022819A (ko) | 볼티지 레귤레이터 | |
| CN104516385B (zh) | 电压调节器 | |
| JP6253481B2 (ja) | ボルテージレギュレータ及びその製造方法 | |
| CN204667241U (zh) | 一种低压差线性稳压器 | |
| US9231525B2 (en) | Compensating a two stage amplifier | |
| CN103219947A (zh) | 电压调节器 | |
| JP2014164702A (ja) | ボルテージレギュレータ | |
| JP6510165B2 (ja) | オペアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20160307 Address after: Chiba County, Japan Applicant after: SEIKO INSTR INC Address before: Chiba, Chiba, Japan Applicant before: Seiko Instruments Inc. |
|
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150930 |
|
| WD01 | Invention patent application deemed withdrawn after publication |