CN102566639B - 电压调节器 - Google Patents

Abstract

本发明提供能够获得正确的输出电压的具有相位补偿电路的电压调节器。相位补偿电路由下列部件构成：第一恒流电路，连接至输出晶体管的栅极；第一晶体管，其漏极连接至输出晶体管的栅极；第二晶体管，其漏极连接至第一晶体管的栅极和第二恒流电路以及电阻，其栅极连接至电阻和第一电容；以及第一电容，其另一端连接至电压调节器的输出端子。通过这样，能够防止电流从差动放大电路的输出端子向第一晶体管的漏极流动，能够降低差动放大电路的输入晶体管所产生的偏移电压而获得正确的输出电压。

Description

电压调节器

技术领域

本发明涉及电压调节器的相位补偿电路。

背景技术

对现有的电压调节器进行说明。图4是示出现有的电压调节器的电路图。

现有的电压调节器由基准电压电路101、差动放大电路102、PMOS晶体管106、相位补偿电路460、电阻108、109、接地端子100、输出端子121以及电源端子150构成。相位补偿电路460由恒流电路405、NMOS晶体管401、406、403、408、电容402、407以及电阻404构成。差动放大电路102由如图5所示的单级放大器构成。

作为连接，差动放大电路102，反相输入端子连接至基准电压电路101，同相输入端子连接至电阻108和109的连接点，输出端子连接至PMOS晶体管106的栅极和NMOS晶体管401的漏极。基准电压电路101的另一端连接至接地端子100。NMOS晶体管401，源极连接至NMOS晶体管403的漏极和电容402，栅极连接至NMOS晶体管406的栅极和漏极。NMOS晶体管403，源极连接至接地端子100，栅极连接至电阻404和NMOS晶体管408的漏极。NMOS晶体管408，源极连接至接地端子100，栅极连接至电阻404的另一端以及电容402和407的连接点，漏极连接至NMOS晶体管406的源极。NMOS晶体管406，漏极连接至恒流电路405，恒流电路405的另一端连接至电源端子150。PMOS晶体管106，源极连接至电源端子150，漏极连接至输出端子121和电容407的另一端以及电阻108的另一端。电阻109的另一端连接至接地端子100(例如，参照非专利文献1)。

非专利文献1：IEEE TRANSACTIONS ON CIRCUITS ANDSYSTEMS-I：REGULAR PAPERS，VOL.54，NO.9，2007年9月(图13)

然而，在现有的技术中，相位补偿电路460成为使差动放大电路102的输出端子的电流的一部分流至接地的构成。因此，存在这样的课题：电流从差动放大电路102的晶体管503向输出流动，流动至输入晶体管501、504的电流的平衡被破坏而产生偏移(offset)，难以得到正确的输出电压。

发明内容

本发明是鉴于上述课题而作出的，提供能够获得正确的输出电压的具有相位补偿电路的电压调节器。

本发明为一种电压调节器，具备：输出晶体管；相位补偿电路；以及单级构成的差动放大电路，放大将输出晶体管所输出的电压进行分压的分压电压与基准电压电路的基准电压的差并输出，控制输出晶体管的栅极，所述电压调节器的特征在于，相位补偿电路具备：第一恒流电路，连接至输出晶体管的栅极；第一晶体管，其漏极连接至所述输出晶体管的栅极；第二晶体管，其漏极连接至第一晶体管的栅极和第二恒流电路以及电阻，其栅极连接至所述电阻和第一电容；以及第一电容，其另一端的连接连接至电压调节器的输出端子。

具备本发明的相位补偿电路的电压调节器能够不破坏流动至差动放大电路的输入晶体管的电流的平衡且不产生偏移地获得正确的输出电压。而且，能够不依赖于输出电容和输出电阻，稳定且高速地动作。

附图说明

图1是示出第一实施方式的电压调节器的电路图。

图2是示出第二实施方式的电压调节器的电路图。

图3是示出第三实施方式的电压调节器的电路图。

图4是示出现有的电压调节器的电路图。

图5是示出由单级放大器构成的差动放大电路的电路图。

附图标记说明

100接地端子；101基准电压电路；102差动放大电路；103、104、105、405、505恒流电路；121输出端子；150电源端子；160、260、360、460相位补偿电路。

具体实施方式

图1是第一实施方式的电压调节器的电路图。

第一实施方式的电压调节器由基准电压电路101、差动放大电路102、相位补偿电路160、PMOS晶体管106、电阻108、109、接地端子100、输出端子121以及电源端子150构成。相位补偿电路160由NMOS晶体管112、114、电容115、电阻113以及恒流电路104、105构成。差动放大电路102构成如图5所示的单级放大器。

接着，对第一实施方式的电压调节器的单元电路的连接进行说明。

差动放大电路102，反相输入端子连接至基准电压电路101，同相输入端子连接至电阻108和109的连接点，输出端子连接至PMOS晶体管106的栅极和NMOS晶体管112的漏极以及恒流电路104。基准电压电路101的另一端连接至接地端子100。NMOS晶体管112，源极连接至接地端子100，栅极连接至电阻113和NMOS晶体管114的漏极。NMOS晶体管114，栅极连接至电阻113的另一端和电容115，漏极连接至恒流电路105，源极连接至接地端子100。恒流电路104和105的另一端连接至电源端子150。PMOS晶体管106，源极连接至电源端子150，漏极连接至输出端子121和电容115的另一端以及电阻108的另一端。电阻109的另一端连接至接地端子100。

接着，对第一实施方式的电压调节器的动作进行说明。

电阻108和109将输出端子121的电压即输出电压Vout进行分压，输出分压电压Vfb。差动放大电路102构成单级放大器，比较基准电压电路101的输出电压Vref和分压电压Vfb，以输出电压Vout成为固定的方式控制输出晶体管106的栅极电压。如果输出电压Vout比既定电压高，则分压电压Vfb变得比基准电压Vref高。于是，差动放大电路102的输出信号(输出晶体管106的栅极电压)变高，输出晶体管106会截止，输出电压Vout变低。这样，以输出电压Vout成为固定的方式进行控制。另外，如果输出电压Vout比既定电压低，则进行与上述相反的动作，输出电压Vout变高。这样，第一实施方式的电压调节器以输出电压Vout成为固定的方式进行控制。

在此，第一实施方式的电压调节器在由具有相位补偿电路160的以下的式(1)和(2)表示的频率产生极点(pole)。

$\mathrm{fp}1=\frac{1}{2\mathrm{\π}\left\{R_{1}G{m}_{P106}{R}_{\mathrm{out}}\left(G{m}_{N114}{C}_{115}\right)\right\}}...\left(1\right)$

$\mathrm{fp}2=\frac{G{m}_{P106}\left(G{m}_{N114}{R}_{113}{C}_{115}\right)}{2\mathrm{\π}{C}_{\mathrm{out}}{C}_G}...\left(2\right)$

R1是差动放大电路102的输出阻抗的寄生电阻分量。Rout是连接至输出端子121的负载电阻。GmP106是PMOS晶体管106的跨导。GmN114是NMOS晶体管114的跨导。R113是电阻113的电阻值。C115是电容115的电容值。Cout是所连接的输出电容。CG是PMOS晶体管106的栅极电容值。

从式(1)和式(2)可知，第一极点和第二极点的位置能够用电阻113和电容115以及NMOS晶体管114的跨导来调节，能够以不依赖于输出电阻Rout和输出电容Cout的值而稳定地动作的方式进行调整。

由于差动放大电路102的输出端子连接至NMOS晶体管112的漏极和恒流电路104，因而向NMOS晶体管112流动的电流能够流自恒流电路104。而且，由于电流不从差动放大电路102的输出端子向NMOS晶体管112流动，因而差动放大电路102的输入级的晶体管不产生偏移。通过这样，从而由于偏移而导致的输出电压的偏差消失，能够正确地设定输出电压。

此外，恒流电路104、105也可以采用使用电流镜电路使电流流自别的恒流源的构成。

通过以上所述，能够降低差动放大电路102所产生的偏移而抑制输出电压的偏差。而且，能够不依赖于输出电阻和输出电容而稳定地动作。

图2是第二实施方式的电压调节器的电路图。第二实施方式的电压调节器的相位补偿电路260还具备电容201。电容201连接至NMOS晶体管112的漏极与输出端子121之间。

电容201能够使由于NMOS晶体管114的跨导产生的极点进一步移动至高频区域。所以，能够不依赖于输出电阻Rout和输出电容Cout的值，调整电压调节器的相位。

所以，第二实施方式的电压调节器具备电容201，由此，能够更稳定地动作。

图3是第三实施方式的电压调节器的电路图。第三实施方式的电压调节器的相位补偿电路360在恒流电路104与NMOS晶体管112的漏极之间追加NMOS晶体管111作为串联晶体管(cascode transistor)。恒流电路103和NMOS晶体管107是对NMOS晶体管111的栅极施加偏置电压的电路。

恒流电路103，一个端子连接至电源端子150，另一个端子连接至NMOS晶体管107的漏极。NMOS晶体管107，源极连接至接地端子100，栅极和漏极连接至NMOS晶体管111的栅极。NMOS晶体管111，源极连接至NMOS晶体管112的漏极和电容201的连接点，漏极连接至差动放大电路102的输出端子。

NMOS晶体管111作为串联晶体管而动作，能够降低在NMOS晶体管112产生的沟道长度调制的影响。此外，作为串联晶体管而动作的NMOS晶体管111也可以连接至NMOS晶体管114的漏极。

如以上所说明的，依据第一实施方式的电压调节器，能够降低差动放大电路102所产生的偏移而抑制输出电压的偏差。而且，依据第二实施方式的电压调节器，使由于NMOS晶体管114的跨导产生的极点移动至高频区域，由此，能够以更稳定地动作的方式调整相位。进而，依据第三实施方式的电压调节器，能够降低NMOS晶体管112所产生的沟道长度调制的影响。

此外，恒流源104和105也可以用连接有栅极和源极的Nch耗尽型晶体管如此设置。或者，也可以由Pch耗尽型晶体管构成。

另外，也可以不特别设置恒流电路103和NMOS晶体管107作为偏置电路，而能够从其他电路供给偏置电压。在这种情况下，将作为串联晶体管的NMOS晶体管111设计成适当的尺寸即可。

Claims (4)

1.一种电压调节器，具备：

单级构成的差动放大电路，放大基准电压与将输出晶体管所输出的电压进行分压的分压电压的差并输出，控制所述输出晶体管的栅极；以及

相位补偿电路，

其特征在于，所述相位补偿电路，具备：

第一恒流电路，连接至所述差动放大电路的输出端子；

第一晶体管，其漏极连接至所述差动放大电路的输出端子；

第二晶体管，其漏极连接至所述第一晶体管的栅极，其栅极经由电阻连接至所述第一晶体管的栅极；

第二恒流电路，连接至所述第二晶体管的漏极；以及

第一电容，连接至所述第二晶体管的栅极与所述输出晶体管的漏极之间，

向所述第一晶体管流动的电流是流自所述第一恒流电路的电流。

2.如权利要求1所述的电压调节器，其特征在于，

所述相位补偿电路具备连接至所述第一晶体管的漏极与所述输出晶体管的漏极之间的第二电容。

3.如权利要求1所述的电压调节器，其特征在于，

所述相位补偿电路在所述第一晶体管或所述第二晶体管的漏极具备串联晶体管。

4.如权利要求2所述的电压调节器，其特征在于，

所述相位补偿电路在所述第一晶体管或所述第二晶体管的漏极具备串联晶体管。