CN106843347B - 具有输出补偿的半导体装置 - Google Patents

具有输出补偿的半导体装置 Download PDF

Info

Publication number
CN106843347B
CN106843347B CN201610085861.3A CN201610085861A CN106843347B CN 106843347 B CN106843347 B CN 106843347B CN 201610085861 A CN201610085861 A CN 201610085861A CN 106843347 B CN106843347 B CN 106843347B
Authority
CN
China
Prior art keywords
transistor
coupled
compensation
circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610085861.3A
Other languages
English (en)
Other versions
CN106843347A (zh
Inventor
杨宜山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN106843347A publication Critical patent/CN106843347A/zh
Application granted granted Critical
Publication of CN106843347B publication Critical patent/CN106843347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Abstract

本发明公开了一种具有输出补偿的半导体装置，该半导体装置包括放大器、通过晶体管、补偿电路与偏压产生电路。放大器具有输出端。通过晶体管具有栅极与输出端，栅极耦接至放大器的输出端，通过晶体管的输出端耦接至负载。补偿电路耦接于放大器的输出端与通过晶体管的输出端之间。补偿电路的阻抗可变。偏压产生电路耦接于通过晶体管的输出端与补偿电路之间。

Description

具有输出补偿的半导体装置
技术领域
本发明是有关于一种具有输出补偿的半导体装置，且特别是有关于一种在广电流负载范围上具有稳定性的半导体装置。
背景技术
半导体装置的电子放大器可广泛应用于稳压。例如，低压降稳压器(Low DropoutRegulator，LDO)，其包括误差放大器，可应用于系统单芯片(system-on-chip(SOC))或存储器系统的功率管理。后续具有电子放大器的装置或电路也可称为放大器电路。
放大器电路的特性之一是“极点(pole)”，其可由放大器电路的转移函数而得。某些放大器电路，例如LDO或单增益缓冲器，具有至少一极点，例如是放大器电路的输出级的极点。为达稳定操作，必须补偿输出极点。输出极点的位置，亦即频率，有关于放大器电路的负载电流。通常，放大器电路的负载电流可能因为负载变化而在大范围内变动，因此，当负载变化时，输出极点可能会产生偏移。因此，对某一负载所做出的输出极点补偿可能在另一负载下不会产生作用。
发明内容
本发明实施例提供一种半导体装置，包括放大器、通过晶体管、补偿电路与偏压产生电路。放大器具有输出端。通过晶体管具有栅极与输出端，栅极耦接至放大器的输出端，通过晶体管的输出端耦接至负载。补偿电路耦接于放大器的输出端与通过晶体管的输出端之间。补偿电路的阻抗可变。偏压产生电路耦接于通过晶体管的输出端与补偿电路之间。
根据本发明另一实施例提出一种半导体装置，包括：一放大器、一通过晶体管、一补偿晶体管、一电流感应电路与一偏压产生电路。该通过晶体管的一栅极耦接至该放大器的一放大输出端，该通过晶体管的一源极或一漏极耦接至该半导体装置的一装置输出端。补偿晶体管耦接于该放大输出端与该装置输出端之间。电流感应电路耦合至该通过晶体管的该栅极，且感应该半导体装置的一负载电流。偏压产生电路耦接于该补偿晶体管的一栅极与一源极之间，该偏压产生电路产生一补偿控制信号以根据所感应的该负载电流而调整该补偿晶体管的一阻抗。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下：
附图说明
图1绘示依照本发明一实施例的半导体装置的电路图。
图2绘示依照本发明一实施例的半导体装置的波德图(Bode plot)。
图3至图13绘示依照本发明其他实施例的半导体装置的电路图。
【符号说明】
100：半导体装置 102：稳压电路
104：补偿电路 106：补偿控制电路
108：误差放大器 110：通过晶体管
112：分压电路 112-1：第一电阻
112-2：第二电阻 114：电源
116：接地 118：输出端
120：补偿电容 122：补偿晶体管
124：电流感应电路 126：电流缩放电路
126-1、126-2：NMOS晶体管
128：偏压产生电路
VREF：参考电压 VFB：反馈电压
Vbias：补偿偏压 VOUT：输出电压
ILOAD：负载电流
p1、p2、p3：极点
z：零点
200：半导体装置 204：补偿电路
206：补偿控制电路 222：补偿晶体管
228：偏压产生电路
300：半导体装置 302：单增益缓冲器
312：电流偏压源 318：输出端
400：半导体装置 500：半导体装置
502：单增益缓冲器 506：补偿控制电路
510：通过晶体管 524：电流感应电路
600：半导体装置 606：补偿控制电路
626：电流缩放电路
626-1、626-2：PMOS晶体管
700、800、900、1000、1100、1200：半导体装置
704：补偿电路 730：并联阻抗装置
804：补偿电路 830：串联阻抗装置
904：补偿电路 1004：补偿电路
1104：补偿电路 1204：补偿电路
具体实施方式
本说明书的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。本发明的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本技术领域具有通常知识者可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。
本发明实施例包括具有输出补偿的半导体装置。
底下，本发明实施例将参考附图而描述。在可能的情况下，相同参考符号代表相同或相似元件。
图1绘示依照本发明一实施例的半导体装置100的电路图。如图1所示，半导体装置100包括低压降稳压器(Low Dropout Regulator，LDO)。在图1中，半导体装置100包括稳压电路102、补偿电路104与补偿控制电路106。
稳压电路102包括误差放大器108、通过晶体管110与分压电路112，分压电路112包括第一电阻112-1与第二电阻112-2。通过晶体管110与分压电路112串联，且耦合于电源114与接地116之间。如图1所示，误差放大器108的负输入端耦合至参考电压VREF，而误差放大器108的正输入端耦合至第一电阻112-1与第二电阻112-2的中间点，以接收反馈电压VFB，而误差放大器108的放大输出端则耦合至通过晶体管110的栅极。图1中，通过晶体管110是p通道金属半导体(PMOS)晶体管。在一些实施例中，通过晶体管110可为不同类型的晶体管，例如n通道金属半导体(NMOS)晶体管。通过晶体管110的源极耦合至电源114，而其漏极则耦合至第二电阻112-2。在本发明中，晶体管的源极与漏极也可称为该晶体管的输出端。在通过晶体管110的漏极与第二电阻112-2之间的耦合点上的输出电压VOUT由稳压电路102的输出端118来输出。此输出端118也称为LDO输出端。
补偿电路104耦合于误差放大器108的放大输出端与LDO输出端118之间，且包括补偿电容120与补偿晶体管122。在图l中，补偿晶体管122是PMOS电体。补偿晶体管122的阻抗或电阻值可由控制施加至补偿晶体管122的栅极电压而调整，使得补偿晶体管122可当成阻抗可变装置或电阻可变装置。在一些实施例中，补偿晶体管122可为其他类型晶体管，如NMOS晶体管。补偿电路104用以在频率上加零点，以相同于稳压电路102的输出极点的频率，而抵消输出极点。图2绘示依照抵消输出极点的波德图(Bode plot)。波德图包括在上半部的波德增益图，与下半部的波德相位图。
如图2所示，稳压电路102具有两个极点：输出极点p2，也称为非主要极点，与另一极点p1，也称为主要极点，其频率低于输出极点p2。由补偿电路104所导入的零点z的频率约同于稳压电路102的输出极点p2。因此，输出极点p2可被抵消，而波德增益图的斜率在输出极点p2的频率处不会有突然变化。实际上，由补偿电路104所导入的零点z不同重叠于输出极点p2，亦即，零点z的频率不会完全相同于输出极点p2的频率。然而，零点z极相当接近于输出极点p2，只要经由补偿电路104补偿之后，稳压电路102的操作能稳定即可。
甚至，如图2所示，除了零点z之外，补偿电路104也导入第三极点p3于稳压电路102的波德图。在本发明实施例中，补偿电路104使得第三极点p3靠近于单增益频率(在此频率处，增益为1或0dB，如图2所示)。在此条件下，如图2的下半部所示，稳压电路102的相位裕度(phase margin)大于0，因此，稳压电路102可稳定操作。根据本发明，零点z与极点p2之间的间距可使得稳压电路102的相位裕度大于0，以得到稳定操作。
如上述，补偿晶体管122当成补偿电路104的可变电阻，改变施加至补偿晶体管122的栅极偏压即可控制补偿晶体管122的阻抗。此偏压也可称为补偿偏压或补偿控制信号，标示为Vbias。如图1所示，补偿控制电路106耦合至补偿晶体管122的栅极，且用以提供补偿偏压Vbias给补偿晶体管122。
如图1，补偿控制电路106包括电流感应电路124、电流缩放电路126与偏压产生电路128。偏压产生电路128也称为补偿控制信号产生电路。在图1中，电流感应电路124包括PMOS晶体管，耦合于电源114与电流缩放电路126之间。电流缩放电路126耦合至接地116，且包括电流镜，此电流镜包括第一NMOS晶体管126-1与第二NMOS晶体管126-2。偏压产生电路128包括PMOS晶体管，耦合于LDO输出端118与电流缩放电路126之间，且耦合于LDO输出端118与补偿电路104之间。流经通过晶体管110的电流包括两部份ILOAD与Ir。ILOAD是输出负载电流，流经半导体100的负载；Ir则流至分压电路112的第一电阻112-1。在本发明中，Ir＝VFB/R112-1＝VREF/R112-1，其中，R112-1代表第一电阻112-1的电阻。
在本发明实施例中，电流感应电路124响应于负载电流ILOAD的变化而产生感应电流Isense，流经电流感应电路124。感应电流Isense由电流缩放电路126所镜射，并输入至偏压产生电路128。偏压产生电路128根据感应电流Isense(因而也根据负载电流ILOAD)来产生补偿偏压Vbias，并将补偿偏压Vbias输入至补偿晶体管122的栅极。特别是，偏压产生电路128耦合于补偿晶体管122的漏极或源极，与补偿晶体管122的栅极之间。在图1中，偏压产生电路128包括晶体管，且为二极管连接方式，亦即，偏压产生电路128的该晶体管的漏极与栅极彼此耦合。因此，当负载电流ILOAD变化时，偏压产生电路128的输出，亦即补偿偏压Vbias，也变化。因此，由补偿电路104所产生的零点可追踪稳压电路102的输出级的输出极点，亦即，零点与极点的频率相同或相近，使得稳压电路102的相位裕度大于0。
特别是，补偿偏压Vbias可表示如下：Vbias＝VOUT-Vgs＝VOUT-Vtp-Vov，其中，Vgs、Vtp与Vov是偏压产生电路128的PMOS晶体管的源极-栅极电压，临界电压与过驱动电压。过驱动电压Vov取决于感应电流Isense。当负载电流ILOAD增加时，稳压电路102的输出极点的频率也增加。然而，当负载电流ILOAD增加时，感应电流Isense与偏压产生电路128的PMOS晶体管的过驱动电压Vov也增加。因此，补偿偏压Vbias减少。因此，补偿晶体管122的阻抗减少，将零点推至较高频率，以追踪输出极点。
在图1中，偏压产生电路128耦合于LDO输出端118与补偿电路104之间。例如，如图1，偏压产生电路128直接耦合于LDO输出端118与补偿电路104之间，没有其他元件(除了导线之间)介于偏压产生电路128与LDO输出端118之间，也没有其他元件(除了导线之间)介于偏压产生电路128与补偿电路104之间。特别是，偏压产生电路128的PMOS晶体管的源极直接耦合至LDO输出端118，而偏压产生电路128的PMOS晶体管的漏极与栅极则直接耦合至补偿电路104的补偿晶体管122的栅极。藉由此架构，补偿偏压Vbias可由稳压电路102的输出直接产生。因此，补偿偏压Vbias不被其他因子(例如电源114的电压变动)影响，故可较为稳定。
本发明实施例中，通过晶体管110，在图1为MOSFET，输出电流给负载。另一方面，电流感应电路124，在图1也为MOSFET，感应负载电流ILOAD来产生感应电流Isense，亦即，电流感应电路124不输出电流给负载。因而，电流感应电路124的晶体管尺寸可小于通过晶体管110的尺寸。
图3显示根据本发明另一实施例的半导体装置200。半导体装置200包括稳压电路102、补偿电路204与补偿控制电路206。图3的补偿电路204相似于图1的补偿电路104，除了补偿电路204以NMOS晶体管来当成补偿晶体管222。补偿控制电路206包括NMOS晶体管(而非PMOS晶体管)来当成偏压产生电路228，且不包括电流缩放电路。亦即，在补偿控制电路206中，电流感应电路124直接耦合至偏压产生电路228。因此，由电流感应电路124所感应的电流直接输入至偏压产生电路228，而不被镜射。相似于半导体装置100，半导体装置200的偏压产生电路228直接耦合于LDO输出端118与002204之间，如图3所示。
本发明实施例的补偿电路与补偿控制电路不只可用于补偿稳压器，也可用于补偿具有放大器的装置。图4显示根据本发明其他实施例的半导体装置300。半导体装置300相似于半导体装置100，除了半导体装置300包括单增益缓冲器302，而没有稳压器102。如图4所示，单增益缓冲器302的架构相似于稳压器102，且包括电流偏压源312，而没有分压电路112。单增益缓冲器302的输出端318耦合至误差放大器108的正输入端。输出端318也称为缓冲输出端。相似于半导体装置100，半导体装置300的偏压产生电路128直接耦合于缓冲器输出端318与补偿电路104之间。
图5显示根据本发明其他实施例的半导体装置400。半导体装置400相似于半导体装置300，但，如同半导体装置200，半导体装置400包括补偿电路204与补偿控制电路206，而非补偿电路104与补偿控制电路106。在半导体装置400中，偏压产生电路228也直接耦合于缓冲器输出端318与补偿电路204之间。
图6显示根据本发明其他实施例的半导体装置500。半导体装置500包括单增益缓冲器502、补偿电路104与补偿控制电路506。如图6，单增益缓冲器502包括当成通过晶体管510的NMOS晶体管，而非如单增益缓冲器302般包括PMOS晶体管。在单增益缓冲器502中，误差放大器108的正输入端耦合至参考电压VREF，而误差放大器108的负输入端耦合至缓冲器输出端318。
如图6所示，补偿控制电路506包括电流感应电路524与偏压产生电路128。电流感应电路524感应负载电流ILOAD来产生感应电流Isense，且其包括NMOS晶体管。偏压产生电路128根据感应电流Isense来产生补偿偏压Vbias。在图6中，电流感应电路524与偏压产生电路128彼此直接耦合，且在其间没有电感缩放电路。甚至，偏压产生电路128直接耦合于缓冲器输出端318与补偿电路104之间。
图7显示根据本发明其他实施例的半导体装置600。半导体装置600是半导体装置300的镜射。亦即，半导体装置300中的所有PMOS晶体管被取代为半导体装置600中的NMOS晶体管。因此，半导体装置300中的所有NMOS晶体管被取代为半导体装置600中的PMOS晶体管。特别是，半导体装置600包括单增益缓冲器502、补偿电路204与补偿控制电路606。单增益缓冲器502与补偿电路204如上所述，其细节在此省略。
补偿控制电路606包括：具有NMOS晶体管的电流感应电路524、具有NMOS晶体管的偏压产生电路228，以及电流缩放电路626。电流缩放电路626包括电流镜，具有第一PMOS晶体管626-1与第二PMOS晶体管626-2。在半导体装置600中，偏压产生电路228也直接耦合于缓冲器输出端318与补偿电路204之间。
图8-图11显示根据本发明其他实施例的半导体装置700、800、900与1000。半导体装置700、800、900与1000相似于半导体装置100，除了各半导体装置700、800、900与1000中的补偿电路更包括一或多个阻抗装置。本发明中的阻抗装置可以是电阻，电容，电感或这些的电性耦合组合。一或多个阻抗装置加入至半导体装置700、800、900与1000，以改变零点的位置。
特别是，如图8所示，半导体装置700包括补偿电路704，其具有并联阻抗装置730，并联于补偿晶体管122。当输出端118为浮接时，亦即，当输出端118未连接至负载时，补偿晶体管122被失能，亦即关闭。在此情况下，并联阻抗装置730，例如电阻，仍可提供路径给补偿电容120。
如图9所示，半导体装置800包括补偿电路804，其具有串联阻抗装置830，串联于补偿晶体管122。如图10所示，半导体装置900包括补偿电路904，其具有并联阻抗装置730与串联阻抗装置830。在半导体装置900中，串联阻抗装置830串联于补偿晶体管122，而并联阻抗装置730并联于补偿晶体管122与串联阻抗装置830。如图11所示，半导体装置1000包括补偿电路1004，其具有并联阻抗装置730与串联阻抗装置830。在半导体装置1000中，并联阻抗装置730并联于补偿晶体管122，而串联阻抗装置830串联于补偿晶体管122与并联阻抗装置730。根据本发明，各阻抗装置730与830可为电阻，电容，电感或其电性耦合组合。
图12与图13显示根据本发明其他实施例的半导体装置1100与1200。如图12所示，半导体装置1100相似于半导体装置200，除了半导体装置1100包括补偿电路1104，其相似于半导体装置700的补偿电路704，其具有并联阻抗装置730，耦合于补偿晶体管222的源极与漏极之间，亦即并联于补偿晶体管222。相似地，如图13所示，半导体装置1200相似于半导体装置200，除了半导体装置1200包括补偿电路1204，其相似于半导体装置900的补偿电路904，其具有并联阻抗装置730与串联阻抗装置830。在半导体装置1200中，串联阻抗装置830串联于补偿晶体管222，而并联阻抗装置730并联于补偿晶体管222与串联阻抗装置830。
在上述实施例中，负载变化的侦测乃通过侦测负载电流的变化。补偿电路的阻抗值，例如，补偿电路104、204、704、804、904、1004、1104或1204，可根据电流感应电路(例如电流感应电路124或524)所感应的负载电流变化而被调整。在某些实施例中，负载变化可由乃通过侦测负载电压的变化，亦即使用电压感应电路来感应负载电压的变化。在此情况下，补偿电路的阻抗值可利用分压电路根据负载电压的变化而被调整。
根据本发明，如上述，偏压产生电路，例如偏压产生电路128或228，耦合于补偿晶体管(例如补偿晶体管122或222)的栅极与源极之间，产生补偿控制信号以根据所感应的负载电流而调整补偿晶体管的阻抗。因此，横跨补偿晶体管的栅极与源极间的电压可由偏压产生电路直接控制，而不会使其他干扰(例如电源变化)所影响。
综上所述，虽然本发明已以实施例发明如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (9)

1.一种半导体装置，包括：
一放大器，具有一输出端；
一通过晶体管，具有一栅极与一输出端，该栅极耦接至该放大器的该输出端，该通过晶体管的该输出端耦接至一负载；
一补偿电路，耦接于该放大器的该输出端与该通过晶体管的该输出端之间，该补偿电路的阻抗可变；以及
一偏压产生电路，耦接于该通过晶体管的该输出端与该补偿电路之间；
其中，该补偿电路包括一可变阻抗装置，该可变阻抗装置包括一可变电阻，该可变电阻包括一补偿晶体管；
该偏压产生电路包括为二极管连接架构的一信号产生晶体管，该信号产生晶体管的一栅极与一源极或一漏极之一被耦合至该补偿晶体管的栅极，且该信号产生晶体管的源极或漏极的另一耦合至该补偿晶体管的源极；
该偏压产生电路耦接于该补偿晶体管的栅极与源极之间，产生补偿控制信号以根据所感应的负载电流而调整该补偿晶体管的阻抗。
2.根据权利要求1所述的半导体装置，其中该补偿电路还包括：
一电容，串联于该可变阻抗装置，且该偏压产生电路产生一偏压以调整该可变阻抗装置的一阻抗。
3.根据权利要求1所述的半导体装置，其中该补偿晶体管的一栅极耦合至该偏压产生电路，以接收该偏压。
4.根据权利要求1所述的半导体装置，其中
该信号产生晶体管的源极或漏极的另一耦合至该通过晶体管的该输出端。
5.根据权利要求1所述的半导体装置，更包括：
一电流感应电路，耦合至该通过晶体管的该栅极，且感应该负载的一负载电流。
6.根据权利要求5所述的半导体装置，其中该电流感应电路包括一感应晶体管，该感应晶体管的一栅极耦合至该通过晶体管的该栅极。
7.根据权利要求1所述的半导体装置，其中，该通过晶体管的该输出端耦合至该放大器的一输入端。
8.一种半导体装置，包括：
一放大器；
一通过晶体管，该通过晶体管的一栅极耦接至该放大器的一放大输出端，该通过晶体管的一源极或一漏极耦接至该半导体装置的一装置输出端；
一补偿晶体管，耦接于该放大输出端与该装置输出端之间；
一电流感应电路，耦合至该通过晶体管的该栅极，且感应该半导体装置的一负载电流；以及
一偏压产生电路，耦接于该补偿晶体管的一栅极与一源极之间，该偏压产生电路产生一补偿控制信号以根据所感应的该负载电流而调整该补偿晶体管的一阻抗；
其中，该偏压产生电路包括为二极管连接架构的一偏压产生晶体管，该偏压产生晶体管的一栅极与一源极或一漏极之一被耦合至该补偿晶体管的该栅极，且该偏压产生晶体管的该源极或该漏极的另一耦合至该补偿晶体管的该源极。
9.根据权利要求8所述的半导体装置，其中，该补偿晶体管的该源极耦合至该装置输出端，且该补偿晶体管的一漏极耦合至该放大输出端。
CN201610085861.3A 2015-12-07 2016-02-15 具有输出补偿的半导体装置 Active CN106843347B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/960,657 US10133287B2 (en) 2015-12-07 2015-12-07 Semiconductor device having output compensation
US14/960,657 2015-12-07

Publications (2)

Publication Number Publication Date
CN106843347A CN106843347A (zh) 2017-06-13
CN106843347B true CN106843347B (zh) 2018-09-21

Family

ID=58798981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610085861.3A Active CN106843347B (zh) 2015-12-07 2016-02-15 具有输出补偿的半导体装置

Country Status (3)

Country Link
US (1) US10133287B2 (zh)
CN (1) CN106843347B (zh)
TW (1) TWI621934B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9998075B1 (en) 2017-01-25 2018-06-12 Psemi Corporation LDO with fast recovery from saturation
US9915963B1 (en) * 2017-07-05 2018-03-13 Psemi Corporation Methods for adaptive compensation of linear voltage regulators
CN112166547B (zh) 2018-01-05 2021-11-16 阿特拉佐有限公司 功率管理系统
US10614184B2 (en) 2018-01-08 2020-04-07 Atlazo, Inc. Semiconductor process and performance sensor
US10635130B2 (en) 2018-02-01 2020-04-28 Atlazo, Inc. Process, voltage and temperature tolerant clock generator
US10571945B2 (en) * 2018-02-21 2020-02-25 Atlazo, Inc. Low power regulator circuits, systems and methods regarding the same
US10700604B2 (en) 2018-03-07 2020-06-30 Atlazo, Inc. High performance switch devices and methods for operating the same
JP2019193139A (ja) * 2018-04-26 2019-10-31 ソニーセミコンダクタソリューションズ株式会社 制限回路および電子装置
TWI695386B (zh) * 2018-07-17 2020-06-01 旺宏電子股份有限公司 半導體電路及其操作方法
CN109240405B (zh) * 2018-11-22 2020-11-03 北京昂瑞微电子技术有限公司 一种自适应ldo电路
CN112684844B (zh) * 2019-10-18 2022-08-16 圣邦微电子（北京）股份有限公司 一种低压差线性稳压器
US11720129B2 (en) * 2020-04-27 2023-08-08 Realtek Semiconductor Corp. Voltage regulation system resistant to load changes and method thereof
US11561563B2 (en) 2020-12-11 2023-01-24 Skyworks Solutions, Inc. Supply-glitch-tolerant regulator
US11817854B2 (en) 2020-12-14 2023-11-14 Skyworks Solutions, Inc. Generation of positive and negative switch gate control voltages
US11556144B2 (en) * 2020-12-16 2023-01-17 Skyworks Solutions, Inc. High-speed low-impedance boosting low-dropout regulator
US11502683B2 (en) 2021-04-14 2022-11-15 Skyworks Solutions, Inc. Calibration of driver output current
US11726514B2 (en) 2021-04-27 2023-08-15 Stmicroelectronics International N.V. Active compensation circuit for a semiconductor regulator
CN114253340B (zh) * 2021-12-20 2023-05-02 深圳飞骧科技股份有限公司 一种零点动态调整的频率补偿线性稳压电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0862102A1 (en) * 1997-02-28 1998-09-02 STMicroelectronics, Inc. Load pole stabilized voltage regulator
JP2005327256A (ja) * 2004-04-15 2005-11-24 Ricoh Co Ltd 定電圧回路
US8169203B1 (en) * 2010-11-19 2012-05-01 Nxp B.V. Low dropout regulator
CN103105883A (zh) * 2011-11-11 2013-05-15 中国科学院微电子研究所 具有负载检测电路及动态零点补偿电路的线性稳压器
JP2015191345A (ja) * 2014-03-27 2015-11-02 セイコーインスツル株式会社 ボルテージレギュレータ及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556083B2 (en) * 2000-12-15 2003-04-29 Semiconductor Components Industries Llc Method and apparatus for maintaining stability in a circuit under variable load conditions
US7173402B2 (en) * 2004-02-25 2007-02-06 O2 Micro, Inc. Low dropout voltage regulator
US7091710B2 (en) * 2004-05-03 2006-08-15 System General Corp. Low dropout voltage regulator providing adaptive compensation
US7589507B2 (en) * 2005-12-30 2009-09-15 St-Ericsson Sa Low dropout regulator with stability compensation
CN101105696B (zh) * 2007-08-08 2010-08-18 中国航天时代电子公司第七七一研究所 一种用于线性稳压器的电压缓冲电路
IT1392263B1 (it) * 2008-12-15 2012-02-22 St Microelectronics Des & Appl Regolatore lineare di tipo low-dropout e corrispondente procedimento
JP5594980B2 (ja) * 2009-04-03 2014-09-24 ピーエスフォー ルクスコ エスエイアールエル 非反転増幅回路及び半導体集積回路と非反転増幅回路の位相補償方法
CN101847028B (zh) * 2010-04-14 2012-03-28 广州市广晟微电子有限公司 一种超低功耗的动态补偿电路及应用该电路的线性调节器
US8872492B2 (en) * 2010-04-29 2014-10-28 Qualcomm Incorporated On-chip low voltage capacitor-less low dropout regulator with Q-control
US8482266B2 (en) * 2011-01-25 2013-07-09 Freescale Semiconductor, Inc. Voltage regulation circuitry and related operating methods
CN102707756B (zh) * 2012-05-30 2016-08-31 西安航天民芯科技有限公司 一种采用动态esr补偿电阻的宽负载线性调整器
CN102707754B (zh) * 2012-05-30 2014-08-13 昆山锐芯微电子有限公司 低压差线性稳压电路
US9229464B2 (en) * 2013-07-31 2016-01-05 Em Microelectronic-Marin S.A. Low drop-out voltage regulator
CN204314766U (zh) * 2014-12-26 2015-05-06 上海贝岭股份有限公司 带有补偿电路的低压差稳压器
CN104699161B (zh) * 2015-03-27 2017-06-06 西安紫光国芯半导体有限公司 一种根据负载频率和输出电压动态调整偏置电流的稳压器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0862102A1 (en) * 1997-02-28 1998-09-02 STMicroelectronics, Inc. Load pole stabilized voltage regulator
JP2005327256A (ja) * 2004-04-15 2005-11-24 Ricoh Co Ltd 定電圧回路
US8169203B1 (en) * 2010-11-19 2012-05-01 Nxp B.V. Low dropout regulator
CN103105883A (zh) * 2011-11-11 2013-05-15 中国科学院微电子研究所 具有负载检测电路及动态零点补偿电路的线性稳压器
JP2015191345A (ja) * 2014-03-27 2015-11-02 セイコーインスツル株式会社 ボルテージレギュレータ及びその製造方法

Also Published As

Publication number Publication date
TW201730706A (zh) 2017-09-01
CN106843347A (zh) 2017-06-13
US20170160757A1 (en) 2017-06-08
TWI621934B (zh) 2018-04-21
US10133287B2 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
CN106843347B (zh) 具有输出补偿的半导体装置
CN206258757U (zh) 电压调节器
CN106557106B (zh) 用于调节器电路的补偿网络
CN106610684B (zh) 低压差稳压器及其负载电流跟踪补偿方法
CN102033561B (zh) 电源电路
CN102566639B (zh) 电压调节器
CN102915060A (zh) 低压差线性稳压器
CN104699153B (zh) 低压差线性稳压器
CN106502302B (zh) 一种低压差线性稳压器
US9146570B2 (en) Load current compesating output buffer feedback, pass, and sense circuits
CN107526385B (zh) 线性电压调节器
CN104950975A (zh) 一种低压差线性稳压器
CN102141816A (zh) 一种外接mos的电流模式电流感应部分电路及其方法
US11016519B2 (en) Process compensated gain boosting voltage regulator
KR20090127811A (ko) 전압 조정기
CN111324165A (zh) 偏置电流的补偿方法和补偿电路、线性稳压电路
US11085954B2 (en) Control circuit, bias circuit, and control method
CN106647915B (zh) 一种采用数字电路补偿电容的低压差线性稳压器
CN102591400A (zh) 低压差线性稳压器和提高ldo的电源抑制能力的方法
CN110808720B (zh) 一种抗饱和的射频功率放大器
CN212278125U (zh) 电源控制装置和开关电源系统
CN110808718B (zh) 一种高稳定性的射频功率放大器
CN106598124B (zh) 具有经调节偏压电流放大器的稳压器
US9231525B2 (en) Compensating a two stage amplifier
KR20130024556A (ko) 전력 증폭 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant