CN107526385B - 线性电压调节器 - Google Patents

线性电压调节器 Download PDF

Info

Publication number
CN107526385B
CN107526385B CN201710469997.9A CN201710469997A CN107526385B CN 107526385 B CN107526385 B CN 107526385B CN 201710469997 A CN201710469997 A CN 201710469997A CN 107526385 B CN107526385 B CN 107526385B
Authority
CN
China
Prior art keywords
voltage
semiconductor devices
output
regulator
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710469997.9A
Other languages
English (en)
Other versions
CN107526385A (zh
Inventor
M·弗莱巴尼
G·比森
M·皮塞利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107526385A publication Critical patent/CN107526385A/zh
Application granted granted Critical
Publication of CN107526385B publication Critical patent/CN107526385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

公开了一种线性电压调节器。一种电路，包括：串联电压调节器，其包括串联耦合在电源电压与电压输出之间的第一半导体器件，串联电压调节器可操作为从电源电压接收电压电平并且在电压输出处提供已调节电压电平；以及并联电压调节器，其包括耦合到电压输出的第二半导体器件，并联电压调节器可操作为检测在电压输出处提供的电压电平的变化，并且通过半导体器件从电压输出吸收电流和/或向电压输出提供电流，吸收和/或提供的电流量足以抵消电压输出处的电压电平的变化。

Description

线性电压调节器
技术领域
本公开涉及线性电压调节器。
背景技术
在电子设备和电力管理系统中，电压调节是衡量设备或电路(通常称为电压调节器)在变化的操作和负载条件范围内维持恒定或接近恒定的电压输出的能力的量度。对于较小的电子设备，特别是电池供电的设备，诸如蜂窝电话和膝上型计算机，适当的电压调节对于确保设备的正常操作至关重要。另外，由于电池寿命以及电池充电之间的操作时间在这些便携式设备中很重要，因此用于提供电压调节的电路的功耗也是重要的设计考虑因素。
发明内容
对于有效的电力管理集成电路(IC)有很大的兴趣。这些电力管理系统中的一个重要组成块是低压降(LDO)线性调节器，其通常遵循DC-DC开关转换器。线性电压调节器、特别是LDO线性调节器用于调节电源波纹，以针对通常由这些电力管理系统供电的噪声敏感的模拟/RF块提供干净的电压源。如本文中所认识到的，需要一种稳定的LDO线性调节器，其在宽的负载条件范围内工作，同时实现高电源抑制(PSR)或高电源抑制比(PSRR)以及低下降电压和高效率。本公开中描述的示例性实现和技术解决了效率问题和输出电压的精确校正二者。在各种示例中，本文中描述的线性电压调节器将串联调节器与并联调节器组合，以提供具有高电源抑制(PSR)的电压调节、以及低下降电压和高效率。
在一个示例中，本公开涉及一种电路，其包括：串联电压调节器，其包括串联耦合在电源电压与电压输出之间的第一半导体器件，串联调节器可操作为从电源电压接收电压电平并且在电压输出处提供已调节电压电平；以及并联电压调节器，其包括耦合到电压输出的第二半导体器件，并联电压调节器可操作为检测在电压输出处提供的电压电平的变化，并且通过半导体器件从电压输出吸收电流，所吸收的电流量足以抵消电压输出处的电压电平的变化。
在另一示例中，本公开涉及一种方法，其包括：在串联电压调节器的输入处接收电源电压；调节跨半导体器件的电压降以在串联电压调节器的电压输出处提供已调节电压输出；接收已调节电压输出的电压变化的指示；以及响应于已调节电压输出的变化，以抵消电压输出处的电压变化的量来通过并联电压调节器从电压输出吸收电流。
在另一示例中，本公开涉及一种电路，其包括：串联电压调节器，其包括串联耦合在电源电压与电压输出之间的第一半导体器件，串联电压调节器可操作为从电源电压接收电压电平并且在电压输出处提供已调节电压电平；以及并联调节器，其包括耦合到电压输出的第二半导体器件和耦合到电压输出的第三半导体器件，其中并联调节器可操作为检测在电压输出处提供的电压电平的降低，并且响应于电压电平的降低，通过第二半导体器件向电压输出提供第一电流量，第一电流量足以抵消电压输出处的电压电平的降低，以及其中并联调节器可操作为检测在电压输出处提供的电压电平的增加，并且响应于电压电平的增加，通过第三半导体器件从电压输出吸收第二电流量，第二电流量足以抵消电压输出处的电压电平的增加。
一个或多个示例的细节在附图和下面的说明中阐述。其他特征、目的和优点将从说明书和附图以及权利要求书中变得显而易见。
附图说明
图1是示出根据本公开的一个或多个方面的示例电气系统的框图。
图2是示出根据本公开的一个或多个方面的电压调节器的示意图。
图3是示出根据本公开的一个或多个方面的并联电压调节器中的放大器的传递函数的框图。
图4A是示出根据本公开的一个或多个方面的电压调节器的示意图。
图4B是示出根据本公开的一个或多个方面的电压调节器的示意图。
图4C是示出根据本公开的一个或多个方面的电压调节器的示意图。
图4D是示出根据本公开的一个或多个方面的电压调节器的示意图。
图5是示出根据本公开的一个或多个方面的电压调节器的示意图。
图6是示出根据本公开的一个或多个方面的示例方法的流程图。
本文中提供的附图和说明示出并描述了本公开的发明方法、装置和系统的各种示例。然而，本公开的方法、装置和系统不限于本文中示出和描述的具体示例，本领域普通技术人员能够理解的本公开的方法、装置和系统的其他示例和变体被认为在本申请的范围内。
具体实施方式
对于需要电压调节的电力管理系统，在高频率处保持干净的电源的同时对于系统的高效率的需求在很多领域变得越来越重要。当使用线性电压调节器来提供电压调节时，在保持良好的PSR或PSRR的同时提高线性调节器的效率的一个简单的过程是将线性调节器的传递元件中的电压降降低到最小值。然而，如本文中认识到的，该方法需要大功率级。此外，电子行业的趋势是向负载(诸如模拟和RF电路块)提供更大量的电流，这也意味着针对线性调节器使用越来越大的功率晶体管。
此外，线性电压调节器、特别是LDO线性电压调节器的效率可以使用以下公式来计算：
其中η是可以以百分比来表示的电压调节器的效率，Vout是从电压调节器提供的输出电压，Iout是作为输出从电压调节器提供的电流，Vin是提供给电压调节器的输入电压，Iquiescent是由电压调节器在调节电压输出的过程中消耗的电流。
提高功率晶体管性能的一个过程是将功率晶体管保持在三极管与饱和区(对于金属氧化物半导体(MOS)器件)之间的边界处。以这种方式，能够具有“高”PSR的优点，同时将效率保持在最大值。不幸的是，这种方法很快导致了“不合理”的功率大小。这一点的证据可以在三极管与饱和区之间的边界区域的区域MOS方程中找到。这一点可以用以下公式表示：
其中VDS是MOS的漏极源极电压(即功率MOS的压降)，
Vth是MOS的阈值电压，
Id是MOS的漏极电流，
μn是电子有效迁移率，
Cox是每单位面积的栅极氧化物电容，
W是MOS晶体管的栅极宽度，
L是MOS晶体管的栅极长度。
这实现了一个简单的验证，对于给定的技术，通过将传递元件两端的压降减少到压降的一半，该减少将导致元件的W/L比增加4倍(意味着在固定的L的情况下的4倍的面积，通常针对功率级为最小值L)，同时需要将电流加倍以使功率级面积加倍。
已经使用很多不同的方法来增加LDO线性电压调节器的PSR。示例包括：在LDO线性电压调节器的输出处使用简单的RC滤波器，级联两个调节器，级联另一晶体管与pMOS传递晶体管连同RC滤波，使用特殊技术(诸如漏极扩展FET器件)和/或电荷泵技术来对晶体管之一的栅极进行偏置。
然而，如本文中所认识到的，简单的RC滤波降低了LDO输入处的电压波纹，但由于电阻两端的高电压降这种技术增加了提供高电流的LDO调节器中的下降电压。使用nMOS或pMOS晶体管来与pMOS传递晶体管级联可以在宽频率范围内实现高电源抑制。然而，如本文中所认识到的，这些技术增加了所需的面积并且导致高下降电压。此外，电荷泵技术可能会增加复杂性并且导致更高的功耗，因为时钟以及用以去除时钟波纹的RC滤波是必要的。总之，这些技术背后的主要思想是在沿着大电流信号路径的输入和输出之间提供更多的隔离。因此，面积消耗和下降电压很大。
近来，已经提出了一种被称为前馈波纹消除的新的方法。这种方法需要考虑到MOS器件的输出阻抗，并且尝试用栅极源极电压的适当的开环调制来校正这种“泄漏”电流。如本文中所认识到的，这些技术的主要缺点是它们基于了解功率MOS器件的输出阻抗，而该值可能随着负载电流和工艺扩展而显著地变化。
因此，用于改善LDO调节器的PSR的所有这些技术依赖于高压降调节器，或者依赖于开环校正，其不能在负载变化和生产扩展上提供对PSR的良好控制。本公开中提供的示例实现和技术解决了效率问题和输出电压的精确校正二者。主要思想是将串联电压调节与并联电压调节相结合。
图1是示出根据本公开的一个或多个方面的示例电气系统100的框图。如图所示，电气系统100包括电源110，其具有耦合到电力管理系统120的输入的功率输出。电力管理系统120包括耦合到一个或多个负载140的输出。在各种示例中，电源110可操作为向电力管理系统120的输入提供电力。在一些示例中，电源110是可操作为在特定直流(DC)电压电平下提供电力的电池。在各种示例中，负载140需要来自电压源的具有与电源110提供的电压不同的电压电平的电力。为了产生电压电平的这种差异，电力管理系统120包括DC/DC开关转换器122，其可操作为接收由电源110提供的电压电平处的电力作为来自电源110的输入，并且将接收的电力转换成直流电力输出，其电压电平不同于(高于或低于)从电源110接收的电压电平。
由转换器122提供的输出电力图示为输出123。如输出123所示，转换器122提供包括输出电压电平的一些变化(噪声)的直流输出。存在于转换器122的输出处的这种噪声电平在直接从转换器122的输出被提供给这些负载的情况下可能对负载140的操作具有不利影响。例如，输出123中存在的噪声(如果作为电源电压被提供给作为负载140的示例的图1所示的模拟块142、射频块144或数字电路块146)可能导致这些块不能正常地操作，或者根本不能用于其预期目的。为了减少或消除该噪声，转换器122的输出耦合到LDO电压调节器124的输入。如图1所示，调节器124的输出理想地提供具有如输出130图示的输出的电力，其在输出中不存在噪声。在一些示例中，输出132示出了来自调节器124的实际输出的图形表示，其中来自调节器124的输出具有表示噪声的输出电压电平的一定程度的变化，但是噪声电平远低于存在于转换器122的输出处的噪声电平。由调节器124提供的输出电力耦合到负载140，并且向负载140提供这些负载所需的电压电平处的电源电压、且具有低于将导致这些负载不能正常工作的电平的噪声电平的电源电压。
图2是示出根据本公开的一个或多个方面的电压调节器200的示意图。如图所示，电压调节器200包括可操作为耦合到负载(例如但不限于说明性负载224)的串联调节器210和并联调节器230二者。如图2所示，串联调节器210耦合到电压输入(V_IN)202。在各种示例中，由电压输入202提供的电压是可操作为由串联调节器210和并联调节器230调节的电压，并且如图2所示地耦合以向负载224提供已调节电压。在各种示例中，电压调节器200是如图1所示的LDO调节器124，然而电压调节器200的示例不限于调节器124。在各种示例中，负载224表示如图1所示的任何负载140，然而可以包括负载224的负载的示例不限于负载140。
如图2所示，串联调节器210包括P型半导体器件(M1)220，其具有耦合到电压输入202的第一引线(输入)211、耦合到节点222的第二引线221、和栅极21。串联调节器210还包括放大器212，其具有耦合到节点222的非反相输入216、耦合到参考电压215的反相输入214、和耦合到半导体器件220的栅极213的输出218。串联调节器210的节点222耦合到输出节点250。在各种示例中，串联调节器210可操作为从电压输入202接收电源电压，并且通过半导体器件220提供电压输入的串联调节，以便向节点250提供已调节电压输出，如下面进一步描述。在各种示例中，半导体器件220被称为串联调节器210的“传递元件”。串联调节器210中包括的传递元件不限于包括P型半导体器件，并且可以包括可配置为作为用于低压降电压调节器的传递器件操作的任何类型的半导体器件。
电压调节器200还包括并联调节器230。并联调节器230包括半导体器件(M2)240，其具有耦合到节点231的第一引线242、耦合到参考电压252的第二引线244、和栅极238。在各种示例中，参考电压252可以被称为“接地”电压。然而，对“接地”或“接地”的电压电平的引用不限于任何特定的电压电平，也不限于具体地表示“地面”，而是应当被解释为指代被指定为被耦合到“接地”或“被接地”的点之间的公共电压电平。如图所示，节点231耦合到输出节点250。并联调节器230还包括电容器232，其具有耦合到节点231的第一端子和耦合到放大器236的输入234的第二端子。放大器236包括耦合到半导体器件240的栅极238的输出237。在各种示例中，并联调节器230可操作为从输出节点250向参考电压252吸收电流(IPARALLEL)246，以向从输出节点250通过负载224到参考电压252的电流路径提供旁路路径，并且因此向在输出节点250处被提供至负载224的电压提供附加电压调节，这将在下面进一步描述。
在各种示例中，电压调节器200包括说明性输出电容元件226，包括说明性电容器和说明性电容器的等效串联电阻。在各种示例中，输出电容元件226被提供作为输出节点250与参考电压252之间的电容耦合，以向在输出节点250处被提供的输出电压并且从而向负载224提供附加滤波和稳定性。
在操作中，由电压输入202提供的电压通过半导体器件220向节点222提供电流217(ISERIES)。由于放大器212的非反相输入216的输入阻抗非常高，通过半导体器件220的基本上整个电流217被提供给节点222和输出节点250。节点222处的电压作为反馈被提供给放大器212的非反相输入216。放大器212在反相输入214处从参考电压215接收参考电压，并且可操作为在输出218处提供输出电压，该输出电压在被提供给半导体器件220的栅极213时使得半导体器件220能够调节通过半导体器件220的电流217，从而提供跨半导体器件220的电压降，该电压降变化使得在节点222处提供的电压小于在输入211处提供的电压，并且包括已调节电压电平，其与在输入211处提供的电压相比包括较少的电压变化(例如，关于电压电平更好地调节)。在节点222处提供的电压耦合到输出节点250。在输出节点250处提供的电压被提供给负载224。因此，通过半导体器件220并且离开节点222的电流217被提供给输出节点250。因此，电流217的至少一部分被提供给负载224和电容元件226，其由在图2中被示出为从输出节点250流动通过负载224到参考电压252的电流(ILOAD)225来表示。有时，电流217的一部分也可以被引导到输出电容元件226。
此外，在输出节点250处提供的电压也被提供给并联调节器230的节点231，并且因此通过电容器232耦合到放大器236的输入234。基于到放大器236的该输入，放大器236可操作为在输出237处提供被提供给半导体器件240的栅极238的控制信号。提供给栅极238的控制信号控制半导体器件240调节从节点231通过半导体器件240到参考电压252的电流(IPARALLEL)246。有时，通过半导体器件240的电流246的调节包括不允许电流流过半导体器件240。在其他时间，通过半导体器件240的电流246的调节包括基于由放大器236向半导体器件240的栅极238提供的输出信号来控制允许流过半导体器件240的电流量。当半导体器件240被调节为使得没有电流从节点231通过半导体器件240流向参考电压252时，从串联调节器210提供给输出节点250的基本上所有电流217可用于流过负载224。在替代方案中，当半导体器件240由放大器236调节以允许电流246从节点231通过半导体器件240到参考电压252时，流过半导体器件240的任何电流不再可用于流过负载224，并且从而增加从串联调节器210向输出节点250提供以便满足负载224的电流要求的所需要的电流217的总量。电流流动的增加由通过半导体器件220的电流217的增加来提供，导致跨半导体器件220(用作传递元件)的电压降较大，并且从而降低在输出节点250处提供的输出电压。在各种示例中，输出节点250处的电压电平的变化通过电容器232被提供给放大器236。基于在放大器236的输入处接收的电压电平的这些变化的指示，放大器236可操作为在输出237处提供控制信号，该控制信号控制半导体器件240，使得通过改变流过半导体器件240的电流246的总量，流过半导体器件240的电流246的量抵消在输出节点250处提供的电压电平的变化，并且从而影响流过半导体器件220的电流217的总量。通过改变通过半导体器件220的电流217，并联调节器230可操作为抵消在输出节点250处提供的电压的变化。
在各种示例中，在放大器236的输入234处通过电容器232来接收输出节点250处的电压电平的增加。通常，电压电平的这种增加是由于通过负载的电流225的电平较低并且因此导致跨半导体器件220的较小电压降。在一些示例中，该电压增加是串联调节器210未完全消除并且到达输出节点250的噪声的结果。响应于输出节点250处的电压电平的增加，放大器236可操作为提供控制信号以对半导体器件240的栅极238进行偏置，使得半导体器件240允许或增加电流246以从节点231并且因此从输出节点250向参考电压252吸收电流。来自输出节点250的电流246的这种增加是除了提供给负载224的任何电流225之外的，并且因此增加通过串联调节器210的半导体器件220的电流217。通过半导体器件220的电流217的增加导致在半导体器件220两端发生更大的电压降，从而降低由串联调节器210在输出节点250处提供的电压电平。实际上，输出节点250处的电压的增加可以通过吸收电流246来抵消或消除，从而相对于电压增加在输出节点250处提供较好的电压调节。
在各种示例中，在放大器236的输入234处通过电容器232来接收输出节点250处的电压电平的降低。通常，电压电平的这种降低是由于通过负载的电流225的电平较高并且因此产生跨半导体器件220的较大电压降。在一些示例中，输出节点250处的该电压降低是串联调节器210未完全消除并且到达输出节点250的噪声的结果。响应于输出节点250处的电压电平的降低，放大器236可操作为提供控制信号以对半导体器件240的栅极238进行偏置使得半导体器件240停止吸收或减少从节点231通过半导体器件240向参考电压252吸收的电流246的量。从输出节点250吸收的电流246的这种减小导致从串联调节器210提供的电流的整个电平较低，并且因此减小通过串联调节器210的半导体器件220的电流217。通过半导体器件220的电流217的减小导致在半导体器件220两端发生较小的电压降，从而增加由串联调节器210在输出节点250提供的电压电平。实际上，输出节点250处的电压的降低可以通过减小由并联调节器230从输出节点250吸收的电流246的量来抵消或消除，从而相对于电压下降在输出节点250处提供较好的电压调节。
通过提供并联耦合到负载224的并联调节器230(串联调节器210为该负载224提供已调节输出电压)，可以针对输出节点250处的输出电压的调节实现高得多的PSR。另外，即使并联调节器230在调节输出电压的过程中消耗一定的电流电平，电流246相对于被提供给负载224的电流225非常小，因此电压调节器200使用并联调节器230的效率水平的变化(损耗)也非常小。作为示例，对于电压输入202处的输入电压(Vin)为4V、输出节点250处的输出电压电平(Vout)为3.3V、提供给负载224的负载电流(ILOAD)为1A、以及电压调节器200消耗的静态电流(Iquiescent)为500μA的配置，在没有并联调节器203的情况下的电压调节效率计算为：
在添加并联调节器230并且电流246消耗为Ishunt＝5mA的情况下，具有并联调节器230的电压调节器200的效率计算为：
因此，即使由于负载224所需的高电流而导致的电流246的相当高的电流消耗，通过添加并联调节器230而获得的效率的损失也非常小，例如小于百分之一的一半。此外，即使在高频处，效率的轻微损失也提供电压调节器的PSR的改进。如果上述配置例如变化为将输入电压仅降低200mV，同时在PSR方面保持以前的性能，则Vin＝3.8V的情况下的新的计算将提供新的效率：
其中Ishunt是通过并联电压调节器分流并且旁路负载的电流。
因此，总体来说，通过并联调节器230的添加和操作，实际上改进了电压调节器200的效率，同时仍然获得在较高频率范围内保持相同PSR的益处。除了这些效率和PSR改进之外，由于并联调节器230能够在较宽的频率范围内降低串联调节器210的阻抗的能力，并联调节器230还抑制噪声从负载返回。
如图2所示，半导体器件240是N型半导体器件。在这种示例中，放大器236可以作为非反相放大器耦合，其中耦合到电容器232的输入234也耦合到放大器236的非反相输入，例如如图4A进一步所示。然而，在各种示例中，半导体器件240可以是P型半导体器件，并且放大器236被配置为反相放大器，例如如图4B所示。此外，本领域普通技术人员将会理解，可以通过用P型半导体器件代替N型半导体器件240并且将P型半导体器件耦合在电源电压(V_supply)202A(例如但不限于电压输入202)与节点231之间来翻转并联调节器230的极性。这样的示例由构成电压调节器230A的放大器236A和半导体器件240A来示出，如图2所示。在该配置中，P型电压调节器将可操作地基于通过提供给放大器236A的通过电容器232接收的输入来控制被提供到节点231并且因此到输出节点250的电流(IPARALLEL)246A的量，其中放大器236A耦合到半导体器件240A的栅极并且可操作为控制P型半导体器件240A。通过调节从电源电压(V_supply)202A通过P型半导体器件提供到输出节点250的电流246A的量，电压调节器230A将可操作为提供从串联调节器210提供给输出节点250的输出电压的并联调节。电压调节器230A的示例在下面关于图4C进一步示出和描述。此外，半导体器件240A也可以是N型半导体器件，其中下面参考图4D进一步示出和描述包括N型半导体器件240A的电压调节器230A的示例。
图3是示出根据本公开的一个或多个方面的并联电压调节器中的放大器的传递函数的框图300。对于并联电压调节器，诸如图2所示的并联调节器230，半导体器件240应该通过足够的DC电流被偏压，以便抑制输出电压的变化，诸如存在于电压输出节点250处的“噪声”。该偏压可以在假定串联调节器210的输入处的波纹、用于输出电容元件226的已知电容值、以及调节器的性能的情况下来计算。例如，提供了如下的说明性配置：100kHz处的传统调节器在1A负载下具有40dB，输出电容元件226为10μF，并且输入峰峰电压波纹值为100mV。电容器的输出阻抗(无ESR效应)可以如下计算：
|.|是复数的模，Zo表示输出阻抗，f＝频率(表示100kHz)，C表示输出电容值(表示10uF)
关于负载阻抗，假定它是电阻，等于：3.3V/1A＝3.3欧姆。在这种配置下，输出电压的整个波纹由输出电容决定。来自LDO电压调节器的“噪声”电流可以计算为：
iNoise如下(来自传统调节器的噪声电流)，PSR为电源抑制，Zo如上，Vin-noise为以伏特为单位的输入噪声。
如果目标是改善在100kHz处在20dB处设置的PSR并且框图300支持，则可以对放大器236所需的增益进行估计。其中iNoise 302是来自传统调节器的噪声电流，TF 308是滤波器的可能的传递函数，A 310是放大器236的增益，gm 312是半导体器件240的跨导。假定TF＝1，分流回路处于工作带宽中，半导体器件240的gm为：
Zo表示输出阻抗，圆304是两个数量的加法(带符号)节点，意味着6mA-5.4mA(输入量)＝0.6mA(输出量)。
从上面的框图300可以看出：
(iNoise-iReduction)*Zo*TF*A*gm＝5.4mA→A＝1500
或者对于40dB的PSR改进：
(iNoise-iReduction)*Zo*TF*A*gm＝5.94mA→A＝15000
iNoise表示来自调节器的噪声电流，Zo如上，TF如上，A如上，gm如上，iReduction是来自块312的信号(图3)。
图4A是示出根据本公开的一个或多个方面的电压调节器401的示意图。如图4A所示，先前图中所示的元件保持与先前图中使用的相同的附图标记。如图4A所示，负载224、输出电容元件226和串联调节器210(包括放大器212和半导体器件(M1)220)都耦合到输出节点250，如上面关于图2所示和所描述的。如之前例如关于图2所述，串联调节器210可操作为使用由电压输入(V_IN)202提供的电压向输出节点250和负载224提供电压调节。
另外，电压调节器401包括耦合到输出节点250的并联调节器261。如图所示，并联调节器261包括电容器232、N型半导体器件(M2)240、第一放大器236、第二放大器260、低通滤波器270和电阻器276。电容器232的第一引线通过节点231耦合到输出节点250，并且电容器232的第二引线耦合到第一放大器236的非反相输入274。第一放大器236包括反相输入272和输出237。电阻器276包括耦合到第一放大器236的非反相输入274的第一引线、和在一些示例中耦合到参考电压252或某个其它参考电压电平的第二引线。第一放大器236的输出237耦合到半导体器件(M2)240的栅极238。半导体器件240包括耦合到节点231的第一引线242、和耦合到参考电压252的第二引线244。第一放大器236的输出237也耦合到第二放大器260的非反相输入262。第二放大器260包括耦合到电压基准266的反相输入、和输出268。第二放大器260的输出268耦合到低通滤波器(LPF)270的输入。低通滤波器270的输出耦合到第一放大器236的反相输入272。
在电压调节器401中，串联调节器210通过提供电压输入202的串联调节以在输出节点250处提供已调节电压输出来执行以上关于图2描述的功能。另外，以与上面关于图2所描述的类似的方式，在图4A中，第一放大器236可操作为在输出237处向栅极238提供控制信号以控制半导体器件240。在控制半导体器件240时，电流246的控制允许并联调节器261能够进一步调节输出节点250处的电压，并且减少或消除包括在由串联调节器210向输出节点250提供的电压中的噪声。
第二放大器260和低通滤波器270的添加可操作为提供对半导体器件240的栅极238处的DC偏置电平的控制。在操作中，第二放大器接收由电压基准266提供的参考电压，并且迫使参考电压被提供作为施加到半导体器件240的栅极238的栅极电压的DC偏置偏移。在一些示例中，将DC偏置电平设置为半导体器件240的阈值电压电平。在一些示例中，DC偏置电平与应该存在于电压输入202中的噪声电平相关。在一些示例中，DC偏置电平与存在于输出节点250处的电压中的噪声电平相关。
低通滤波器270可操作为避免并联调节器电路261的性能下降。在各种示例中，低通滤波器270可操作为允许高频信号从第一放大器236的输出237传播到半导体器件240的栅极238，同时在半导体器件240处保持相同的DC偏置电平。
在各种示例中，第一放大器236的传递函数可以表示为：
其中“A”表示第一放大器236的增益，“B”表示第二放大器260的增益。
在各种示例中，可以使用简单的计算来估计低通滤波器的频率。在各种示例中，由第一放大器236+第二放大器260+低通滤波器270产生的回路在感兴趣的频率(例如100kHz)中应该没有增益(-20dB)，并且第二放大器260可以被设计为具有仅为20dB的DC增益。如果第一放大器236和第二放大器260都不具有附加极点直到100kHz，则增益带宽积将保持恒定为：
0.1*100kHz＝A*B*fp1→fp1＝0.7Hz
其中fp1是要计算的第一极点的频率。因此，当与串联调节器(例如但不限于串联调节器210)一起使用时，并联调节器261提供了允许电路设计者能够通过选择和/或控制由电压基准266提供的参考电压来设置半导体器件240的DC偏置电平的优点，同时保持由并联调节器在更高频率下提供的电压调节的所有性能优势。
图4B是示出根据本公开的一个或多个方面的电压调节器402的示意图。电压调节器402类似于图4A所示的电压调节器401，具有以下差异。在如图4B所示的电压调节器402中，半导体器件240包括P型半导体器件，其具有耦合到节点231的第一引线242和耦合到参考电压252的第二引线244。此外，在电压调节器402中，放大器236的反相输入272耦合到电容器232和电阻器276，并且放大器236的非反相输入274被耦合为接收来自低通滤波器270的输出。而且，放大器260具有连接到栅极238的反相输入，而非反相输入连接到基准266。在其它方面，电压调节器402如上文关于电压调节器401所述地操作，其中放大器236被配置为通过电容器232从输出节点250接收输入，并且在输出237处提供控制信号以调节半导体器件240。对半导体器件240的控制提供对电流(IPARALLEL)246的控制，并且因此允许并联调节器261能够进一步调节输出节点250处的电压，并且减少或消除包括在由串联调节器210向输出节点250提供的电压中的噪声。电压调节器402还被配置为通过并入第二放大器260和低通滤波器270来提供与低通滤波相关的上述特征和益处。
在其他示例中，可以通过用耦合在电源电压(例如但不限于电压输入202)与节点231之间的半导体器件替换半导体器件240来翻转电压调节器261的极性。在该配置中，并联电压调节器将可操作为基于通过电容器232接收并且被提供给放大器(诸如放大器236)的输入来控制被提供到节点231并且因此到输出节点250的电流量，其中放大器236耦合到半导体器件的栅极，并且可操作为提供控制信号以按照以上针对半导体器件240描述的方式来控制半导体器件。通过调节通过半导体器件从电源电压向输出节点250提供的电流量，配置有将电源电压耦合到输出节点250的半导体器件的并联调节器将可操作为提供对从串联调节器210向输出节点250提供的输出电压的并联调节。在该配置的各种示例中，如上所述，第二放大器和低通滤波器可以耦合到第一放大器，以针对半导体器件提供DC偏置。下面参考图4C和图4D描述这种电路的示例。
图4C是示出根据本公开的一个或多个方面的电压调节器403的示意图。如图4C所示，与图4A所示的装置和电路元件相对应的装置和电路元件已经标有相应的附图标记，但向相应的附图标记添加“A”作为后缀。如图4C所示，电压调节器403包括耦合到输出节点250的并联调节器261A。如图所示，并联调节器261A包括电容器232、N型半导体器件(M3)240A、第一放大器236A、第二放大器260A、低通滤波器270A和电阻器276A。电容器232的第一引线通过节点231耦合到输出节点250，并且电容器232的第二引线耦合到第一放大器236A的反相输入274A。第一放大器236A包括非反相输入272A和输出237A。电阻器276A包括耦合到第一放大器236A的反相输入274A的第一引线和耦合到参考电压252的第二引线，但不限于此。第一放大器236A的输出237A耦合到半导体器件(M3)240A的栅极238A。半导体器件240A包括耦合到电源电压(V_supply)202A的第一引线242A和耦合到节点231的第二引线244A。第一放大器236A的输出237A也耦合到第二放大器260A的反相输入262A。第二放大器260A包括耦合到电压基准266A的非反相输入264A、和输出268A。第二放大器260A的输出268A耦合到低通滤波器270A的输入。低通滤波器270A的输出耦合到第一放大器236A的非反相输入272A。
在电压调节器403中，串联调节器210通过提供电压输入202的串联调节以在输出节点250处提供已调节电压输出来执行以上关于图2描述的功能。另外，以与上面关于图2的电压调节器230A描述的类似的方式，在图4C中，第一放大器236A可操作为在输出237A处向栅极238A提供控制信号以控制半导体器件240A。在控制半导体器件240A时，电流(IPARALLEL)246A的控制允许并联调节器261A能够进一步调节输出节点250处的电压，并且减少或消除包括在由串联调节器210向输出节点250提供的电压中的噪声。在各种示例中，电压调节器403还被配置为通过并入第二放大器260A和低通滤波器270A来提供与第二放大器260和低通滤波器270相关的上述特征和益处。
图4D是示出根据本公开的一个或多个方面的电压调节器404的示意图。电压调节器404类似于图4C所示的电压调节器403，具有以下差异。在电压调节器404中，半导体器件240A包括P型半导体器件，其具有耦合到电源电压(V_supply)202A的第一引线242A和耦合到节点231的第二引线244A。此外，在电压调节器404中，放大器236A的非反相输入272A耦合到电容器232和电阻器276A，并且放大器236A的反相输入274A被耦合为接收来自低通滤波器270A的输出。此外，放大器260A具有连接到栅极238的非反相输入264A，而反相输入262A连接到基准266。在其他方面，电压调节器404如以上关于图4C所示的电压调节器403所述地操作，其中如图4D所示的放大器236A被配置为通过电容器232从输出节点250接收输入，并且在输出237A处提供控制信号以调节半导体器件240A。对半导体器件240A的控制提供对电流246A的控制，并且因此允许并联调节器261A能够进一步调节输出节点250处的电压，并且减少或消除包括在由串联调节器210向输出节点250提供的电压中的噪声。在各种示例中，电压调节器404还被配置为通过并入第二放大器260A和低通滤波器270A来提供上述与第二放大器260和低通滤波器270相关的特征和益处。此外，放大器260A具有连接到栅极238A的非反相输入，而反相输入连接到基准266A。
图5是示出根据本公开的一个或多个方面的电压调节器500的示意图。如图5所示，先前图中所示的元件保持与先前图中使用的相同的附图标记。如图5所示，负载224、输出电容元件226和串联调节器210(包括放大器212和半导体器件(M1)220)都耦合到输出节点250，如上面关于图2所示和所描述。如之前例如关于图2所述，串联调节器210可操作为使用由电压输入(V_IN)202提供的电压向输出节点250和负载224提供电压调节。
另外，如图5所示，电压调节器500包括耦合到输出节点250的并联调节器501。如图所示，并联调节器501包括电容器512、P型半导体器件(M3)510和N型半导体器件(M4)520、第一放大器530和第二放大器540。半导体器件510包括耦合到电源电压502的第一引线504和耦合到节点508的第二引线506。在各种示例中，电源电压502是耦合到串联调节器210的相同的电压输入202，然而示例不限于电源电压502是与电压输入202相同的电源电压。半导体器件520包括耦合到节点508的第一引线516和耦合到参考电压252的第二引线。电容器512包括耦合到节点508的第一引线，其中节点508耦合到输出节点250。电容器512包括耦合到节点514的第二引线。节点514耦合到第一放大器530的输入532，并且还耦合到第二放大器540的输入542。第一放大器530的输出534耦合到P型半导体器件510的栅极505，第二放大器540的输出544耦合到N型半导体器件520的栅极515。
在操作中，第一放大器530和第二放大器540提供在推拉式布置中分别控制半导体器件510的栅极和半导体器件520的栅极的输出控制信号。电容器512耦合到输出节点250，并且因此可操作为耦合输出节点250处作为输入信号提供给第一放大器530的输入和第二放大器540的输入的电压电平的变化。基于该输入信号，第一放大器530和第二放大器540可操作为分别控制半导体器件510和520的偏置，并且因此控制电流536以向节点508提供电流，或控制电流546以从节点508吸收电流。第一放大器530向半导体器件510的栅极505提供来自输出534的控制信号，以控制半导体器件510允许或不允许电流536从电源电压502通过半导体器件510被提供给节点508。第二放大器540向半导体器件520的栅极515提供来自输出544的控制信号，以控制半导体器件520允许或不允许电流546通过半导体器件520被吸收到参考电压252。
在各种示例中，输出节点250处的电压电平的降低通过电容器512耦合到第一放大器530的输入532。通常，电压电平的这种降低是由于流过串联调节器210的电流电平较高并且因此导致跨半导体器件220的较大的压降。在一些示例中，输出节点250处的这种电压降低是串联调节器210未完全消除并且到达输出节点250的噪声的结果。响应于输出节点250处的电压电平的降低，第一放大器530可操作为提供输出信号以对半导体器件510的栅极505进行偏置使得半导体器件510允许或增加从电源电压502通过半导体器件510向节点508并且因此向输出节点250提供的电流536。到输出节点250的电流的这种增加向负载224提供附加电流，其因此不需要从串联调节器210提供，从而减小通过串联调节器210的半导体器件220的电流217。通过半导体器件220的电流的减小导致跨半导体器件220的较小的电压降，从而增加由串联调节器210在输出节点250处提供的电压电平。实际上，输出节点250处的电压降低可以通过提供电流536来被抵消或消除，从而相对于电压降低在输出节点250处提供较好的电压调节。在各种示例中，第一放大器530和半导体器件510可操作为基于通过电容器512接收的反馈来控制电流536的量，以提供正好抵消在输出节点250处提供的电压电平的降低所需的电流量。当在输出节点250处不存在电压电平的降低时，第一放大器530和半导体器件510可操作为不允许电流通过半导体器件510流到节点508，并且因此降低由并联调节器501的包括第一放大器530和半导体器件510的部分所使用的总功耗。在各种示例中，在第一放大器530和半导体器件510允许电流546从电源电压502通过半导体器件510被提供到节点508的时间期间，第二放大器540和半导体器件520可操作为阻止任何电流通过半导体器件520从节点508被吸收，从而降低由并联调节器501的包括第二放大器540和半导体器件520的部分所使用的总功耗。
在各种示例中，输出节点250处的电压电平的增加通过电容器512耦合到第二放大器540的输入542。通常，电压电平的这种增加是由于流过串联调节器210的电流电平较低从而导致跨半导体器件220的电压降较小。在一些示例中，输出节点250处的这种电压增加是串联调节器210未完全消除并且到达输出节点250的噪声的结果。响应于输出节点250处的电压电平的增加，第二放大器540可操作为提供输出信号以对半导体器件520的栅极515进行偏置使得半导体器件520允许或增加电流546以从节点508并且因此从输出节点250向参考电压252吸收电流。来自输出节点250的电流的这种增加是除了提供给负载224的任何电流之外的，并且因此增加通过串联调节器210的半导体器件220的电流217。通过半导体器件220的电流217的增加导致在半导体器件220两端发生更大的电压降，从而降低由串联调节器210在输出节点250处提供的电压电平。实际上，输出节点250处的电压的增加可以通过吸收电流546来被抵消或消除，从而相对于电压增加在输出节点250处提供较好的电压调节。在各种示例中，第二放大器540和半导体器件520可操作为基于通过电容器512接收的反馈来控制电流546的量，以吸收正好抵消在输出节点250处提供的电压电平的增加所需的电流量。当在输出节点250处不存在电压电平的增加时，第二放大器540和半导体器件520可操作为不允许电流从节点508通过半导体器件520流动，并且因此降低由并联调节器501的包括第二放大器540和半导体器件520的部分所使用的总功耗。在各种示例中，在第二放大器540和半导体器件520允许电流546从节点508被吸收到参考电压252的时间期间，第一放大器530和半导体器件510可操作为阻止任何电流从电源电压502通过半导体芯片510，从而降低由并联调节器501的包括第一放大器530和半导体器件510的部分所使用的总功耗。
在各种示例中，当没有发生相对于输出节点250处的电压电平的变化时，第一放大器530和第二放大器540分别可操作为控制半导体器件510和520，使得没有电流被提供到节点508，并且没有电流从节点508被吸收。因此，并联调节器501在与串联调节器(例如但不限于串联调节器210)结合使用时提供灵活性以及降低在作为并联调节器操作时的电流消耗。
如图5中示出为包括并联调节器501的并联调节器电路不限于任何特定的电路或装置类型。在各种示例中，并联调节器(通常通过图5中的括号550引用，包括第二放大器540和半导体器件520)可以包括如图2所示的并联调节器230、或者如图4A所示或如图4B所示的电压调节器261。在各种示例中，并联调节器(通常通过图5中的括号552引用，包括第一放大器530和半导体器件510)可以包括如图2所示的电压调节器230A、或者如图4C所示或如图4D所示的电压调节器261A。在各种示例中，半导体器件510和520是相同类型的器件，例如，都是P型半导体器件，或者都是N型半导体器件。在其他示例中，半导体器件510是一种类型的半导体器件(P或N型)，半导体器件520是另一种类型的半导体器件。
图6是示出根据本公开的一个或多个方面的示例方法600的流程图。尽管已经关于分别关于图2、图4A至图4D和图5图示和描述的电压调节器200、401、402、403、404和500进行了讨论，但是示例方法600不限于关于这些电压调节器和附图所示的示例实施例。
如图6的示例方法所示，电压调节器200在串联调节器210的输入处接收电源电压(框602)。电压调节器200调节跨半导体器件220的电压降以在串联调节器210的输出节点250处提供已调节电压输出(框604)。电压调节器200接收已调节电压输出的电压变化的指示(框606)。响应于已调节电压输出的变化，电压调节器200以抵消电压输出处的电压变化的量来通过并联电压调节器从电压输出吸收电流(框608)。
电压调节器200包括通过电容器232接收并联调节器230处的电压变化的指示。当通过并联调节器230从输出节点250吸收电流时，电压调节器200接收指示在电压输出处提供的电压电平的变化的输入信号，基于输入信号生成输出信号，使用输出信号对半导体器件的栅极进行偏置以允许从电压输出吸收的电流量流过半导体器件。在各种示例中，电压调节器200生成参考电压电平，并且将参考电压电平提供给半导体器件的栅极以对半导体器件进行偏置。
在各种示例中，通过低通滤波器270对参考电压电平进行滤波，电压调节器401、402、403或404之一向半导体器件240的栅极238提供参考电压电平。在各种示例中，通过将偏置设置为半导体器件的阈值电压电平，电压调节器向半导体器件240的栅极238提供参考电压电平以对半导体器件进行偏置。在各种示例中，当已调节输出的变化包括已调节输出电压的增加时，电压调节器501响应于已调节电压输出的变化来从输出节点250吸收电流546，以及当已调节输出的变化包括已调节输出电压的降低时，电压调节器501响应于已调节电压输出的变化来向电压输出提供电流536。
本文中描述的技术可以以硬件、固件或其任何组合来实现。被描述为模块、单元、电路、装置或组件的任何特征可以一起在集成逻辑器件中实现，或者单独地实现为离散但可互操作的逻辑器件。在一些情况下，各种特征可以被实现为集成电路器件，诸如集成电路芯片或芯片组。如果以软件实现，则这些技术可以至少部分地通过包括指令的计算机可读存储介质来实现，这些指令在被执行时引起处理器执行上述技术中的一种或多种。
本文中描述的半导体或半导体器件通常是指本领域普通技术人员将理解的晶体管(3引线器件)。本文中使用的半导体和半导体器件不限于任何特定类型的晶体管，并且在这些器件和系统中可以使用可操作为提供本文中描述的半导体器件的功能的任何晶体管及其等同物。在各种示例中，本文中使用的半导体或半导体器件是指金属氧化物半导体(MOS)器件、金属氧化物半导体场效应晶体管(MOSFET)器件、或互补金属氧化物半导体(CMOS)器件。本文中描述的放大器不限于任何特定类型的放大器，并且在这些装置和系统中可以使用可操作为提供本文中描述的放大器的功能的任何放大器及其等同物。在一些示例中，本文中描述的“放大器”被实现为集成电路。在一些示例中，本文中描述的“放大器”是运算放大器。在各种示例中，在公共集成电路上制造用于给定电压调节器的如本文中描述的多个放大器，以促进放大器之间的性能特性的匹配。
在各种示例中，单词“被耦合”或“耦合”的使用是指在没有中间装置或电气部件的情况下通过导体实现的装置或电气部件的引线或端子之间的直接耦合，如本领域普通技术人员将理解的。在各种示例中，单词“被耦合”或“耦合”的使用是指可以包括通过一个或多个中间装置或其他电气部件实现的耦合的装置或电气部件的电耦合，如本领域普通技术人员将理解的。
以下示例描述本公开的一个或多个方面。
示例1.一种电路，包括：串联电压调节器，其包括串联耦合在电源电压与电压输出之间的第一半导体器件，所述串联电压调节器可操作为从所述电源电压接收电压电平并且在所述电压输出处提供已调节电压电平；以及并联电压调节器，其包括耦合到所述电压输出的第二半导体器件，所述并联电压调节器可操作为检测在所述电压输出处提供的电压电平的变化并且通过所述半导体器件从所述电压输出吸收电流，所吸收的电流量足以抵消所述电压输出处的电压电平的变化。
示例2.示例1的电路，其中所述并联电压调节器通过电容器耦合到所述电压输出。
示例3.示例1或2中的任一项的电路，其中所述并联电压调节器还包括：放大器，其包括耦合到所述电压输出的第一输入以及耦合到所述第二半导体器件的栅极的输出，所述放大器可操作为在所述输入处接收指示在所述电压输出处提供的电压电平的变化水平的输入信号，并且生成输出信号，其在被提供给所述第二半导体器件的栅极时允许足以抵消所述电压输出处的电压电平的变化的电流量从所述电压输出被吸收。
示例4.示例1至3中的任一项的电路，其中所述并联电压调节器还包括：耦合到所述放大器的偏置放大器，所述偏置放大器可操作为生成参考电压电平并且向所述放大器的第二输入提供所述参考电压电平，所述放大器可操作为向所述第二半导体器件的栅极提供所述参考电压电平从而向所述第二半导体器件提供DC偏置。
示例5.示例1至4中的任一项的电路，还包括：耦合到所述偏置放大器的输出的低通滤波器，所述低通滤波器可操作为向由所述偏置放大器生成的所述参考电压电平提供低通滤波。
示例6.示例1至5中的任一项的电路，其中所述DC偏置被设置为用于所述第二半导体器件的阈值电压电平。
示例7.示例1至6中的任一项的电路，其中所述电压输出可操作为耦合到一个或多个负载，并且其中在以3.3伏特向所述一个或多个负载提供1安培的电流负载时，通过所述半导体器件从所述电压输出吸收的电流量不超过5毫安。
示例8.示例1至7中的任一项的电路，其中所述电路可操作为从DC/DC开关功率转换器接收所述电源电压。
示例9.示例1至8中的任一项的电路，其中所述串联电压调节器是低压降(LDO)电压调节器。
示例10.示例1至9中的任一项的电路，其中所述电路具有至少百分之82的效率。
示例11.示例1至10中的任一项的电路，其中所述半导体器件包括金属氧化物半导体(MOS)器件。
示例12.一种方法，包括：在串联电压调节器的输入处接收电源电压；调节跨半导体器件的电压降以在所述串联电压调节器的电压输出处提供已调节电压输出；接收所述已调节电压输出的电压变化的指示；以及响应于所述已调节电压输出的变化，以抵消所述电压输出处的电压变化的量来通过并联电压调节器从所述电压输出吸收电流。
示例13.示例12的方法，其中接收电压变化的指示包括将所述已调节电压输出通过电容器耦合到所述并联电压调节器。
示例14.示例12或13中的任一项的方法，其中通过所述并联电压调节器从所述电压输出吸收电流包括：接收指示在所述电压输出处提供的电压电平的变化的输入信号；基于所述输入信号生成输出信号；以及使用所述输出信号对所述半导体器件的栅极进行偏置以允许从所述电压输出吸收的量的电流流过所述半导体器件。
示例15.示例12至14中的任一项的方法，还包括：生成参考电压电平；以及向所述半导体器件的栅极提供所述参考电压电平以对所述半导体器件进行偏置。
示例16.示例12至15中的任一项的方法，其中向所述半导体器件的栅极提供所述参考电压电平包括通过低通滤波器对所述参考电压电平进行滤波。
示例17.示例12至16中的任一项的方法，其中向所述半导体器件的栅极提供所述参考电压电平以对所述半导体器件进行偏置包括将所述偏置设置为用于所述半导体器件的阈值电压电平。
示例18.示例12至17中的任一项的方法，还包括：当已调节输出的变化包括所述已调节输出电压的增加时，响应于所述已调节电压输出的变化来从所述电压输出吸收电流；以及当已调节输出的变化包括所述已调节输出电压的降低时，响应于所述已调节电压输出的变化来向所述电压输出提供电流。
示例19.一种电路，包括：串联电压调节器，其包括串联耦合在电源电压与电压输出之间的第一半导体器件，所述串联电压调节器可操作为从所述电源电压接收电压电平并且在所述电压输出处提供已调节电压电平；以及并联电压调节器，其包括耦合到所述电压输出的第二半导体器件和耦合到所述电压输出的第三半导体器件，其中所述并联电压调节器可操作为检测在所述电压输出处提供的电压电平的增加，并且响应于所述电压电平的增加，通过所述第二半导体器件向所述电压输出提供第一量的电流，所述第一量的电流足以抵消所述电压输出处的电压电平的增加，以及其中所述并联电压调节器可操作为检测在所述电压输出处提供的电压电平的降低，并且响应于所述电压电平的降低，通过所述第三半导体器件从所述电压输出吸收第二量的电流，所述第二量的电流足以抵消所述电压输出处的电压电平的降低。
示例20.示例19的电路，其中所述并联电压调节器还包括：耦合到所述第二半导体器件的栅极的第一放大器，所述第一放大器可操作为接收指示在所述电压输出处提供的电压电平的降低的信号，并且向所述第二半导体器件的栅极提供输出以调节所述第二半导体器件使得所述第一量的电流流过所述第二半导体器件并且被提供给所述电压输出；以及耦合到所述第三半导体器件的栅极的第二放大器，所述第二放大器可操作为接收指示在所述电压输出处提供的电压电平的增加的信号，并且向所述第三半导体器件的栅极提供输出以调节所述第三半导体器件使得所述第二量的电流流过所述第三半导体器件并且从所述电压输出被吸收。
已经描述了各种实例。这些和其它示例在所附权利要求的范围内。

Claims (19)

1.一种电路，包括：
串联电压调节器，其包括串联耦合在电源电压与电压输出之间的第一半导体器件，所述串联电压调节器可操作为从所述电源电压接收电压电平并且在所述电压输出处提供已调节电压电平；以及
并联电压调节器，其包括：
耦合到所述电压输出的第二半导体器件，所述并联电压调节器可操作为检测在所述电压输出处提供的电压电平的增加并且通过所述第二半导体器件从所述电压输出吸收电流，所吸收的电流量足以抵消所述电压输出处的电压电平的增加；以及
串联耦合在所述电源电压与所述电压输出之间的第三半导体器件，所述并联电压调节器可操作为检测在所述电压输出处提供的电压电平的降低并且通过所述第三半导体器件从所述电源电压向所述电压输出提供电流，所提供的电流量足以抵消所述电压输出处的电压电平的降低。
2.根据权利要求1所述的电路，其中所述并联电压调节器通过电容器耦合到所述电压输出。
3.根据权利要求1所述的电路，其中所述并联电压调节器还包括：
放大器，其包括耦合到所述电压输出的第一输入以及耦合到所述第二半导体器件的栅极的输出，所述放大器可操作为在所述输入处接收指示在所述电压输出处提供的电压电平的变化水平的输入信号，并且生成输出信号，该输出信号在被提供给所述第二半导体器件的栅极时允许足以抵消所述电压输出处的电压电平的变化的电流量从所述电压输出被吸收。
4.根据权利要求3所述的电路，其中所述并联电压调节器还包括：
偏置放大器，其耦合到所述放大器，所述偏置放大器可操作为生成参考电压电平并且向所述放大器的第二输入提供所述参考电压电平，所述放大器可操作为向所述第二半导体器件的栅极提供所述参考电压电平以向所述第二半导体器件提供DC偏置。
5.根据权利要求4所述的电路，还包括：
低通滤波器，其耦合到所述偏置放大器的输出，所述低通滤波器可操作为向由所述偏置放大器生成的所述参考电压电平提供低通滤波。
6.根据权利要求4所述的电路，其中所述DC偏置被设置为用于所述第二半导体器件的阈值电压电平。
7.根据权利要求1所述的电路，其中所述电压输出可操作为耦合到一个或多个负载，并且其中在以3.3伏特向所述一个或多个负载提供1安培的电流负载时，通过所述半导体器件从所述电压输出吸收的电流量不超过5毫安。
8.根据权利要求1所述的电路，其中所述电路可操作为从DC/DC开关功率转换器接收所述电源电压。
9.根据权利要求1所述的电路，其中所述串联电压调节器是低压降(LDO)电压调节器。
10.根据权利要求1所述的电路，其中所述电路具有至少百分之82的效率。
11.根据权利要求1所述的电路，其中所述半导体器件包括金属氧化物半导体(MOS)器件。
12.一种调节电压的方法，包括：
在串联电压调节器的输入处接收电源电压；
调节跨半导体器件的电压降以在所述串联电压调节器的电压输出处提供已调节电压输出；
接收所述已调节电压输出的电压变化的指示；
当所述已调节电压输出的所述变化包括所述已调节电压输出的增加时，响应于所述已调节电压输出的所述变化，以抵消所述电压输出处的增加的量来通过并联电压调节器的第一半导体器件从所述电压输出吸收电流；以及
当所述已调节电压输出的所述变化包括所述已调节电压输出的降低时，响应于所述已调节电压输出的所述变化，以抵消所述电压输出处的降低的量来通过所述并联电压调节器的第二半导体器件从所述电源电压向所述电压输出提供电流。
13.根据权利要求12所述的方法，其中接收电压变化的指示包括将所述已调节电压输出通过电容器耦合到所述并联电压调节器。
14.根据权利要求12所述的方法，其中通过所述并联电压调节器从所述电压输出吸收电流包括：
接收指示在所述电压输出处提供的电压电平的变化的输入信号；
基于所述输入信号生成输出信号；以及
使用所述输出信号对所述半导体器件的栅极进行偏置以允许从所述电压输出吸收的量的电流流过所述半导体器件。
15.根据权利要求14所述的方法，还包括：
生成参考电压电平；以及
向所述半导体器件的栅极提供所述参考电压电平以对所述半导体器件进行偏置。
16.根据权利要求15所述的方法，其中向所述半导体器件的栅极提供所述参考电压电平包括通过低通滤波器对所述参考电压电平进行滤波。
17.根据权利要求15所述的方法，其中向所述半导体器件的栅极提供所述参考电压电平以对所述半导体器件进行偏置包括将所述偏置设置为用于所述半导体器件的阈值电压电平。
18.一种电路，包括：
串联电压调节器，其包括串联耦合在电源电压与电压输出之间的第一半导体器件，所述串联电压调节器可操作为从所述电源电压接收电压电平并且在所述电压输出处提供已调节电压电平；以及
并联调节器，其包括耦合到所述电压输出的第二半导体器件和耦合到所述电压输出的第三半导体器件，
其中所述并联调节器可操作为检测在所述电压输出处提供的电压电平的降低，并且响应于所述电压电平的降低，通过所述第二半导体器件向所述电压输出提供第一量的电流，所述第一量的电流足以抵消所述电压输出处的电压电平的降低，以及
其中所述并联调节器可操作为检测在所述电压输出处提供的电压电平的增加，并且响应于所述电压电平的增加，通过所述第三半导体器件从所述电压输出吸收第二量的电流，所述第二量的电流足以抵消所述电压输出处的电压电平的增加。
19.根据权利要求18所述的电路，其中所述并联调节器还包括：
第一放大器，其耦合到所述第二半导体器件的栅极，所述第一放大器可操作为接收指示在所述电压输出处提供的电压电平的降低的信号，并且向所述第二半导体器件的栅极提供输出以调节所述第二半导体器件使得所述第一量的电流流过所述第二半导体器件并且被提供至所述电压输出；以及
第二放大器，其耦合到所述第三半导体器件的栅极，所述第二放大器可操作为接收指示在所述电压输出处提供的电压电平的增加的信号，并且向所述第三半导体器件的栅极提供输出以调节所述第三半导体器件使得所述第二量的电流流过所述第三半导体器件并且从所述电压输出被吸收。
CN201710469997.9A 2016-06-21 2017-06-20 线性电压调节器 Active CN107526385B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/188,855 2016-06-21
US15/188,855 US20170364111A1 (en) 2016-06-21 2016-06-21 Linear voltage regulator

Publications (2)

Publication Number Publication Date
CN107526385A CN107526385A (zh) 2017-12-29
CN107526385B true CN107526385B (zh) 2019-06-25

Family

ID=60481513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710469997.9A Active CN107526385B (zh) 2016-06-21 2017-06-20 线性电压调节器

Country Status (3)

Country Link
US (1) US20170364111A1 (zh)
CN (1) CN107526385B (zh)
DE (1) DE102017113718A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190304899A1 (en) * 2018-04-03 2019-10-03 Mediatek Singapore Pte. Ltd. Methods and systems for supply noise suppression in systems-on-chip
CN109445507B (zh) * 2018-11-23 2023-12-22 天津三源兴泰微电子技术有限公司 一种宽频率内高电源抑制比的带隙基准电路
US10990117B2 (en) * 2019-09-05 2021-04-27 Qualcomm Incorporated P-type metal-oxide-semiconductor (PMOS) low drop-out (LDO) regulator
US10866607B1 (en) 2019-12-17 2020-12-15 Analog Devices International Unlimited Company Voltage regulator circuit with correction loop
US11526186B2 (en) * 2020-01-09 2022-12-13 Mediatek Inc. Reconfigurable series-shunt LDO
DE102020129614B3 (de) * 2020-11-10 2021-11-11 Infineon Technologies Ag Spannungsregelschaltkreis und Verfahren zum Betreiben eines Spannungsregelschaltkreises
US11687104B2 (en) * 2021-03-25 2023-06-27 Qualcomm Incorporated Power supply rejection enhancer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102830741A (zh) * 2012-09-03 2012-12-19 电子科技大学 双环路低压差线性稳压器
CN104460807A (zh) * 2014-12-23 2015-03-25 电子科技大学 一种集成自适应基准缓冲器的低压差线性稳压器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320363B1 (en) * 1999-12-17 2001-11-20 Motorola, Inc. Voltage regulator with improved transient response
FR2872305B1 (fr) * 2004-06-24 2006-09-22 St Microelectronics Sa Procede de controle du fonctionnement d'un regulateur a faible chute de tension et circuit integre correspondant
US8564256B2 (en) * 2009-11-18 2013-10-22 Silicon Laboratories, Inc. Circuit devices and methods of providing a regulated power supply

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102830741A (zh) * 2012-09-03 2012-12-19 电子科技大学 双环路低压差线性稳压器
CN104460807A (zh) * 2014-12-23 2015-03-25 电子科技大学 一种集成自适应基准缓冲器的低压差线性稳压器

Also Published As

Publication number Publication date
CN107526385A (zh) 2017-12-29
US20170364111A1 (en) 2017-12-21
DE102017113718A1 (de) 2017-12-21

Similar Documents

Publication Publication Date Title
CN107526385B (zh) 线性电压调节器
US10498214B2 (en) Multi-stage amplifier
US20160147239A1 (en) Linear regulator having a closed loop frequency response based on a decoupling capacitance
CN103809638B (zh) 一种高电源抑制比和低噪声的低压差线性稳压器
US8760131B2 (en) High bandwidth PSRR power supply regulator
US11422579B2 (en) Low dropout control for light load quiescent current reduction
CN105843312B (zh) 高和低功率电压调节电路
US8125204B2 (en) Two-stage power supply with feedback adjusted power supply rejection ratio
KR101774059B1 (ko) 과도 부하 전압 조정기
CN104793672B (zh) 一种高电源抑制比的低压差线性稳压器
US11531361B2 (en) Current-mode feedforward ripple cancellation
CN106569535A (zh) 有压差检测器和偏置电流限制器的电压调节器及相关方法
CN102915060A (zh) 低压差线性稳压器
CN102915061B (zh) 极低静态电流的低压降稳压器
Guo et al. A 25mA CMOS LDO with− 85dB PSRR at 2.5 MHz
CN105992981B (zh) 低压差电压调节器电路
CN109144157A (zh) 具有反馈路径的电压调节器
CN111158416B (zh) 电压调节器及电压调节方法
US20050242791A1 (en) High-speed, dual-loop push-pull voltage regulator
Coulot et al. Fully integrated power management unit (PMU) using NMOS Low Dropout regulators
Harshil et al. A programmable low dropout regulator for delay correction network in DPWM
Ming et al. PSR-enhanced low-dropout regulator using feedforward supply noise rejection technique
CN115668092A (zh) 一种用于ldo的瞬态提升电路、芯片系统及设备
CN110323925A (zh) 基于运放构成的负载均流电路
JP3684963B2 (ja) 電圧レギュレータ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant