CN109445507B - 一种宽频率内高电源抑制比的带隙基准电路 - Google Patents

一种宽频率内高电源抑制比的带隙基准电路 Download PDF

Info

Publication number
CN109445507B
CN109445507B CN201811408651.9A CN201811408651A CN109445507B CN 109445507 B CN109445507 B CN 109445507B CN 201811408651 A CN201811408651 A CN 201811408651A CN 109445507 B CN109445507 B CN 109445507B
Authority
CN
China
Prior art keywords
point
triode
power supply
mos tube
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811408651.9A
Other languages
English (en)
Other versions
CN109445507A (zh
Inventor
段权珍
丁月民
黄胜明
李素文
张国辉
张学涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Sanyuan Xingtai Microelectronic Technology Co ltd
Tianjin University of Technology
Original Assignee
Tianjin Sanyuan Xingtai Microelectronic Technology Co ltd
Tianjin University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Sanyuan Xingtai Microelectronic Technology Co ltd, Tianjin University of Technology filed Critical Tianjin Sanyuan Xingtai Microelectronic Technology Co ltd
Priority to CN201811408651.9A priority Critical patent/CN109445507B/zh
Publication of CN109445507A publication Critical patent/CN109445507A/zh
Application granted granted Critical
Publication of CN109445507B publication Critical patent/CN109445507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种宽频率内高电源抑制比的带隙基准电路，包括运算放大器VG、三极管Q0和Q1、MOS管M0，电阻R0、R1和R2、电容C0，所述运算放大器VG的正向输入端记为VP点，反相输入端记为VN点，运算放大器VG的输出端与MOS管M0的栅极相连,MOS管M0的漏极输出点记为VBG点，两个阻值相等的电阻R1分别连接于VBG点\VP点和VBG点/VN点之间，所述电阻R2和电容C0串联后与两个R1分别并联连接，电阻R0的两端分别与VP点和三极管Q0的发射极相连，三极管Q0和Q1的基极分别与各自的集电极相连，且三极管Q0和Q1的集电极相连接，三极管Q1的发射极与VN点相连，所述MOS管M0的源极连接电源VDD。本发明可以获得较宽频域内的高PSRR(电源抑制比)。

Description

一种宽频率内高电源抑制比的带隙基准电路
技术领域
本发明涉及集成电路技术领域，尤其是一种宽频率内高电源抑制比的带隙基准电路。
背景技术
当今社会集成电路高度发展，越来越多的移动式电子产品影响并改变着人们的生活。这些电子设备均需要电源管理系统来保证产品中电池供电电压的稳定性，而电源管理系统中通常使用带隙基准电路来提供精准、稳定的基准参考电压。一些模数混合的电路系统中对电源噪声的抑制能力有很高的要求，电压抑制比用PSRR来表示。如果基准电压不能够有效地抑制电源噪声，那么基准电路提供的基准电压将产生噪声，进而影响后续电路的精度，对后续电路产生严重干扰。
如图1所示为传统的带隙基准电路，主要由双极性晶体管、电阻和一个运算放大器组成。运算放大器使VP和VN俩点拥有虚地的特性，因此VP＝VN。输出基准电压VBG可表示为[1]
VT为热电压，随着温度的升高而增大，即拥有正温度系数的特性。基极发射极电压VBE随温度升高而减小，因此VBE拥有负温度系数特性。通过改变电阻R1、R0和晶体管数量比值N来使输出基准电压尽可能随温度变化而产生较小的变化。为保证该电路的稳定工作，传统的方法采用米勒补偿(情况1:Cc1；情况2：Cc2和Rz)，如图1所示。放大器采用一级折叠式结构的运算放大器，则该放大器放大传输函数Ad(s)可表示为[2]
Ad(s)≈Ad(0)/(1+s/ω0) (2)
Ad(0)为直流增益，ω0≈1/(RSCP)为一级放大器的单极点，RS和CP是一级放大器的等效输出电阻和电容。如图1所示，运算放大器与单极性晶体管M0，电阻R1和R0，以及双极性晶体管Q0和Q1构成了二级放大器，则该二级放大器在俩种米勒补偿的方法下有不同的传输函数，俩种情况下二级放大器传输函数分别可表示为
gmo是M0的跨导，Rout和CL是二级放大器第二级的输出电阻和负载电容。由式(3)和(4)可得情况1和情况2下主极点分别为1/(Cc1Rsgm0R1/2)和1/(Cc2Rsgm0R1/2)。情况1中，右半平面的极点在高频区域不会影响电路的回路特性，而情况2中，左半平面的极点会补偿第二极点。因此，俩种情况为了获得一样的补偿效果，情况2可使用较小的米勒补偿电容，即Cc2＜Cc1。
发明内容
针对现有技术的不足，本发明提供了一种宽频率内高电源抑制比的带隙基准电路，可以获得较宽频域内的高PSRR(电源抑制比)。
本发明解决其技术问题是采取以下技术方案实现的：
一种宽频率内高电源抑制比的带隙基准电路，包括运算放大器VG、三极管Q0和Q1、MOS管M0，电阻R0、R1和R2、电容C0，所述运算放大器VG的正向输入端记为VP点，反相输入端记为VN点，运算放大器VG的输出端与MOS管M0的栅极相连,MOS管M0的漏极输出点记为VBG点，两个阻值相等的电阻R1分别连接于VBG点\VP点和VBG点/VN点之间，所述电阻R2和电容C0串联后与两个R1分别并联连接，电阻R0的两端分别与VP点和三极管Q0的发射极相连，三极管Q0和Q1的基极分别与各自的集电极相连，且三极管Q0和Q1的集电极相连接，三极管Q1的发射极与VN点相连，所述MOS管M0的源极连接电源VDD。
优选的，所述三极管Q0和Q1均为PNP型三极管。
优选的，所述MOS管M0为N沟道MOSFET晶体管。
优选的，所述运算放大器VG与MOS管M0、电阻R0和R1、Q0和Q1构成了二级放大器。
与现有技术相比，本发明实施例带来了以下有益效果：
本发明创造利用对称的电容C0和电阻R2用来替代米勒补偿电路。电容C0与电阻R2和R1构成左半平面零点，用来补偿第二个极点，从而保证了带隙基准电路的稳定性。
附图说明
图1为本发明创造背景技术中所述的传统带隙基准电路示意图；
图2为本发明创造实施例所述的一种宽频率内高电源抑制比的带隙基准电路示意图；
图3为本发明创造实施例中所述的PSRR(电源抑制比)分析模型；
图4为本发明创造实施例所述的PSRR(电源抑制比)仿真结果示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-4，本发明提供的一种实施例：一种宽频率内高电源抑制比的带隙基准电路，包括运算放大器VG、三极管Q0和Q1、MOS管M0，电阻R0、R1和R2、电容C0，所述运算放大器VG的正向输入端记为VP点，反相输入端记为VN点，运算放大器VG的输出端与MOS管M0的栅极相连,MOS管M0的漏极输出点记为VBG点，两个阻值相等的电阻R1分别连接于VBG点\VP点和VBG点/VN点之间，所述电阻R2和电容C0串联后与两个R1分别并联连接，电阻R0的两端分别与VP点和三极管Q0的发射极相连，三极管Q0和Q1的基极分别与各自的集电极相连，且三极管Q0和Q1的集电极相连接，三极管Q1的发射极与VN点相连，所述MOS管M0的源极连接电源VDD；其中，所述三极管Q0和Q1均为PNP型三极管，所述MOS管M0为N沟道MOSFET晶体管，所述运算放大器VG与MOS管M0、电阻R0和R1、Q0和Q1构成了二级放大器。
工作原理：本发明实施例用对称的电容C0和电阻R2用来替代米勒补偿电路。C0、R2与R1构成左半平面零点，用来补偿第二个极点，从而保证带隙基准电路的稳定性。则利用与传统带隙基准电路一样的分析方法，该二级放大器的传输函数A3(s)可表示为
其中Rout可表示为
由式(5)可见，通过适当调节各电阻电容的大小，零点1/C0R2可补偿第二个极点而该传输函数中第三个极点在高频域内，因此不会影响带隙基准电路的稳定性。我们可以得到三种情况下，主极点的位置关系为ωp 1＜ωp 2＜ωp 3，即本发明实施例的主极点频率最大。
图3为电路的电源抑制比的分析模型，Add(s)为电源到输出基准电压的传输函数，其可表示为一个极点和一个零点的系统，且该零点和极点均在较高的频域内，对于传统的带隙基准电路，俩种补偿方法对应的电源到输出基准的传输函数可分别表示为
本申请发明的电路对应的电源到输出基准传输函数可表示为
A(s)为带隙基准电路的回路传输函数，由式(3)-(5)所示，对应于三种不同的情况。β＝`1+R0/R1≈1，为电路的反馈系数。因此根据图3所示的模型，PSRR(s)可计算得到
可见，三种情况下PSRR(s)的性能极大地依赖于带隙基准电路回路的特性A(s)的结果。由于本发明电路A(s)的主极点频率最高，因此三种方法比较起来，本发明的电路下降最慢。如图4所示，和传统的米勒补偿相比较，本发明的电路取得了较宽频域内高PSRR。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (1)

1.一种宽频率内高电源抑制比的带隙基准电路，其特征在于，包括运算放大器VG、三极管Q0和Q1、MOS管M0，电阻R0、R1和R2、电容C0，所述运算放大器VG的正向输入端记为VP点，反相输入端记为VN点，运算放大器VG的输出端与MOS管M0的栅极相连,MOS管M0的漏极输出点记为VBG点，两个阻值相等的电阻R1分别连接于VBG点\VP点和VBG点/VN点之间，所述电阻R2和电容C0串联后与两个R1分别并联连接，电阻R0的两端分别与VP点和三极管Q0的发射极相连，三极管Q0和Q1的基极分别与各自的集电极相连，且三极管Q0和Q1的集电极相连接，三极管Q1的发射极与VN点相连，所述MOS管M0的源极连接电源VDD；
所述三极管Q0和Q1均为PNP型三极管；
所述三极管Q0和Q1均为PNP型三极管；
所述MOS管M0为N沟道MOSFET晶体管；
所述运算放大器VG与MOS管M0、电阻R0和R1、Q0和Q1构成了二级放大器。
CN201811408651.9A 2018-11-23 2018-11-23 一种宽频率内高电源抑制比的带隙基准电路 Active CN109445507B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811408651.9A CN109445507B (zh) 2018-11-23 2018-11-23 一种宽频率内高电源抑制比的带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811408651.9A CN109445507B (zh) 2018-11-23 2018-11-23 一种宽频率内高电源抑制比的带隙基准电路

Publications (2)

Publication Number Publication Date
CN109445507A CN109445507A (zh) 2019-03-08
CN109445507B true CN109445507B (zh) 2023-12-22

Family

ID=65554787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811408651.9A Active CN109445507B (zh) 2018-11-23 2018-11-23 一种宽频率内高电源抑制比的带隙基准电路

Country Status (1)

Country Link
CN (1) CN109445507B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112578841A (zh) * 2020-11-19 2021-03-30 北京智芯微电子科技有限公司 带隙基准电路
CN117130422A (zh) * 2022-05-19 2023-11-28 上海韦尔半导体股份有限公司 基准电压电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2392557A1 (fr) * 1977-05-25 1978-12-22 Western Electric Co Dispositif d'alimentation telephonique par batterie locale
CN103488227A (zh) * 2013-09-09 2014-01-01 广州金升阳科技有限公司 一种带隙基准电压电路
CN104090619A (zh) * 2014-07-18 2014-10-08 周国文 高工作稳定性的数模混合电路基准源
CN104113295A (zh) * 2014-04-30 2014-10-22 西安电子科技大学昆山创新研究院 一种低压全差分运算放大器电路
CN106027159A (zh) * 2016-07-06 2016-10-12 天津大学 基于调节型共射共基结构的全差分光接收机模拟前端电路
CN106055013A (zh) * 2016-04-20 2016-10-26 广东工业大学 一种无运放超低温漂的带隙基准电路
CN205692085U (zh) * 2016-04-20 2016-11-16 广东工业大学 一种无运放高阶温漂补偿的带隙基准电路
CN106155152A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种具有高电源抑制比特性的带隙基准电路
CN107526385A (zh) * 2016-06-21 2017-12-29 英飞凌科技股份有限公司 线性电压调节器
CN209198980U (zh) * 2018-11-23 2019-08-02 天津三源兴泰微电子技术有限公司 一种宽频率内高电源抑制比的带隙基准电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2392557A1 (fr) * 1977-05-25 1978-12-22 Western Electric Co Dispositif d'alimentation telephonique par batterie locale
CN103488227A (zh) * 2013-09-09 2014-01-01 广州金升阳科技有限公司 一种带隙基准电压电路
CN104113295A (zh) * 2014-04-30 2014-10-22 西安电子科技大学昆山创新研究院 一种低压全差分运算放大器电路
CN104090619A (zh) * 2014-07-18 2014-10-08 周国文 高工作稳定性的数模混合电路基准源
CN106155152A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种具有高电源抑制比特性的带隙基准电路
CN106055013A (zh) * 2016-04-20 2016-10-26 广东工业大学 一种无运放超低温漂的带隙基准电路
CN205692085U (zh) * 2016-04-20 2016-11-16 广东工业大学 一种无运放高阶温漂补偿的带隙基准电路
CN107526385A (zh) * 2016-06-21 2017-12-29 英飞凌科技股份有限公司 线性电压调节器
CN106027159A (zh) * 2016-07-06 2016-10-12 天津大学 基于调节型共射共基结构的全差分光接收机模拟前端电路
CN209198980U (zh) * 2018-11-23 2019-08-02 天津三源兴泰微电子技术有限公司 一种宽频率内高电源抑制比的带隙基准电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种高电源抑制比低噪声的带隙基准源;张涛陈远龙王影张国俊;电子技术;第2016卷(第45(03)期);全文 *

Also Published As

Publication number Publication date
CN109445507A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
WO2016015523A1 (zh) 一种具有低失调电压高psrr的带隙基准源
CN103558890B (zh) 一种具有高增益高抑制比的带隙基准电压源
WO2019104467A1 (zh) 稳压器以及电源
CN110794913B (zh) 一种采用负反馈箝位技术的带隙基准电路
CN109445507B (zh) 一种宽频率内高电源抑制比的带隙基准电路
CN111176358A (zh) 一种低功耗低压差线性稳压器
CN111158421B (zh) 一种分段补偿的带隙基准电压源电路
CN112202427B (zh) 一种翻转点可调的比较器
CN105759886A (zh) 一种降低运放失调电压影响的基准电路
CN116404991B (zh) 一种电压转电流放大电路、模拟数字转换器以及电子设备
Padilla-Cantoya et al. Capacitance multiplier with large multiplication factor, high accuracy, and low power and silicon area for floating applications
CN110879626A (zh) 一种低电源电压下的基准电路
CN209198980U (zh) 一种宽频率内高电源抑制比的带隙基准电路
CN207601665U (zh) 一种新型带隙基准源电路
CN111273722B (zh) 一种高电源抑制比的双环控制带隙基准电路
CN212276289U (zh) 一种带有负反馈的高性能cmos电压基准源
CN114546019A (zh) 一种温度系数可调的基准电压源
CN111061329A (zh) 一种高环路增益双环负反馈的带隙基准电路
CN103901936A (zh) 基于native晶体管的高电源抑制带隙基准源
Kowsalya et al. Design and analysis of high gain CMOS transconductance amplifier for low frequency application
Li et al. A 116 dB gain, 556.1 MHz GBW four-stage OTA in 65 nm CMOS
CN205507602U (zh) 一种降低运放失调电压影响的基准电路
Zhou et al. Design of a bandgap reference voltage source with low temperature coefficient and high precision
JP5199222B2 (ja) 演算増幅器および演算増幅装置
Zhang et al. High precision low power CMOS bandgap for RFID

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant