CN205692085U

CN205692085U - 一种无运放高阶温漂补偿的带隙基准电路

Info

Publication number: CN205692085U
Application number: CN201620332710.9U
Authority: CN
Inventors: 陈忠学; 章国豪; 何全; 余凯
Original assignee: Guangdong University of Technology
Current assignee: Guangdong University of Technology
Priority date: 2016-04-20
Filing date: 2016-04-20
Publication date: 2016-11-16
Anticipated expiration: 2026-04-20

Abstract

本实用新型公开一种无运放高阶温漂补偿的带隙基准电路，包括正温度系数电路、负温度系数电路和高阶补偿电路；所述正温度系数电路包括：PMOS管M1a、PMOS管M1b、PMOS管M2a、PMOS管M2b、PMOS管M3a、PMOS管M3b、PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6。述负温度系数电路包括：PMOS管M7a、PMOS管M7b、PMOS管M9a、PMOS管M9b，NPN型三极管Q3。使用无运算放大器高阶补偿基准电路降低了输出基准电压的温度系数，共源共栅结构电流镜提高了输出基准电压的电源抑制比（PSRR）。

Description

一种无运放高阶温漂补偿的带隙基准电路

技术领域

本实用新型涉及一种带隙基准电路。

背景技术

带隙基准电路作为高精度的ADC、DAC转换器以及在通信电路中的基本组件，它为其他电路模块提供一个精准的电压源或电流源。带隙基准源始终是集成电路中重要的单元模块，它的温度特性和抗噪声干扰能力是影响到集成电路精度和性能的关键因素。传统的带隙基准电路在0～70℃的温度范围内产生温度系数为50ppm/℃左右的基准电压

近年来，国内外提出了多种不同的高阶补偿技术来改善基准电路的温度特性，目前出现的高阶补偿技术包括：指数曲线补偿技术、分段线性补偿技术、基于电阻的高阶温度特性补偿方法等，例如，Ying Cao等提出了利用动态基础泄露补偿技术进行高阶补偿，使基准电压在-40～125℃范围内温度系数达到15ppm/℃；Gong Xiao-feng等利用不同的电阻材料进行高阶温度补偿，电路的温度变化范围大，但产生的温度系数很高；Leila Koushaeian等利用电流镜和运算放大器来减小温度系数，其温度系数为4.7ppm/℃；

传统的带隙基准电路如图1所示，其温度补偿的基本原理是将两个拥有相反温度系数的电压以合适的权重相加，最终获得具有与温度无关的基准电压，其公式是：

其中，V_BE,Q2是晶体管Q2的发射极基极电压，是和绝对温度成反比的负温度系数电压；R2、R3是电阻；V_T是一阶负温度系数电压，，K是玻尔兹曼常数、q是单位电荷电量、T是绝对温度。通过精确调整的比率，可以让输出量的温度系数被完全抵消，从而得到与温度无关的电压。

传统的基准电压源的缺点在于：由于晶体管V_BE与温度不是线性关系，除一阶项还有高阶非线性项，而传统的带隙基准只对V_BE的一阶项进行了补偿，其负温度相关性的V_BE高阶项并没有得到补偿，从而导致电路的温度特性较差。

对于目前出现的高阶补偿方法大都采用运算放大器去实现，或者只补偿了V_BE的一阶和部分高阶项，运算放大器的性能本身会随着温度的变化而降低。同时由于运算放大器产生的失调电压对带隙基准的输出电压带来很大影响，因此，温度系数依然不能降到很低。

实用新型内容

为了解决现有技术存在的不足，本实用新型的目的是提供一种无运放高阶温漂补偿的带隙基准电路。该电路使用无运算放大器高阶补偿基准电路降低了输出基准电压的温度系数，共源共栅结构电流镜提高了输出基准电压的电源抑制比（PSRR）。

为实现上述目的，本实用新型所采用的技术方案是：

一种无运放高阶温漂补偿的带隙基准电路，包括正温度系数电路、负温度系数电路和高阶补偿电路,正温度系数电路用于产生随温度变化正相关的电流，负温度系数电路用于产生随温度变化负相关的负温度系数电流，高阶补偿电路是由正负温度系数电路串联组成，用来补偿输出负温度相关性VBE的高阶项，使输出具有超低温漂的基准电压；所述正温度系数电路包括：PMOS管M1a、PMOS管M1b、PMOS管M2a、PMOS管M2b、PMOS管M3a、PMOS管M3b、PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6，偏置电阻R1、分压电阻R2，NPN型三极管Q1、NPN型三极管Q2，PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M8a中源极相连且与VDD连接，栅极相连且与PMOS管M1b的漏极连接，PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M8a中的漏极依次与PMOS管M1b、PMOS管M2b、PMOS管M3b、PMOS管M8b中的源极连接，PMOS管M1b的漏极通过偏置电阻R1与NMOS管M4的漏极连接，PMOS管M1b、PMOS管M2b、PMOS管M3b、PMOS管M8b中的所有栅极相连且该栅极与NMOS管M4的漏极连接，PMOS管M2b的漏极与NMOS管M4的栅极和NMOS管M5的漏极连接，NMOS管M5和 NMOS管M6中的栅极相连，PMOS管M3b的漏极与NMOS管M6中的栅极和漏极相连，NMOS管M4与NMOS管M6中源极相连且该源极与NPN型三极管Q2中的基极和集电极连接，N型三极管Q2中的发射极通过分压电阻R2连接公共地GND，NMOS管M5的源极与N型三极管Q1中的基极和集电极连接，N型三极管Q1中的发射极连接公共地GND。

进一步地，所述负温度系数电路包括：PMOS管M7a、PMOS管M7b、PMOS管M9a、PMOS管M9b，NPN型三极管Q3，电阻R3、电阻R4，所述PMOS管M7a、PMOS管M9a中的源极相连且与VDD连接，栅极也相连且与PMOS管M7b的漏极连接，PMOS管M7b的漏极与电阻R4的一端连接，电阻R4的另一端连接PMOS管M7b、PMOS管M9b中的栅极以及NPN型三极管Q3中的基极和集电极，NPN型三极管Q3中的发射极通过电阻R3接公共地GND。

进一步地，所述的高阶补偿电路包括：PNP型三极管Q4、PNP型三极管Q5，电阻R5a、电阻R5b、电阻R6、电阻R7，NMOS管M10，所述电阻R7的一端连接所述的PMOS管M8b的漏极以及所述的PMOS管M9b的漏极，电阻R7的另一端连接电阻R5a、电阻R5b的一端以及NMOS管M10中的栅极和漏极，NMOS管M10中的源极接公共地GND，电阻R5a的另一端接PNP型三极管Q5的集电极，电阻R5b的另一端接PNP型三极管Q4中的集电极和基极，PNP型三极管Q4、Q5中的基极相连，PNP型三极管Q4中的发射极接公共地GND，PNP型三极管Q5中的发射极通过电阻R6接接公共地GND。

本实用新型的有益效果：使用无运算放大器高阶补偿基准电路降低了输出基准电压的温度系数，共源共栅结构电流镜提高了输出基准电压的电源抑制比（PSRR）。

附图说明

下面结合附图和具体实施方式对本实用新型作进一步详细说明：

图1为现有技术中带隙基准电路的电路结构图；

图2为本实用新型的电路结构图。

具体实施方式

如图2所示，一种无运放高阶温漂补偿的带隙基准电路，包括正温度系数电路、负温度系数电路和高阶补偿电路,正温度系数电路用于产生随温度变化正相关的电流，负温度系数电路用于产生随温度变化负相关的负温度系数电流，高阶补偿电路是由正负温度系数电路串联组成，用来补偿输出负温度相关性VBE的高阶项，使输出具有超低温漂的基准电压；所述正温度系数电路包括：PMOS管M1a、PMOS管M1b、PMOS管M2a、PMOS管M2b、PMOS管M3a、PMOS管M3b、PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6，偏置电阻R1、分压电阻R2，NPN型三极管Q1、NPN型三极管Q2，PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M8a中源极相连且与VDD连接，栅极相连且与PMOS管M1b的漏极连接，PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M8a中的漏极依次与PMOS管M1b、PMOS管M2b、PMOS管M3b、PMOS管M8b中的源极连接，PMOS管M1b的漏极通过偏置电阻R1与NMOS管M4的漏极连接，PMOS管M1b、PMOS管M2b、PMOS管M3b、PMOS管M8b中的所有栅极相连且该栅极与NMOS管M4的漏极连接，PMOS管M2b的漏极与NMOS管M4的栅极和NMOS管M5的漏极连接，NMOS管M5和 NMOS管M6中的栅极相连，PMOS管M3b的漏极与NMOS管M6中的栅极和漏极相连，NMOS管M4与NMOS管M6中源极相连且该源极与NPN型三极管Q2中的基极和集电极连接，N型三极管Q2中的发射极通过分压电阻R2连接公共地GND，NMOS管M5的源极与N型三极管Q1中的基极和集电极连接，N型三极管Q1中的发射极连接公共地GND。

在正温度系数电路中包含一个分支偏置电路，所述偏置电路由组成共源共栅结构的偏置PMOS管M1a/M1b、偏置电阻R1和偏置NMOS管M4构成。偏置PMOS管M1a/M1b与共源共栅电流镜PMOS管M2a/M2b、M3a/M3b并联，即栅极对应相连；偏置电阻R1为PMOS管M1a/M1b提供偏置栅压；NMOS管M4的偏置栅压由中间支路PMOS管M2b的漏极提供，同时这条偏置电路为正温度系数电路提供负反馈，使A2，B2点电压更加稳定。在A2，B2点电压相等下，由分压电阻R2的作用，三极管Q1的基极-发射极电压V_BE-Q1与三极管Q2基极-发射极电压V_BE-Q2产生电压差△V_BE。由晶体管的特征知△V_BE与绝对温度成正比，进而产生正温度系数电流△V_BE/R2。在共源共栅管的作用下，A1，B1点电压和A2，B2点电压分别近似相等，这样减小了沟道长度调制效应的影响，减小了输出基准电流随电源电压变化的影响，即提高了输出基准电流的电源抑制比（PSRR）。

所述负温度系数电路包括：PMOS管M7a、PMOS管M7b、PMOS管M9a、PMOS管M9b，NPN型三极管Q3，电阻R3、电阻R4，所述PMOS管M7a、PMOS管M9a中的源极相连且与VDD连接，栅极也相连且与PMOS管M7b的漏极连接，PMOS管M7b的漏极与电阻R4的一端连接，电阻R4的另一端连接PMOS管M7b、PMOS管M9b中的栅极以及NPN型三极管Q3中的基极和集电极，NPN型三极管Q3中的发射极通过电阻R3接公共地GND。在NPN型三极管Q3上产生一个具有负温度系数的PN结电压V_BE，通过调节电阻R3来改变负温度系数。

所述的高阶补偿电路包括：PNP型三极管Q4、PNP型三极管Q5，电阻R5a、电阻R5b、电阻R6、电阻R7，NMOS管M10，所述电阻R7的一端连接所述的PMOS管M8b的漏极以及所述的PMOS管M9b的漏极，电阻R7的另一端连接电阻R5a、电阻R5b的一端以及NMOS管M10中的栅极和漏极，NMOS管M10中的源极接公共地GND，电阻R5a的另一端接PNP型三极管Q5的集电极，电阻R5b的另一端接PNP型三极管Q4中的集电极和基极，PNP型三极管Q4、Q5中的基极相连，PNP型三极管Q4中的发射极接公共地GND，PNP型三极管Q5中的发射极通过电阻R6接接公共地GND。

通过电流镜把产生负温度系数的电流成以倍数关系复制出来，将这具有正、负温度特性的两部分电流叠加后给高阶电路做高阶补偿。其中，PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M8a的宽长比（W/L）为N:1:1:M，对应的PMOS管M1b、PMOS管M2b、PMOS管M3b、PMOS管M8b的宽长比（W/L）也为N:1:1:M；PMOS管M7a、PMOS管M9a的宽长比（W/L）为1:K，对应的PMOS管M7b、PMOS管M9b的宽长比（W/L）也为1:K。高阶补偿电路模块通过PNP型三极管Q4/PNP型三极管Q5产生与V_BE高阶项符号相反的表达式，同时，NMOS管M10管上电流具有负温度特性来做更高阶补偿，达到抵消正温度系数电流中高阶非线性分量。调节电阻R5a/电阻R5b使两电阻R5a与电阻R5b上电流相等；NMOS管M10的作用是牵制C点的电压来调节补偿高阶项的温度系数值。

以上所述是本实用新型的优选实施方式而已，当然不能以此来限定本实用新型之权利范围，应当指出，对于本技术领域的普通技术人员来说，对本实用新型的技术方案进行修改或者等同替换，都不脱离本实用新型技术方案的保护范围。

Claims

1.一种无运放高阶温漂补偿的带隙基准电路，其特征在于：包括正温度系数电路、负温度系数电路和高阶补偿电路,正温度系数电路用于产生随温度变化正相关的电流，负温度系数电路用于产生随温度变化负相关的负温度系数电流，高阶补偿电路是由正负温度系数电路串联组成，用来补偿输出负温度相关性VBE的高阶项，使输出具有超低温漂的基准电压；所述正温度系数电路包括：PMOS管M1a、PMOS管M1b、PMOS管M2a、PMOS管M2b、PMOS管M3a、PMOS管M3b、PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6，偏置电阻R1、分压电阻R2，NPN型三极管Q1、NPN型三极管Q2，PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M8a中源极相连且与VDD连接，栅极相连且与PMOS管M1b的漏极连接，PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M8a中的漏极依次与PMOS管M1b、PMOS管M2b、PMOS管M3b、PMOS管M8b中的源极连接，PMOS管M1b的漏极通过偏置电阻R1与NMOS管M4的漏极连接，PMOS管M1b、PMOS管M2b、PMOS管M3b、PMOS管M8b中的所有栅极相连且该栅极与NMOS管M4的漏极连接，PMOS管M2b的漏极与NMOS管M4的栅极和NMOS管M5的漏极连接，NMOS管M5和 NMOS管M6中的栅极相连，PMOS管M3b的漏极与NMOS管M6中的栅极和漏极相连，NMOS管M4与NMOS管M6中源极相连且该源极与NPN型三极管Q2中的基极和集电极连接，N型三极管Q2中的发射极通过分压电阻R2连接公共地GND，NMOS管M5的源极与N型三极管Q1中的基极和集电极连接，N型三极管Q1中的发射极连接公共地GND。

2.根据权利要求1所述的无运放高阶温漂补偿的带隙基准电路，其特征在于：所述负温度系数电路包括：PMOS管M7a、PMOS管M7b、PMOS管M9a、PMOS管M9b，NPN型三极管Q3，电阻R3、电阻R4，所述PMOS管M7a、PMOS管M9a中的源极相连且与VDD连接，栅极也相连且与PMOS管M7b的漏极连接，PMOS管M7b的漏极与电阻R4的一端连接，电阻R4的另一端连接PMOS管M7b、PMOS管M9b中的栅极以及NPN型三极管Q3中的基极和集电极，NPN型三极管Q3中的发射极通过电阻R3接公共地GND。

3.根据权利要求2所述的无运放高阶温漂补偿的带隙基准电路，其特征在于：高阶补偿电路包括：PNP型三极管Q4、PNP型三极管Q5，电阻R5a、电阻R5b、电阻R6、电阻R7，NMOS管M10，所述电阻R7的一端连接所述的PMOS管M8b的漏极以及所述的PMOS管M9b的漏极，电阻R7的另一端连接电阻R5a、电阻R5b的一端以及NMOS管M10中的栅极和漏极，NMOS管M10中的源极接公共地GND，电阻R5a的另一端接PNP型三极管Q5的集电极，电阻R5b的另一端接PNP型三极管Q4中的集电极和基极，PNP型三极管Q4、Q5中的基极相连，PNP型三极管Q4中的发射极接公共地GND，PNP型三极管Q5中的发射极通过电阻R6连接公共地GND。