CN100589060C - 基准电压产生电路 - Google Patents

Abstract

一种基准电压产生电路，能降低差动放大器的偏置的影响，对应低电压化。包含电阻(R₀、R₀、R₃)、差动放大器(A₁)、晶体管(Q₁、Q₂、Q₃)，晶体管(Q₁、Q₂)的集电极与差动放大器的差动输入端子连接，电阻(R₀、R₀、R₃)的一端与差动放大器A₁的输出共连，2个电阻(R₀)的另一端与Q₁、Q₂的集电极连接，电阻(R₁)的另一端与Q₃的集电极及基极连接，Q₃的基极与Q₁、Q₂的基极连接，其中，Q₁、Q₂的发射极尺寸比设定为1∶N，输出在电阻(R₁)中重叠流过与Q₁或Q₂的集电极电流大体上相等的电流和具有比它大的正的温度系数的电流而在电阻(R₁)的两端产生的电压和Q₃的基极-发射极间电压(V_BE3)相加所得的电压。

Description

基准电压产生电路

技术领域

本发明涉及基准电压产生电路，特别涉及在低电压下动作，制造偏差小的基准电压产生电路。

背景技术

图1是表示输出没有温度依赖性的基准电压的现有带隙基准电压产生电路(也称为“Band-Gap-Referenced Biasing Circuit”)的构成的一个例子的图。关于这种电路，可参照非专利文献1等的记载。此基准电压产生电路具备PNP型的双极结晶体管(简称「BJT」)Q₁、Q₂、差动放大器A₁、电阻R₁、R₂。基极和集电极与地电位连接的BJT Q₁的发射极上连接有一端与差动放大器A₁的输出连接的电阻R₁的另一端，基极和集电极与地电位连接的BJT Q₂的发射极与电阻R₂的一端连接，电阻R₂的另一端上连接有一端与差动放大器A₁的输出连接的电阻R₁的另一端，电阻R₁和BJT Q₁的发射极的连接点的节点N₁、电阻R₁和R₂的连接点的节点N₂与差动放大器A₁的非反相输入端子、反相输入端子连接。另外，在N-阱工艺中，N-阱中的P+区域成为发射极，N-阱成为基极，P型基板成为集电极，该集电极与地电位连接，作为PNP型双极结晶体管而动作(参照非专利文献1)。

BJT Q₁、Q₂的发射极尺寸的比为AE(Q₁)∶AE(Q₂)＝1∶N。此电路的输出电压V_REF如下求得。

通过差动放大器A₁的负反馈，节点N₁和N₂的电位就会相等。因此，流过2个R₁的电流就会相等，流过BJT Q₁和Q₂的电流(集电极电流)也会相等。

此处，BJT Q₁和Q₂的发射极面积是Q₂一方大，因而Q₂的基极-发射极间电压V_BE2低，与Q₁的基极-发射极间电压V_BE1的差电压ΔV_BE加在电阻R₂上。此电位差ΔV_BE＝V_BE1-V_BE2由下式(1)给出。

${\mathrm{\ΔV}}_{\mathrm{BE}}=\frac{\mathrm{kT}}{q}\ln N---\left(1\right)$

先简单地说明式(1)的导出，BJT Q₁、Q₂的集电极电流I₁、I₂分别由I₁＝I_Sexp(qV_BE1/(kT))、I₂＝I_Sexp(qV_BE2/(kT))给出(其中，I_S是饱和电流，k是波尔茨曼常数，T是绝对温度，q是电子的电荷(单位电荷))，所以Q₁、Q₂的基极-发射极间电压表示为V_BE1＝(kT/q)ln(I₁/I_S)、V_BE2＝(kT/q)ln(I₂/I_S)。因而成为，

ΔV_BE＝V_BE1-V_BE2＝(kT/q)ln(I₁/I_S)-(kT/q)ln(I₂/(NI_S))

                ＝(kT/q)ln(NI₁/I₂)

I₁＝I₂时，导出上式(1)。

流过电阻R₂的电流I₂由下式(2)给出。

$I_2=\frac{{\mathrm{\ΔV}}_{\mathrm{BE}}}{R_2}=\frac{\mathrm{kT}}{R_{2q}}l\mathrm{nN}=I_1---\left(2\right)$

因而，差动放大器A₁的输出电压V_REF表示为下式(3)。

$V_{\mathrm{REF}}=V_{\mathrm{BE}1}+R_1{I}_1=V_{\mathrm{BE}1}+\frac{R_1}{R_2}\frac{\mathrm{kT}}{q}\ln N---\left(3\right)$

上式(3)中，

第1项V_BE1具有负的温度依赖性(温度系数为负，随着温度变高而电压下降)，

第2项的(R₁/R₂)(kT/q)lnN与绝对温度T成比例，具有正的温度依赖性。

因而，适当调整电阻R₁和电阻R₂比，就能消除输出电压V_REF的温度依赖性。

并且，此时的电压称为「带隙电压」，在Si的BJT中为1.2～1.3V。还有，电流I₁、I₂与绝对温度T成比例，所以称为Proportional To AbsoluteTemperature电流，简称「PTAT电流」。

这种电路大致可分为PTAT电流产生部和基准电压产生部。在图1中，电阻R₁、R₂、BJT Q₁、Q₂对应PTAT电流产生部，电阻R₁和BJTQ₁对应基准电压产生部。BJT Q₁在PTAT电流产生部和基准电压产生部中共用。

一般而言，BJT的基极-发射极间电压V_BE的工艺偏差小。因此，在差动放大器为理想的放大器的场合，能实现偏差极小的基准电压。

然而，一般接近的MOS晶体管的阈值电压V_T的偏差从数mV起大到数10mV。因此，在采用了MOS晶体管的差动放大器中，其所涉及的偏置电压会产生。

对此偏置电压以电路整体来补足，将其换算成放大器的输入电压所得的东西是所谓的输入换算偏置电压。图1的V_OS表示输入换算偏置电压。

图6表示采用了MOS晶体管的差动放大器的典型例子。差动放大器具备：源极共连，栅极上分别输入电压V_IN-、V_IN+，构成差动对的N沟道MOS晶体管M₁、M₂；连接在电源V_EXT和N沟道MOS晶体管M₁、M₂的漏极间，构成差动对的有源负载，电流镜构成的P沟道MOS晶体管M₃、M₄；连接在N沟道MOS晶体管M₁、M₂的共用源极和地间，构成恒流源的N沟道MOS晶体管M₅；连接在电源V_EXT和输出端子V_OUT间，栅极与晶体管M₄、M₂的漏极们的连接点连接的P沟道MOS晶体管M₆；以及连接在输出端子V_OUT和地间，构成恒流源的N沟道MOS晶体管M₇，N沟道MOS晶体管M₅、M₇的栅极上被供给偏压电压V_BIAS。

在此差动放大器中，特别对输入换算偏置有影响的是输入级的差动对晶体管M₁、M₂。

此偏置电压V_OS和输出电压V_REF的关系由下式(4)表示。

${{\frac{{\mathrm{dV}}_{\mathrm{REF}}}{{\mathrm{dV}}_{\mathrm{OS}}}|}_{V_{\mathrm{OS}}\→0}={\frac{{\mathrm{dV}}_{\mathrm{BE}1}}{{\mathrm{dV}}_{\mathrm{OS}}}|}_{V_{\mathrm{OS}}\→0}+R_1\frac{{\mathrm{dI}}_1}{{\mathrm{dV}}_{\mathrm{OS}}}|}_{V_{\mathrm{OS}}\→0}$

$=1+\frac{2}{\ln N}+\frac{R_1}{R_2}+\frac{R_2(1+1/\ln N)}{R_1\ln N}$

$>10---\left(4\right)$

此处，上式(4)可以通过对以下2个方程式分别以V_OS进行微分来求得。式(5)对应于图1中电阻R₂的端子间电压与BJT Q₁、Q₂的基极-发射极间电压的差电压ΔV_BE和偏置电压V_OS的和相等这一点。还有，式(6)对应于节点N₁、N₂的电压的差成为偏置电压V_OS这一点。

$I_2{R}_2=V_{\mathrm{BE}1}-V_{\mathrm{BE}2}+V_{\mathrm{OS}}=\frac{\mathrm{kT}}{q}\ln \frac{{\mathrm{NI}}_1}{I_2}+V_{\mathrm{OS}}---\left(5\right)$

I₁R₁-V_OS＝I₂R₁

(6)

根据上式(4)，在图1的电路构成的场合，偏置电压V_OS为10倍以上，表现为差动放大器A₁的输出。

这是在通常的应用中也不能忽视的量。因此，需要用激光、电熔化(電気ヒュ一ズ)等来修整电阻R₁或R₂。

还有，在图1的电路构成的场合，输出电压V_REF是1.2V～1.3V。因此，如图7所示，作为电源电压V_EXT，至少需要1.3V以上。另外，图7是对于现有电路和后述的本发明，对比表示输出电压V_OUT(V_REF)(纵轴)和电源电压V_FXT(横轴)的关系的图。

图2是表示专利文献1(特开平8-320730号公报)披露的电路构成的图。参照图2，NPN型Q₁的发射极直接与地电位连接(接地)，NPN型BJT Q₂的发射极通过电阻R₂而与地电位连接，BJT Q₁、Q₂的集电极分别与差动放大器A₁的非反相输入端子(+)、反相输入端子连接。3个电阻R₀、R₀、R₁的一端与差动放大器A₁的输出端子共连，电阻R₀、R₀的另一端分别与BJT Q₁、Q₂的集电极连接，电阻R₁的另一端与NPN型BJT Q₃的集电极和基极连接。BJT Q₃的基极与BJT Q₁、Q₂的基极连接。BJT Q₁的基极和BJT Q₂的基极之间连接有电阻R₃。BJT Q₁、Q₂的发射极尺寸比设为1：N(其中，N为给定的正整数)。在此构成中，用NPN型的BJT把ΔV_BE产生用电阻R₂与发射极连接起来，向差动放大器A₁的反馈从它们的集电极端子进行。

在图2的基准电压产生电路中，产生PTAT电流的PTAT电流产生部由电阻R₀、R₂、R₃、BJT Q₁、Q₂组成。生成温度系数为负的电压的基准电压产生部由电阻R₁和BJT Q₃组成。

BJT Q₁、Q₂、Q₃的集电极电流I₁、I₂、I₃，从后述的式(8)、(9)、(10)可以看出，具有比例关系，都成为PTAT电流。此电路的输出电压V_REF为晶体管Q₃的基极-发射极间电压V_BE3和电阻R₁的端子间电压R₁·I₁的和，由下式(7)表示。

V_REF＝V_BE3+R₁I₃

(7)

晶体管Q₃的基极-发射极间电压V_BE3具有负的温度依赖性(温度系数为负)，电流I₃具有正的温度依赖性(温度系数为正)，所以适当调整电阻R₁，与图1电路同样，就能得到温度依赖性被消除了的带隙电压。

专利文献1：特开平8-320730号公报

非专利文献1：Behzad Razavi著，黑田忠广译，“ァナログC MO S集積回路の設計”，第470-471页，图11.11，丸善株式会社

发明内容

发明打算解决的课题

根据图2的构成，能大幅度降低差动放大器的MOS的偏置所涉及的输出误差。这一点，专利文献1没有记载，是本申请的发明者等完全独自发现的特性。以下，基于本申请的发明者等所做的分析结果进行说明。

图2中的偏置电压V_OS和输出电压V_REF的关系由下式(8)表示。

R₀I₁-R₀I₂＝V_OS

(8)

还有，把BJT Q₂的基极-发射极间电压设为V_BE2，把发射极电流设为I₂′的话，基极电压由V_BE2+R₂·I₂′给出。还有，把BJT Q₂的基极接地电流放大率设为α(I₂＝αI₂′)的话，Q₂的基极电流I_B由(1-α)I₂/α给出。在图2中，BJT Q₂的基极电压，把Q₁的基极-发射极间电压设为V_BE1的话，就成为V_BE1+R₃·I_B，根据V_BE2+R₂·I₂′＝V_BE1+R₃·(1-α)I₂/α、R₃＝2R₂，导出下式(9)。

$R_2{I_2}^{\′}=R_2\frac{I_2}{\mathrm{\α}}=(V_{\mathrm{BE}1}-V_{\mathrm{BE}2})-\frac{(1-\mathrm{\α})I_1}{\mathrm{\α}}{2R}_2=\frac{\mathrm{kT}}{q}\ln \frac{{\mathrm{NI}}_1}{I_2}-\frac{(1-\mathrm{\α})I_1}{\mathrm{\α}}{2R}_2$

还有，流过电阻R₁的电流I₃是BJT Q₃的集电极电流I₁和3个BJTQ₁、Q₂、Q₃的基极电流I_B的和，因而下式(10)成立。

$I_3=I_1+{3I}_B=I_1+3\left(\frac{1-\mathrm{\α}}{\mathrm{\α}}{I}_1\right)=\frac{3-2\mathrm{\α}}{\mathrm{\α}}{I}_1---\left(10\right)$

因而，输出电压V_REF由下式(11)表示。

$V_{\mathrm{REF}}=V_{\mathrm{BE}3}+R_1{I}_3=V_{\mathrm{BE}1}+R_1\frac{3-2\mathrm{\α}}{\mathrm{\α}}{I}_1---\left(11\right)$

此处，对式(8)、(9)分别以偏置电压V_OS进行微分，再使用式(10)、(11)，求得dV_REF/dV_OS的V_OS→0的话，就得到下式(12)。

${\frac{{\mathrm{dV}}_{\mathrm{REF}}}{{\mathrm{dV}}_{\mathrm{OS}}}|}_{V_{\mathrm{OS}}\→0}={\frac{{\mathrm{dV}}_{\mathrm{BE}1}}{{\mathrm{dV}}_{\mathrm{OS}}}|}_{V_{\mathrm{OS}}\→0}+\frac{3-2\mathrm{\α}}{\mathrm{\α}}{R}_1{\frac{{\mathrm{dI}}_1}{{\mathrm{dV}}_{\mathrm{OS}}}|}_{V_{\mathrm{OS}}\→0}$

$=\frac{(\frac{R_2}{\ln N}+\frac{3-2\mathrm{\α}}{\mathrm{\α}}{R}_1)}{R_0[1-\frac{\ln N}{\ln N+\mathrm{\α}}\{\frac{\mathrm{\α}}{\ln N}-2(1-\mathrm{\α})\left\}\right]}\≈1~2---\left(12\right)$

α是BJT Q₁、Q₂的基极接地电流放大率(α＜1)。计算式(12)的话，作为dV_REF/dV_OS，得到1～2的值。因此，在图2的电路构成中，偏置电压V_OS会以1～2倍出现在输出电压中。

此值与图1的构成(偏置电压V_OS以10倍以上作为输出出现)相比，是充分小的。可以定性地说，这是因为BJT Q₁、Q₂和2个电阻R₀所涉及的放大作用。

即，输出电压V_REF变化的话，该变化的量通过电阻R₁表现为BJTQ₃的基极和集电极电位的变化。

并且，BJT Q₃的基极电位的变化成为BJT Q₁、Q₂的基极电流的变化。此电流变化由BJT Q₁、Q₂和2个电阻R₀放大，在各自的集电极(节点N₁、N₂)上出现，成为差动放大器A₁的输入。按此放大的量，与图1的构成的场合相比，以较小的输出电压V_RFF的变化，就能补正V_OS所涉及的节点N₁、N₂间的失衡。

如上所述，差动放大器的偏置电压为数mV～数10mV，所以此误差的大小，在作为存储器、逻辑电路的内部电源的应用中基本上可以忽略。即，不用修整。

然而，在图2的电路构成中，其输出电压，与图1的电路构成相同，是1.2V～1.3V。因此，电源电压需要1.3V以上。

近几年，在1.5V以下动作的LSI增多，因此，基准电压要有富余，要到1V的程度都能动作。

如上所述，在图1的电路构成中，在基准电压产生电路的构成要素中使用了MOS晶体管的场合，输出电压的偏差大，这是存在的问题。

还有，作为解决此问题的构成，在图2所示的基准电压产生电路中，输出电压设为1.2V的程度，所以为了使此基准电压产生电路动作就需要1.3V以上的电源电压，这是存在的问题。

因此，本发明是鉴于上述问题点而提出的，其目的在于提供偏差小、动作开始电压低的基准电压产生电路。

用于解决课题的方案

本申请所披露的发明，为了解决上述课题大致为以下构成。

本发明的1个方面所涉及的基准电压产生电路，具备：生成温度系数为正的第1电流的电流产生部；生成温度系数为负的电压的电压产生部；在电阻中流过温度系数为正的电流，从而生成把在上述电阻的端子间出现的温度系数为正的电压和上述温度系数为负的电压合成所得的电压的合成部，其特征在于，还具备生成温度系数为正的第2电流的补偿电流产生部，在上述电阻中流过把上述第1电流和上述第2电流合成(重叠)所得的电流，上述合成部生成把上述第1电流和上述第2电流的合成电流所涉及的上述电阻的端子电压和上述温度系数为负的电压合成所得的电压，将其作为基准电压来输出。在上述电阻中流过上述第1电流和上述第2电流的电流和。

在本发明中，优选的是，上述补偿电流产生部把与从被输出的上述基准电压中减去温度系数为负的电压所得的差电压成比例的电流作为上述第2电流来输出。在本发明中，上述第2电流与上述第1电流相比，温度系数可以大些。

在本发明中，上述合成部由差动放大器组成，上述电流产生部也可以构成为具备：一端与上述差动放大器的输出端子连接的第1电阻；集电极与上述第1电阻的另一端连接，发射极与地电位连接的第1晶体管；一端与上述差动放大器的输出端子连接的第2电阻；以及集电极与上述第2电阻的另一端连接，发射极通过第3电阻而与地电位连接的第2晶体管。上述电压产生部也可以构成为具备：一端与上述差动放大器的输出端子连接的第4电阻；以及集电极和基极与上述第4电阻的另一端连接，发射极与地电位连接的第3晶体管。上述第2晶体管的基极与上述第1晶体管的基极通过第5电阻而连接，而且，上述第3晶体管的集电极及基极与上述第1晶体管的基极连接，上述第1及第2晶体管的集电极分别与上述差动放大器的非反相输入端子及反相输入端子连接。上述补偿电流产生部也可以构成为具备：一端与上述差动放大器的输出端子连接的第6电阻；集电极与上述第4电阻的另一端连接，发射极与地电位连接的第4晶体管；以及发射极与地电位连接，集电极和基极与上述第6电阻的另一端共连，集电极和基极与上述第4晶体管的基极连接的第5晶体管。

本发明的另一方面所涉及的基准电压产生电路，具备：生成温度系数为正的第1电流的电流产生部；生成温度系数为负的电压的电压产生部；对由上述电压产生部生成了的温度系数为负的电压进行分压的分压电路；以及生成输出把在电阻中流过上述第1电流而获得的端子电压和由上述分压电路对上述温度系数为负的电压进行分压所得的电压进行合成所得的电压的合成部。

在本发明中，上述合成部由差动放大器组成。上述电流产生部也可以构成为具备：一端与上述差动放大器的输出端子连接的第1电阻；集电极与上述第1电阻的另一端连接，发射极与地电位连接的第1晶体管；一端与上述差动放大器的输出端子连接的第2电阻；以及集电极与上述第2电阻的另一端连接，发射极通过第3电阻而与地电位连接的第2晶体管。上述电压产生部也可以构成为具备：一端与上述差动放大器的输出端子连接的第4电阻；集电极与上述第4电阻的另一端连接，发射极与地电位连接的第3晶体管。具备非反相输入端子及反相输入端子分别与上述第1及第2电阻和上述第1及第2晶体管的集电极的连接点连接，输出端子与上述第3晶体管的基极连接的别的差动放大器，还具备上述第1至第3晶体管的基极共连后在上述第1至第3晶体管的共连的基极节点和地间以串联方式连接的多个电阻所组成的分压电路。也可以构成为，上述分压电路所涉及的分压输出电压被输入到上述差动放大器的非反相输入端子，上述第4电阻和上述第3晶体管的集电极的连接点与上述差动放大器的反相输入端子连接。

在本发明中，在上述电流产生部中，上述第1、第2晶体管的发射极尺寸的比设为1∶N(N为比1大的整数)。还有，上述温度系数为负的电压相当于双极晶体管的基极-发射极间电压。

在本发明中，上述温度系数为正的第1电流是与热电压(＝kT/q，其中，k是波尔茨曼常数，T是绝对温度，q是电子的电荷)成比例的电流。

本发明的1个方面所涉及的电路，具备

包含第1、第2、第3电阻、第1差动放大器、第1、第2、第3双极结晶体管，

上述第1及第2双极结晶体管的集电极分别与上述第1差动放大器的第1及第2输入端子连接，

上述第1、第2、第3电阻的一端与上述第1差动放大器的输出端子共连，

上述第1电阻的另一端与上述第1双极结晶体管的集电极连接，

上述第2电阻的另一端与上述第2双极结晶体管的集电极连接，

上述第3电阻的另一端与上述第3双极结晶体管的集电极和基极连接，

上述第3双极结晶体管的基极与上述第1及上述第2双极结晶体管的基极连接，

第1和第2双极结晶体管的发射极尺寸比设定为1∶N(其中，N是比1大的整数)，

生成具有比上述第1双极结晶体管或上述第2双极结晶体管的集电极电流大的正的温度系数的电流

的补偿电流产生电路，

在上述第3电阻中重叠流过与上述第1双极结晶体管或上述第2双极结晶体管的集电极电流相等电流和具有比与上述集电极电流相等的电流大的正的温度系数的电流，

由上述第1差动放大器输出把上述第3电阻的端子间电压和上述第3双极结晶体管的基极-发射极间电压相加所得的电压。

在本发明中，上述补偿电流产生电路具备：

发射极与地电位连接，集电极通过第4电阻而与上述第1差动放大器的输出端子连接，基极与集电极连接的第4晶体管；以及

发射极与地电位连接，集电极与上述第3晶体管的集电极连接，基极与上述第4晶体管的基极连接的第5晶体管。

在本发明中，上述第1及第2双极结晶体管的发射极尺寸的比设定为1∶N(N是比1大的整数)。

本发明的1个方面所涉及的电路，优选的是，至少具有第1、第2、第3电阻、第1差动放大器、第1、第2、第3晶体管(双极结晶体管)，该第1晶体管的集电极端子与该第1差动放大器的第1输入端子连接，第2晶体管的集电极端子与该第1差动放大器的第2输入端子连接，该第1、第2、第3电阻的一端与差动放大器的输出连接，第1电阻的另一端与第1晶体管的集电极连接，第2电阻的另一端与第2晶体管的集电极连接，第3电阻的另一端与该第3晶体管的集电极及基极连接，而且该第3晶体管的基极与该第1及该第2晶体管的基极连接，第1和第2晶体管的发射极尺寸比设定为1∶N，在该第3电阻中重叠流过与该第1晶体管或该第2晶体管的集电极电流大体上相等的电流和具有比其大的正的温度系数的电流，输出在该第3电阻两端产生了的电压和该第3晶体管的基极-发射极间电压相加所得的电压即可。

本发明的另一方面所涉及的电路，优选的是，至少具有第1电阻、第1差动放大器、第1、第2、第3晶体管(双极结晶体管)，该第1晶体管的集电极端子与该第1差动放大器的第1输入端子连接，该第2晶体管的集电极端子与该第1差动放大器的第2输入端子连接，该第1及第2晶体管的基极与该第1差动放大器的输出连接，该第1和第2晶体管的发射极尺寸比设定为1∶N，输出对该第1晶体管的基极-发射极间电压进行分压所得的电压和通过在该第1电阻中流过与该第1晶体管或该第2晶体管的集电极电流相等电流而获得的电压相加所得的电压即可。

本发明的别的方面所涉及的基准电压产生电路，具备：第1端子与地电位连接，控制端子和第2端子连接的第1晶体管；第1端子通过第1电阻而与地电位连接，控制端子与上述第1晶体管的第2端子和控制端子共连的第2晶体管；差动输入对分别与上述第1晶体管的第2端子和上述第2晶体管的第2端子连接的差动放大器；以及一端分别与上述第1及第2晶体管的第2端子连接，另一端与上述差动放大器的输出端子共连的第2及第3电阻。

本发明的又另一方面所涉及的电路，优选的是，具有第1、第2、第3电阻、沟道宽度比为1∶N的第1、第2MOS晶体管、第1差动放大器，该第1、第2电阻的一端与该差动放大器的输出连接，该第1电阻的另一端与该第1MOS晶体管的漏极及栅极和该第1差动放大器的第1输入端子连接，该第2电阻的另一端与该第2MOS晶体管的漏极和该第1差动放大器的第2输入端子连接，该第3电阻的一端与该第2MOS晶体管的源极连接，该第3电阻的另一端与地电位连接，并且，把该第1及该第2MOS晶体管的栅极域值电压设定得比BJT的基极-发射极间电压低，从该第1差动放大器的输出端子输出即可。

发明效果

根据本发明，能在减小了该第1差动放大器的偏置电压依赖性的情况下，在比1.2V低的电压下消除温度依赖性，因而偏差小，能实现温度依赖性小的基准电压产生电路。

附图说明

图1是表示现有基准电压电路的构成的一个例子的图。

图2是表示现有基准电压电路的构成的别的例子的图。

图3是表示本发明的第1实施例的构成的图。

图4是表示本发明的第2实施例的构成的图。

图5是表示本发明的第3实施例的构成的图。

图6是本发明中使用的差动放大器的实施例。

图7是表示本发明和现有基准电压电路的输出电压和外部电压的关系的图表。

图8是表示本发明的第4实施例的构成的图。

图9是表示本发明的参考例的构成的图。

标号说明

V_EXT  外部电源电压

V_REF基准电压

A₁、A₂差动放大器

R₀～R₄电阻

Q₁～Q₅双极结晶体管

M₁～M₇MOS晶体管

V_IN+差动放大器的正输入端子

V_IN-差动放大器的负输入端子

V_OUT差动放大器的输出端子

V_OS  差动放大器的输入换算偏置电压

具体实施方式

为更加详细述说上述本发明，以下参照附图来说明。本发明，参照图3，具备：生成温度系数为正的第1电流(I₁)的PTAT电流产生部(BJTQ₁、Q₂、电阻R₀、R₀、R₂、R₄)；生成温度系数为负的电压(V_BE3)的基准电压产生部(BJT Q₃、电阻R₁)；以及生成把电阻(R₁)的端子电压和上述温度系数为负的电压(V_BE3)合成所得的电压的合成部(差动放大器A₁)，还具备生成温度系数为正的第2电流的补偿电流产生部(Q₄、Q₅、电阻R₃)。PTAT电流产生部的BJT Q₁、Q₂的发射极尺寸比设定为1∶N。作为流过电阻(R₁)的电流而流过把第2电流(I₄)与第1电流(I₁)重叠所得的合成电流(和电流)(I₃)，合成部(A₁)把第1电流(I₁)和第2电流(I₄)的合成电流所涉及的电阻(R₁)的端子电压和上述温度系数为负的电压(V_BE3)合成所得的电压作为基准电压(V_REF)来输出。补偿电流产生部由把与从合成部(A₁)输出的电压(V_REF)中减去温度系数为负的电压(Q₅的基极-发射极间电压VBE)所得的差电压成比例的电流作为第2电流(I₄)来输出的电流镜构成。

根据本发明，在电阻(R₁)中重叠流过与晶体管(Q₁或Q₂)的集电极电流(I₁或I₂)大体上相等电流和具有比其大的正的温度系数的电流(I₄)，向其输出把电阻(R₁)的端子间电压和晶体管(Q₃)的基极-发射极间电压(V_BE3)相加所得的电压。

根据这种构成，能在减小了差动放大器(A₁)的偏置电压依赖性的情况下，在比1.2V低的电压下消除温度依赖性，因而偏差小，能实现温度依赖性小的基准电压产生电路。

还有，作为本发明的别的实施方式，参照图4，具备：生成温度系数为正的第1电流的PTAT电流产生部(BJT Q₁、Q₂、电阻R₁、R₁、R₂)；生成温度系数为负的电压的基准电压产生部(BJT Q₃、电阻R₀)；对由上述基准电压产生部生成了的温度系数为负的电压进行分压的分压电路(R₃、R₄)；以及生成输出把在电阻中流过上述第1电流而获得的端子电压和对上述温度系数为负的电压(V_BE)由分压电路(R₃、R₄)进行分压所得的电压合成所得的电压的合成部(差动放大器A₂)。PTAT电流产生部的BJT Q₁、Q₂的发射极尺寸比设定为1∶N。还具备非反相输入端子与PTAT电流产生部的BJT Q₁的集电极和电阻R₁的连接点连接，反相输入端子与BJT Q₁的集电极和电阻R₁的连接点连接，输出端子与BJT Q₃的基极连接的差动放大器(A₂)。BJT Q₁、Q₂、Q₃的基极共连。差动放大器(A₂)的非反相输入端子与分压电路(R₃、R₄)的输出端子连接，反相输入端子与BJT Q₃和电阻R₀的连接点连接。通过输出对BJT Q₁基极-发射极间电压(＝V_BE)进行分压所得的电压(＝{R₄/(R₃+R₄)}V_BE)和在电阻(R₀)中流过与BJT Q₁、Q₂的集电极电流(I₁或I₂)大体上相等电流而获得的电压相加所得的电压，就能在减小了该差动放大器(A₁)的偏置电压依赖性的情况下，在比1.2V低的电压下消除温度依赖性。因此，根据本发明的别的实施方式，偏差小，能实现温度依赖性小的基准电压产生电路。

根据本发明的又一别的实施方式，参照图5，具备：第1端子与地电位连接，控制端子和第2端子连接的第1晶体管(M₁)；第1端子通过第1电阻(R₂)而与地电位连接，控制端子与上述第1晶体管的第2端子和控制端子共连的第2晶体管(M₂)；差动输入对分别与上述第1晶体管的第2端子和上述第2晶体管的第2端子连接的差动放大器(A₁)；以及一端分别与上述第1及第2晶体管(M₁、M₂)的第2端子连接，另一端与上述差动放大器(A₁)的输出端共连的第2及第3电阻(R₁、R₁)。以MOS晶体管构成第1、第2晶体管(M₁、M₂)，沟道宽度(W)的比设定为1∶N。把第1及该第2MOS晶体管的栅极域值电压设定得比BJT的基极-发射极间电压低，从该第1差动放大器的输出端子输出，从而能在减小了该第1差动放大器的偏置电压依赖性的情况下，在比1.2V低的电压下消除温度依赖性，因而偏差小，能实现温度依赖性小的基准电压产生电路。另外，在此实施方式中，第1、第2晶体管也可以是发射极尺寸的比为1∶N的BJT。以下就实施例进行说明。

实施例

图3是表示本发明第一实施例的构成的图。本实施例构成为，对于图2所示的电路，对电阻R₁，使得输出电压V_REF＜带隙电压而减小其电阻值。并且，新设置用于产生具有比PTAT电流大的正的温度系数的电流的补偿电流产生部，把由补偿电流产生部生成了的电流与PTAT电流合成，使其流过电阻R₁。

更详细而言，参照图3，在本实施例的基准电压产生电路中，补偿电流产生部具备：集电极与电阻R₁、晶体管Q₃的基极和集电极的连接点连接，发射极与地电位连接的BJT Q₄；以及发射极与地电位连接，集电极和基极通过电阻R₃而与差动放大器A₁的输出连接的BJT Q₅，BJT Q₄、Q₅的基极共连，构成电流镜。

参照图3，在本实施例中，PTAT电流产生部，与图2的构成同样，具备：一端与差动放大器A₁的输出连接的电阻R₀；集电极与此电阻R₀的另一端连接，发射极与地电位连接的BJT Q₁；一端与差动放大器A₁的输出连接的电阻R₀；以及集电极与此电阻R₀的另一端连接，发射极通过电阻R₂而与地电位连接的BJT Q₂，BJT Q₁、Q₂的发射极尺寸比设为1∶N。

还有，基准电压产生部具备：一端与差动放大器A₁的输出连接的电阻R₁；以及集电极和基极与电阻R₁的另一端连接，发射极与地电位连接的BJT Q₃。BJT Q₂的基极通过电阻R₄而与BJT Q₁的基极连接，BJT Q₃的基极和集电极与BJT Q₁的基极连接。

根据这种构成，能在减小了差动放大器的偏置电压依赖性(V_OS依赖性)的情况下，在比现有技术的带隙电压(1.2V)低的电压下消除温度依赖性。图7对比表示本发明和现有技术中的输出电压和外部电压的关系。另外，在图7中，纵轴的输出电压(V_OUT)对应于输出基准电压V_REF。例如输出电压，现有技术是1.26V，而根据本发明，能消除输出电压(V_OUT)的温度依赖性，减小差动放大器的偏置电压依赖性而输出比现有技术低的输出电压。

具有比PTAT电流大的正的温度系数的电流I₅由电阻R₃和BJT Q₅生成。电阻R₃的一端与差动放大器A₁的输出端子连接，电阻R₃的另一端连接于发射极与地电位连接的BJT Q₅的基极和集电极。

还有，把BJT Q₄的集电极与BJT Q₃的集电极和电阻R₁的连接节点连接，把其基极与BJT Q₅的集电极和基极连接，从而构成电流镜，在电阻R₁中流过与电流I₅成比例的电流I₄(＝I₅)。

此处，电流镜电路(Q₄、Q₅)的输入电流I₅(BJT Q₅的集电极电流)由下式(13)表示。

$I_5=\frac{(V_{\mathrm{REF}}-V_{\mathrm{BE}})}{R_2}=I_4---\left(13\right)$

对于输出电压(基准电压)V_REF，温度依赖性被抵消，温度系数成为零的话，电流I₅的温度依赖性就由晶体管Q₅的基极-发射极间电压的负极性-V_BE来决定。

另一方面，用于产生PTAT电流的BJT Q₁和Q₂的基极-发射极间电压V_BE的差ΔV_BE由上式(1)表示。

V_BE的温度依赖性为-2mV/℃

ΔV_BE在N＝10时为+0.2mV/℃

V_BE一方的温度依赖性大达10倍的程度。

补偿电流产生部的输出电流I₄的温度系数(正特性)就比基于Q₁、Q₂的基极-发射极间电压的差电压的PTAT电流I₁的温度系数大。

因而，使得电阻R₁中也中流过补偿电流产生部的输出电流I₄，电阻R₁就能以比图2的构成的场合小的电阻值来消除输出电压的温度依赖性。关于电阻R₁的端子间电压，流过该电阻R₁的电流I₃的温度依赖性相当于把PTAT电流I₁和补偿电流产生部的输出电流I₄重叠所得的电流(和电流)(在实效上温度系数的值变大)。

此处，输出电压V_REF根据式(7)由下式(14)给出。

V_REF＝R₁·I₃+V_BE3

                         (14)

根据式(14)，通过减小电阻R₁的电阻值，由差动放大器A₁输出的基准电压V_REF就会更低。即，能输出1.2V以下的基准电压V_REF。

其次，说明本发明的第2实施例。图4是表示本发明的第2实施例的构成的图。在本实施例中，把2个BJT Q₁、Q₂(发射极尺寸比1∶N)的集电极端子和差动放大器A₁的差动输入端子分别连接，把BJT Q₁、Q₂的基极和差动放大器A₁的输出连接而作成反馈环，BJT Q₂的发射极连接于一端与地电位连接的电阻R₂，使得BJT Q₁、Q₂的基极及集电极中流过PTAT电流，把对BJT Q₁的基极-发射极间电压V_BE进行分压所得的电压和在电阻值比电阻R₁小的电阻R₀中流过PTAT电流时的电压合成，从而就能在减小了V_OS依赖性的情况下，以比现有带隙电压(1.2V)低的电压来消除温度依赖性。

此处，以下证明BJT Q₁、Q₂的集电极电流I₁、I₂为PTAT电流。

其中，α是BJT Q₂的电流放大率(I₂＝αI₂′)。

$V_{\mathrm{BE}}=V_{\mathrm{BE}1}=V_{\mathrm{BE}2}+R_2{I_2}^{\′}=V_{\mathrm{BE}2}+R_2\frac{I_2}{\mathrm{\α}}$

$V_{\mathrm{BE}1}-V_{\mathrm{BE}2}=\frac{\mathrm{kT}}{q}\ln \left(\frac{{\mathrm{NI}}_1}{I_2}\right)=R_2\frac{I_2}{\mathrm{\α}}$

在上述式(3)中，在对BJT Q₁的基极-发射极间电压V_BE1和电阻R₁共同乘以系数m(0＜m＜1)的场合，输出电压变小为m×V_RFF，而没有温度依赖性这样的特性则原样被保持，这很明显。

在本实施例中基于此原理。即，通过电阻R₃和R₄来产生基极-发射极间电压V_BE的分压电压。

另一方面，新设置BJT Q₃，把BJT Q₃的基极与BJT Q₁、Q₂的基极连接而构成电流镜。根据这种构成，在BJT Q₃中就会流过PTAT电流I₃。

在本实施例中，如图4所示，差动放大器A₂被追加，把非反相输入端子(+)与电阻R₃和R₄的连接点连接，输入基极-发射极间电压V_BE的分压电压(V_BE×R₄/(R₃+R₄))，把其输出通过电阻R₀而与BJT Q₃的集电极连接。根据要这样的构成，BJT Q₃的集电极(与差动放大器A₂的反相输入端子连接)为基极-发射极间电压V_BE的分压电压。

BJT Q₃的集电极中流过PTAT电流I₃，所以电阻R₀中也流过PTAT电流I₃。此处，把电阻R₀电阻值设为，对于不对基极-发射极间电压V_BE进行分压就能消除温度依赖性的大小，乘以与基极-发射极间电压V_BE的分压比(＝{R₄/与(R₃+R₄)})相同的系数所得的值的话，就能获得没有温度依赖性，比现有电路低的电压的基准电压V_REF。

差动放大器A₂的输出端子还与PTAT电流产生电路的电阻R₁的一端连接。差动放大器A₂的输出电压不依赖于外部电压、温度，因而能获得稳定的PTAT电流。

其次，说明本发明的第3实施例。图5是表示本发明的第3实施例的构成的图。在本实施例中，为了PTAT电流的产生和基准电压的产生，采用了MOS晶体管。

MOS晶体管的阈值电压V_T可以比BJT的基极-发射极间电压V_BE低。因此，根据本实施例，与采用了BJT的场合的构成相比，能获得更低电平的输出电压V_REF。

参照图5，本实施例由3个电阻(R₁为2个，R₂为1个)和沟道宽度比设定为1∶N的MOS晶体管M₁、M₂以及差动放大器A₁构成。

N沟道MOS晶体管M₁连接成二极管，其漏极端子和栅极端子与差动放大器A₁的非反相输入端子(+)连接。N沟道MOS晶体管M₂的漏极端子与差动放大器A₁的反相输入端子(-)连接，MOS晶体管M₂的栅极与MOS晶体管M₁的漏极及栅极连接，MOS晶体管M₂的源极与电阻R₂的一端连接。电阻R₂的另一端与地电位连接。MOS晶体管M₁、M₂的漏极分别连接于一端与差动放大器A₁的输出端子共连的2个电阻R₁、R₁的另一端。

MOS晶体管在弱反转区域(或亚域值区域)动作时，与BJT的基极-发射极间电压和集电极电流的关系同样，在栅极-源极电压和漏极电流之间，下式(16)成立。

$I_D=I_{D0}\exp \left(\frac{{\mathrm{qV}}_{\mathrm{GS}}}{\mathrm{nkT}}\right)---\left(16\right)$

此处，n是依赖于工艺的常数，通常取1～2的值。

因此，采用图5那样的构成，与使用了BJT的场合相同，在电阻R₁中流过PTAT电流I₁(＝I₂)。即，MOS晶体管M₁、M₂的栅极·源极间电压的差电压ΔV_GS＝V_GS1-V_GS2由下式(17)表示。此处，设为n＝1。因此，I₁(＝I₂)由下式(18)表示。

${\mathrm{\ΔV}}_{\mathrm{GS}}=\frac{\mathrm{kT}}{q}\ln N---\left(17\right)$

$I_2=\frac{{\mathrm{\ΔV}}_{\mathrm{GS}}}{R_2}=\frac{\mathrm{kT}}{R_{2}q}\ln N=I_1---\left(18\right)$

另一方面，MOS晶体管的域值电压V_T也具有与BJT的基极-发射极间电压V_BE大体上相同的温度依赖性。

因此，使得MOS晶体管的域值电压V_T低于BJT的基极-发射极间电压V_BE，与采用了BJT的场合相比，就能以低的输出电压V_REF来消除温度依赖性。这一点在本实施例的电路中从次式(19)成立可以看出。

V_REF＝V_T(M₁)+I₁R₁

(19)

根据式(19)可以看出，第1项具有负的，第2项具有正的温度依赖性，所以适当调整电阻R₁，就能消除温度依赖性。

此处，在本实施例中，输出电压(输出基准电压)V_REF的差动放大器的输入偏置电压依赖性是与参照图3、图4说明了的上述第1、第2实施例大体上相同的程度。

这是因为与上述第1、第2实施例同样，通过MOS晶体管M₂的放大作用，输出电压V_REF的微小变化(V_OS的程度)使得M₂的漏极电流变化，R₁使其漏极电压很大地变化。

在本实施例的电路构成中，与工艺偏差伴随的MOS晶体管的阈值电压V_T的绝对值偏差(50mV～100mV)会原样出现在输出电压(输出基准电压)V_REF上，因而也可以说不是面向特别要求高精度的用途。然而，元件数少，没有N阱、P阱等面积大的结合部，所以漏泄电流少，例如，可以面向需要1uA或其以下的低消耗电流化的用途。

其次，说明本发明的第4实施例。图8是表示本发明的第4实施例的构成的图。在本实施例中，用BJT置换了图5的N沟道MOS晶体管。

在本实施例中，输出电压V_REF与图2所示的构成大体上相同，不过，元件数少，相应降低了布置面积，这是其优点。

另一方面，必须通过电阻R₁来供给BJT Q₁和Q₂的基极电流，因而有时BJT Q₁和Q₂的电流密度比会偏离1∶N，不能输出正确的带隙电压。因此，需要某种程度的精度，不过，可以面向想降低面积的用途。

其次，说明本发明的参考例。图9是表示本发明的参考例的构成的图。参照图9，此参考例在图1所示的构成中追加了参照图3说明了的本发明的补偿电流产生部。另外，在图9中，晶体管Q₁、Q₂设为NPN型BJT，当然也可以如图1那样设为PNP型BJT。

如图9所示，补偿电流产生部具备：一端与差动放大器A₁的输出端连接的电阻R₃；发射极接地，基极和集电极与电阻R₃的另一端连接的BJT Q₃；发射极接地，集电极与BJT Q₁的集电极一起与节点N₁连接，基极与BJTQ₃的基极连接的BJT Q₄。还具备发射极接地，集电极与BJT Q₂的集电极一起与节点N₂连接，基极与BJT Q₃的基极连接的BJT Q₅。电流I₃设为(V_REF-V_BE3)/R₃，如上所述，具有正的温度系数。在BJT Q₁的集电极电流(PTAT电流)I₁上重叠I₃的镜像电流I₄而成的合成电流(和电流)流过连接在节点N₁和差动放大器A₁的输出端子之间的电阻R₁，在BJT Q₂的集电极电流(PTAT电流)I₂上重叠镜像电流I₄而成的合成电流(和电流)流过连接在节点N₂和差动放大器A₁的输出端子之间的电阻R₁。

根据图9的参考例的电路，使得在PTAT电流I₁(或I₂)上重叠由补偿电流产生部生成了的温度系数为正的电流I₄而成的电流流过电阻R₁，从而减小电阻R₁的电阻值，使得输出电压(输出基准电压)V_REF成为比图1的现有技术低的电压。另外，在由MOS晶体管构成了差动放大器A₁的场合，如上所述，偏置V_OS会以10倍的程度出现在输出上，不过，在此场合，如上所述，通过用激光、电熔化等修整电阻R₁或R₂等，或是对差动放大器附加偏置调整功能等，就能输出例如比1.26V低的基准电压V_REF。

以上就各种实施例说明了的本发明可适用于例如在电源电压1.5V以下的低电源电压下动作的存储器、逻辑、模拟集成电路等广泛的集成电路。

以上就上述实施例说明了本发明，当然，本发明不限于上述实施例的构成，而是还包括在本发明的范围内本领域技术人员能做的各种变形、修正。

Claims (8)

1.一种基准电压产生电路，具备：

生成温度系数为正的第1电流的电流产生部；

生成温度系数为负的电压的电压产生部；

在电阻中流过温度系数为正的电流，从而生成把在上述电阻的端子间出现的温度系数为正的电压和上述温度系数为负的电压合成所得的电压的合成部，

其特征在于，

还具备生成温度系数为正的第2电流的补偿电流产生部，

在上述电阻中流过把上述第1电流和上述第2电流合成所得的电流，

上述合成部生成把上述第1电流和上述第2电流的合成电流所涉及的上述电阻的端子电压和上述温度系数为负的电压合成所得的电压，将其作为基准电压来输出，

上述补偿电流产生部把以下电流作为上述第2电流来输出：该电流的值与从上述合成部输出的上述基准电压中减去温度系数为负的电压所得的差电压的值成比例。

2.根据权利要求1所述的基准电压产生电路，其特征在于，上述第2电流的温度系数比上述第1电流的温度系数大。

3.根据权利要求1所述的基准电压产生电路，其特征在于，

在上述电阻中流过上述第1电流和上述第2电流的和电流，

上述合成部把上述第1电流和上述第2电流的和电流所涉及的上述电阻的端子电压和上述温度系数为负的电压相加所得的电压作为基准电压来输出。

4.根据权利要求1所述的基准电压产生电路，其特征在于，

上述合成部由差动放大器组成，

上述电流产生部具备：

一端与上述差动放大器的输出端子连接的第1电阻；

集电极与上述第1电阻的另一端连接，发射极与地电位连接的第1晶体管；

一端与上述差动放大器的输出端子连接的第2电阻；以及

集电极与上述第2电阻的另一端连接，发射极通过第3电阻而与地电位连接的第2晶体管，

上述电压产生部具备：

一端与上述差动放大器的输出端子连接的第4电阻；以及

集电极和基极与上述第4电阻的另一端连接，发射极与地电位连接的第3晶体管，

上述第2晶体管的基极与上述第1晶体管的基极通过第5电阻而连接，而且，上述第3晶体管的集电极及基极与上述第1晶体管的基极连接，

上述第1及第2晶体管的集电极分别与上述差动放大器的非反相输入端子及反相输入端子连接，

上述补偿电流产生部具备：

一端与上述差动放大器的输出端子连接的第6电阻；

集电极与上述第4电阻的另一端连接，发射极与地电位连接的第4晶体管；以及

发射极与地电位连接，集电极和基极与上述第6电阻的另一端共连，集电极和基极与上述第4晶体管的基极连接的第5晶体管。

5.根据权利要求4所述的基准电压产生电路，其特征在于，在上述电流产生部中，上述第1、第2晶体管的发射极尺寸的比为1∶N，其中N是比1大的整数。

6.根据权利要求1所述的基准电压产生电路，其特征在于，上述温度系数为负的电压相当于双极晶体管的基极-发射极间电压。

7.根据权利要求1所述的基准电压产生电路，其特征在于，上述温度系数为正的第1电流是值与热电压的值成比例的电流，上述热电压＝kT/q，其中k是波尔茨曼常数，T是绝对温度，q是电子的电荷。

8.根据权利要求4所述的基准电压产生电路，其特征在于，上述差动放大器具备：由源极共连，栅极分别与非反相输入端子和反相输入端子连接的MOS晶体管组成的差动对；连接在上述差动对的共用源极和地间，向上述差动对供给电流的电流源；具备连接在上述差动对的MOS晶体管的漏极和电源间的负载电路的输入差动级；以及接收上述输入差动级的输出而驱动输出端子的输出级。

Images