TW300348B

TW300348B -

Info

Publication number: TW300348B
Application number: TW084113757A
Authority: TW
Original assignee: Maxim Integrated Products
Priority date: 1995-03-17
Filing date: 1995-12-22
Publication date: 1997-03-11
Also published as: JPH08320730A; KR960036117A; US5619163A

Description

A7 B7 五、發明説明（1 ) 發明背景大體上，本發明係關於類比及混合訊號（類比及數位〉稹體電路，特別是關於用於類比及混合訊號稹體電路中的能帶隙電壓基準。因不同目的而需要電壓基準，舉例而言，電壓基準會被用於類比/數位（A/D )轉換器，與及直流電壓源的調變，電壓基準的一個固有問題係其輸出電壓會受溫度影響，這是因爲主動元件（例如，電晶體）的電路所具有的操作特性（例如，基極電流及V BE)會因溫度而變，當然，必須使電壓基準電路的溫度相依性最小化，以提供一個穩定的電壓基準。在此技藝中，已知能帶隙電壓基準在某一溫度範圍內相當穩定，對於習知此技藝的人而言已熟知，半導體的能帶隙係指半導體的導通能帶的底部與共價能帶頂部的能量差，由於矽的能帶隙電壓是1. 2eV，所以，1. 2伏經濟部中央樣準局負工消費合作社印製 (請先閲請背面之注意事項再填寫本頁) 特直流電壓之能帶隙電壓基準會被選作矽基底電晶體及積體電路技術之穩定電壓基準，一般而言，習知技藝的能帶隙電壓基準係將雙極電晶體的基極一射極電壓V BE與正比絕對溫度（PTAT )電壓VPTAT相加成而被操作的， Vptat典型上是由PTAT壓降電阻發展而成的。圇1 a中，將說明習知技藝之能帶隙電壓基準甯路 1 0 ，竃壓基準電路1 0及其另一種不同設計，一般稱之爲*Widlar#能帶隙電路，一個Wi ldar能帶隙電路1 0包含一個第一電晶體1 2 、一個第二電晶體本紙張尺度適用中國國家標準（CNS ) A4規格（2丨OX297公釐） ----------B7_ _ 五、發明説明（2 ) 1 4與及一個第三電晶體i 6、電晶體1 2、1 4及1 6 都是NPN雙極電晶體，在節點18會有一個能帶隙基準電壓VREF，並連接一個負載2 0 ，例如上述的A/D轉換器、直流電壓源等等，電晶體12的集極會藉由電阻 2 2與V REF偶合，而電晶體1 2的射極會接地，電晶體 12的基極會與其集極偶合而使得電晶體12及14成爲電流鏡，電阻2 4將電晶體1 4的集極偶合至VREF，而電晶體1 4的基極會經由線2 4連接至電晶體1 2的基極，電晶體1 4的射極會經由電阻2 6而接地，作爲誤差回饋裝置的電晶體1 6，其集極會接至VREF而射極會接地，電晶體16的基極會接至電晶體14的集極，

Wi d 1 a r能帶隙電路1 0係由連接至電源Vc c的電流源2 8供給電源，電晶體1 4的尺寸會比電晶體1 2的尺寸大以補償電阻2 6的壓降，在雙極技術中，藉由具有一個相當大的射極而使得一個電晶體被作成比另一個電晶體大，在比例中，電晶體1 4的射極會比電晶體1 2的射極大4倍、8倍或1 0倍。經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁)

Wi 1 a r能帶隙電路1 〇操作如下，由於電流 I PTAT流經電阻2 2及電晶體1 2 ，電路1 〇會創造一個能帶隙電壓塞準VREF=VPTAT+VBE，電流源2 8會嘗試使流入節點3 0的電流保持固定，誤差電晶體1 6會取得來自節點3 0的電流中的某一定量，並將其與接地短路，其餘的電流會流經電晶體1 2及1 4，當調變時，電晶體1 6的基極會很接近電晶體1 4的基極電壓，這會使得本紙張尺度適用中國國家橾準（CNS ) A4規格（21.0 X 297公釐） A7 B7 五、發明説明（3 ) 電晶體1 6分流某一數量的電流，以致於電晶體1 2及 1 4之間的總結合電流會正比於絕對溫度（τκ)，當Τκ 變化時，流經電晶體12及14的電流會跟著呈線性變化，而使電壓VREF維持在所需的直流1 . 2伏特，假使 V REF的電壓增加時，流經電晶體1 6的電流會增加，而使得流經電晶體12及14的電流減少，因此，使得 VREF下降，假使，VREF要下降時，流經電晶體1 6的電流會減少，而使得流經電晶體12及14的電流增加，因此，使得VREF升至其調變的直流1. 2伏特，因此，氆晶體1 6會控制流經電晶體1 2及1 4的總電流以維持 VREF的準位，亦即，使I PTAT流經電阻2 2及電晶體 1 2 ° 經濟部中央標準局員工消費合作杜印裝 (請先閲讀背面之注意事項再填寫本頁)

Wi d 1 a r電路1 0飽受內建誤差之苦，此乃因電晶體1 2及1 4兩者的基極電流會流經電阻2 2，而造成壓降，當基極電流相當小時，仍然會在調變電壓V REF上產生約2 0 0 ppm /°C的誤差，對某些應用而言，此種程度的準確已令人滿意，但是，在其它高精度應用時，例如，高精度的A/D轉換器，會要求具有較高準確度的基準電壓。圖1B係一種已知的能帶隙電壓基準電路3 2 ，稱爲 '^!'〇1^兄〇611"，電路3 2包含一個第一電晶體3 4、 —個第二電晶體3 6、與及一個誤差放大器3 8 ，電晶體 3 4的集極會藉由一個電阻4 0與Vc c相連，而其射極會經由一個電阻4 2而接地，電晶體3 6的基極會與電晶本紙張尺度適用中國國家標準（CNS ) A4規格（21.0 X 297公釐〉-_ A7 _B7_ 五、發明説明（4 ) 體3 4的基極相接，電晶體3 6的集極會藉由一個電阻 4 4與Vc c相接，而電晶體3 6的射極會藉由上述的電阻4 2串聯電阻4 6而接地，誤差放大器3 8的輸入會與電晶體3 4及3 6的集極相接，而其輸出會在節點4 8發展出基準電壓VREF，一個負載5 0會接於輸出節點4 8 及接地之間，誤差放大器3 8的輸出也會經由線5 2而被回饋至電晶體3 4及3 6的基極，亦即，誤差放大器的輸出會提供基極電流給電晶體3 4及3 6。經濟部中央樣準局員工消費合作杜印製 (請先閲讀背面之注意事項再填寫本頁) 在Brokaw cell 3 2中，電晶體3 6比電晶3 4大以使流經這兩個電晶體的電流能夠平均，在操作時，假使，電阻4 0及4 4具有相同値，誤差放大器3 8會試著去調整電流，以致於會有相等的電流流經電晶體3 4及3 6 ，流經這二個電晶體的電流會正比於凱氏絕對溫度（Τκ )，橫跨於電阻4 2的壓降加上電晶體3 4的壓降VBE，會被用以產生能帶隙電壓VREF，Brokaw cel丨3 2並不會遭受上述Wi d 1 a r能帶隙電路的基極電流誤差問題，此乃因基極電流係由放大器3 8所供應，而不是由 PTAT電壓降電阻所供應。但是，Brokaw cel丨具有一個嚴重缺點，因爲它需要可觀的「頭空間」（headroom)(亦即，Vcc與VREF 的霄壓差）以便能適當操作，由於Brokaw cell需要至少 1伏特的「頭空間」，所以，會使Brokaw ce丨1技術對於 V c c大於2 . 2伏特的應用受到限制，意指，難以藉由其自有的輸出Vref供電給c e 1 1 ，來啓動Brokaw cell 本紙張尺度適用中國國家標準（CNS ) A4規格（21,0X 297公釐） A7 ___B7 _ 五、發明説明（5 ) ，靴帶式能帶隙電壓基準是一直爲人所渴望的，因爲，它比由Vc c或其它電壓源所操作的能能帶隙電壓基準更加穗定，有可能提供一種靴帶式Brckaw cell，這種 c e 1 1在設計上相當複雜，並且，需要相當數量的稹體電路上的有價不動產，上述的Wi d 1 a r能帶隙電路是靴帶式電路，但其優點卻被流經P TAT電壓降的基極電流所引起的誤差所掩蓋。發明之簡要說明本發明係提供一種靴帶式能帶隙電壓基準電路或「核心」（core)，其係準確的、小尺寸、並包含少量元件，藉由提供補償給PTAT電Μ降電阻處產生的基極電流誤差而完成本發明。經濟部中央標準局員工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 簡言之，本發明包含正比絕對溫度（ΡΤΑΤ )電壓降電阻與V ΒΕ電壓降晶體的串聯，以致於，可在橫跨串聯處發展出能帶隙電壓，本發明更含有一個具有一對雙極電晶體的電流產生器，這一對雙極電晶體會自P TAT電壓降電阻及V BE電壓降電晶體之間的基極電流節點導出它們的基極電流，PTAT電流產生器會與串聯相接以提供一個會流經串聯的PTAT電流，PTAT電流會由 PTAT電流產生器補償之，以反制流經PTAT電壓降電阻的基極電流效應。更特別的是，本發明的靴帶式能帶隙電壓基準包含 ' PTAT電壓降電阻與雙極V BE電壓降電晶體之串聯，以本紙張尺度適用中國國家標準（CNS ) A4規格（21.0X 297公釐） A7 __B7 五、發明説明（6 ) 致於，PTAT電流I PTAT流經串聯時，可以在橫跨串聯處發展出能帶隙電壓V REF= V PTAT+ V BE，P T A T電壓降電阻的第一節點會與一個基極電流節點相接，V BE電壓降電晶體的第一節點會與基極電流節點相接，而V ^電壓降電晶體的第二節點會接地。如上所述，靴帶式能帶隙電壓基準更包含一個連接至 V REF節點的PTAT電流產生器，以提供PTAT電流給串聯，PTAT電流產生器包含一個具有第一尺寸的第 —雙極電晶體及一個具有大於第一尺寸的第二尺寸之第二電晶體，第一雙極電晶體的基極會經由一個基極電流補償電阻而接至基極電流節點，該基極電流補償電阻會補償 P TAT電流以反制流經P TAT電壓降電阻而至基極電流節點的第一及第二電晶體的基極電流效應。經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 根據本發明，一個發展能帶隙基準電壓的方法包含下列步驟：a )以一個基極電流供應至少二個電晶體而產生 —個PTAT電流，其中，PTAT電流會因基極電流效應而被補償：b)PTAT電流施加於PTAT電壓降電阻與雙極V BE電壓降電晶體之串聯，以致於P T A T電流流經串聯時，可在橫跨串聯處發展出能帶隙電壓VREF = V PTat + V BE，其中，用於一對電晶體的基極電流係自 P TAT電壓降電阻及VBE電壓降電晶體之間的基極電流節點導出的。根據本發明，用以製造稹體電路的一個方法包含下列步驟：a )設計一個含有至少一個上述的靴帶式能帶隙電本紙張尺度適用中國國家標準（CNS>A4規格（ 210X297公釐）_'n _ 300348 A7 B7__ 五、發明説明（7 ) 壓基準之稹體電路：b )接著，根據設計，製造積糖電路

，特別的是，該方法包含一個根據R4 = 2 (R2)/P 之關係式選擇基極電流補償電阻之値的步驟’其中’ R 4 係基極電流補償電阻的電阻，R 2係將第二電晶體的射極接地的電阻之電阻値，P是Vbe電壓降電晶體的射極尺寸對第一電晶體的射極尺寸的比値。本發明的一個優點，係比Wi d 1 a r能帶隙電路或非靴帶式Brokaw cel Is更能提供非常準確的能帶隙基準電壓，本發明的能帶隙電壓基準可以提供1 0 0 ppm/ 。(：的準確度，或者比Wi d 1 a r能帶隙電路典型的 2 0 0 ppm /°C準確度更加準確。本發明的另一個優點係其可以被靴帶化而不像靴帶化的Brokaw cell —般，需要複雜的電路，結果，本發明所發展的能帶隙基準電壓可以等於或超過靴帶化 Brokaw 的準確度，卻只需更少的電路。在閱讀本發明的下述說明及硏究附圖之後，本發明的這些及其它優點，對於習於此技藝的人，將更加清楚。圖形之簡要說明圖1 a 係已知的Wi d 1 a r能帶隙電路的草圖。圖1 b 係已知的Brokaw cell的草圖。圖2 係根據本發明的能帶隙電壓基準的草圖。較佳實施例的詳細說明 ---------— (請先閲讀背面之注意事項再填寫本頁) 訂經濟部中央標準局員工消費合作社印製本紙張尺度適用中國國家標隼（CNS ) A4規格（21,0X 297公釐） 10 經濟部中央樣準局貝Η消費合作社印製 A7 __ B7 五、發明説明（8 ) 已參考習知技藝，討論過圖1 a及1 b，在圖2中，本發明的能帶隙遒壓基準電路5 4包含一個第一電晶體 Q1、一個第二電晶體Q2、及一個第三馕晶體Q3，電晶體Q 1的射極尺寸或面積A被給定一個相對値（A= 1 )，亦即，其它電晶體的尺寸將以電晶體Q 1的尺寸爲基準，電晶體Q 2射極的尺寸或面稹是A = N，其中N> 1 ，電晶體3的射極尺寸或面積是A=P，其中，P可以大於、等於或小於1，亦即，電晶體3的尺寸是由其它與本發明無關的因素所決定，不同尺寸的雙極電晶體之設計與製造，對於習於此技藝的人是相當熟悉的。

電晶體Q 3的集極會經由一個PTAT電壓降R 3而連接至能帶隙電壓基準（V REF )線5 6，電晶體Q 3的集極與基極會由線5 8連接在一起，而電晶體Q 3的射極會接地，對於熟習於此技藝的人，可辨認出電晶體Q 3及 Q 1是以電流鏡配置方式相接在一起，當電流I ρτΑΤ流經電阻R 3及電晶體Q 3時，橫跨電阻處會產生V ΡΤΑΤ電壓降，而橫跨電晶體處會產生VBE電壓降，這兩個電壓降的總和會等於能帶隙基準電壓VREF，亦即，VREF=V PTAT + V B E °

第一電晶體級6 0包含集極電阻R6與電晶體Q 1的串聯，電晶體Q 1的基極會與電晶體Q 3的基極相接，因此，在電流鏡配β下，流經電晶體Q 1的電流總量會與流經m晶體Q 3的電流總量有關，特別是，流經電晶體Q 1 的電流總量是流經Q3的電流總量的1/P倍，其中，P 本紙張尺度適用中國國家標準（CNS)A4規格（210Χ 297公釐）.11 _ (請先閱讀背面之注意事項再填寫本頁) 訂

-Q A7 ___B7 五、發明説明（9 ) 是Q 3的射極尺寸相對於Q 1射極尺寸之比値，集極電阻 R 0會接於V 5 6與節點6 2之間，電晶體Q1的集極會接於節點6 2，而電晶體Q1的射極會接地，第二電晶體級6 4包含一個集極電阻R 1、電晶體Q 2及電阻 R 2之串聯，更特別的是，集極電阻R 1會接於V REF線 5 6及節點6 6之間，電晶體Q 2的集極會接至節點6 6 ，而電晶體Q 2的射極會經由電阻R 2接地。藉由一個基極電流補償電阻R 4 ，電晶體Q 2的基極與Q 1的基極相接，如同往後之詳細說明，補償電阻R 4 會補償電晶體Q 1及Q 2的基極電流流經電阻R 3所產生的誤差，藉由電阻R 4與電晶體Q 1及Q 2之結合，可提供一個不複雜、有效率、及高準確度的能帶隙電壓基準電路。經濟部中央橾準局負工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) —個誤差放大器6 8會與電晶體Q 1及Q 2的集極相接，特別的是，誤差放大器6 8的+端輸入會與節點6 2 相接，而誤差放大器6 8的一端輸入會與節點6 6相接，誤差放大器6 8會與Vc c (典型上爲5或3伏特）及接地相接，誤差放大器6 8基本上是一個線性電壓放大器，其結構對於習於此技藝的人是相當熟習的，誤差放大器 6 8的輸出會經由線7 0與Vref相接，因此，誤差放大器6 8可以提供電流給本發明的能帶隙電壓基準5 4 ° 能帶隙電壓基準電路5 4的輸出可在VREF·輸出節點 7 2處發現，一個負載7 4會接至節點7 2及接地點，並使用電壓基準VREF，典型地，負載7 4也可接至其它電本紙張尺度適用中國國家標準（€犯）八4規格（21〇/297公釐）_12- 經濟部中央標準局員工消費合作杜印製 A7 _______B7_____ 五、發明説明（i〇) 源供應電壓。本發明的能帶隙電壓基準電路5 4操作如下，如前所述，電晶體Q 3及Q 1是電流銳，一個正比絕對溫度電流會經由電阻R 2而產生，電阻R 2被用以發展流經電阻 R 3及電晶體Q 3之PTAT電流I PTAT，假使，流經電晶體Q.1及Q 2的電流相對於溫度而言，是保持一固定的比値，則會於橫跨R 2處產生PTAT電壓降，結果， PTAT電流會流經電晶體Q1、Q2、及Q3 ， PTAT電流包含流經電阻R 3及電晶體Q 3之I ρτΑτ。接著，電晶體Q 2被因數N尺寸化成大於電晶體Q 1 以補償電阻R 2之電阻，假使R0及R 1的電阻値相同，則誤差放大器6 8將嘗試調變V REF，以使得流經第一電晶體級6 0及第二電晶體級6 4的電流相同。舉例而言，假使節點6 2及6 6的電壓變成不平衡，則誤差放大器6 8會改變線7 0的電流，以便補償，舉例而言，假使在節點6 2的電壓大於節點6 6的電壓，則誤差放大器6 8將會增加流經線7 0及5 6的電流，因此，使得流經所有電晶體Q1、Q2、Q3的電流增加，有些增加的電流會流經電阻R 3及電晶體Q 3 ，由於電晶體 Q 3及Q 1是鏡化的，所以，增加的電流會流經與電晶體級6 4有關的電晶體級6 〇，而使得橫跨電阻R0的壓降增加，因而降低節點6 2的電壓，假使節點6 2處的電壓小於節點6 6的電壓，則誤差放大器6 8會產生較少電流，而使得流經電晶體Q 1的電流比流經電晶體Q 2的電流本紙張尺度逋用中國國家橾準（CNS)A4規格（ 210X297公釐）-- -- (锖先閲讀背面之注意事項再填寫本頁) 訂 ς A7 _____B7 五、發明説明（11) 減少更多，接著，會使節點6 2的電壓準位增加，而將電路5 4導回平衡。 (請先閲讀背面之注意事項再填寫本頁) 如上所述，電晶體Q 1及Q 2的基極電流會流經電阻 R 3 ，如參考習知技藝所作之上述說明，假使未補償，將會於乂^^的電壓產生誤差，因而在vREF電壓產生相對的誤差，但是，本發明含有一個基極電流補償器，其會以第一階近似，藉由產生一個與V PT AT相等但反向的電流效應以抵鎖橫跨於電阻R 2的比誤差電壓，橫跨電阻R 2的 PTAT電壓會被減少一定數量，該數量係正比於流經電阻R 4的基極電流，因此，PTAT電流可以被降低一定數量，假使電阻R 4被已確選擇，該數量會等於流經電晶體Q 1及Q 2的基極電流，本發明中的此基極電流補償器 .包含接於電晶體Q 1及Q 2之間的電阻R 4。經濟部中央標準局貝工消费合作社印製如圖2所示，電流迴路LOOP I有助於反制經由電阻R 3流至電晶體Q 1及Q 2的基極電流所引起的誤差，由於補償電阻R 4之故，在電晶體Q 1的基極及Q 2的基極之間會有電壓降，這會使得電晶體Q 2基極的電壓減少，因此，電晶體Q 2會從電阻R 1吸取較少的電流，由於較少的電流正流過電阻R 1 ，所以，會有較少電流流過電阻R 3 ，而創造一個較小的電壓降，此横過電阻R 3的電壓降會引起與原電壓降誤差反向的補償，因此’以第—階近似而言，電阻R 4會抵銷流經電晶體Q 1及Q 2的基極電流效應。如同那些熟知此技藝的人所瞭解的，不同元件的値之本紙張尺度逋用中國國家標準（〇奶）八4規格（21.0乂297公釐）__14- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（l2 ) 選定是因應用而定的，但是，某些元件的値會與其餘元件的値有關，舉例而言，R0的値與R3値的關係如下： R 0 = P ( R 3 )，其中P是電晶體Q3及Q1的相對尺寸値，雖然，在本較佳實施例中R 1 =R 0，以使流經電晶體Q1及Q 2的電流相同，但是，R1値會因應用而定，R2値由電路設計者選擇，以提供適當數量的電流流經電晶體Q 2，來符合電路規格，在本實施例中，使用 2 7 Κ Ω 〇電阻R 3的値也可基於系統的要求而被計算，舉例而言，對一個1. 2伏特能帶隙基準電壓而言，假使，橫跨 Q3的電壓降爲0. 6伏特，則橫跨R3的電壓降應爲 0 . 6伏特，因此，使用歐姆定律得知，R 3値應爲： R 3 = 0 . 6 / I 3，，I 3.1(^&1的推導將於下說明之。補償電阻R 4的效果對於本發明的誤差抵鎖特性是相當重要的，如上所述，電路的元件之不同値及配置，可以隨系統的要求而改變，但是，如下述之推導，在電阻R 4 的適當値、R 2値的給定、及電晶體Q 3與Q 2尺寸之間，會存有一關係。基極電流補償電阻R4値之推導如上所述，VBE補償電阻R 4會藉由產生一個相等但相反的效應（第一階近似），以抵鎖流經R 3至電晶體 Q 1及Q 2的基極電流效應，因此，選擇R 4的値以使能本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-π - OW— * (請先閲讀背面之注意事項再填寫本頁) 訂經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（13 ) 帶隙電壓的誤差最小化至可接受的準位是很重要的，R 4 的値可以如下之推導而計算出來。假設R0 = R 1 ，由於放大器提供的回饋，Q 1及 Q 2的集極電流IC1及1〇2會相等，假使，Q 1及Q 2的 /9相同，則Q 1及Q 2射極電流I Ei及E2&會相等，柯希荷夫電壓定律可以應用於迴路1，而得： —V B E 1 + I B 2 ( R 4 ) + V B E 2 + I E 2 ( R 2 ) = 0 I E2 =〔 VbEI— VbE2— I B2( R 4 )〕/ R 2 其中，V ΒΕΙ是Q 1的基極一射極電壓，I B2是Q 2的基極電流，而Vbe2是Q 2的基極一射極電壓’雙極電晶體的基極一射極電壓VBE可以由下式近似化： V BE= c ( k T ) / Q ] In ( I c/ I s ) 其中，I c是集極電流，k是波茲曼常數，T是凱氏溫度，q是一個電子之電荷，而I s是一個常數，用以說明在順向一致動區的電晶體之轉換特性，由上述可知，I ε2可被計算如下： I e 2 = {〔（kT)/Q〕InN— Ib2(R4) } / R 2 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家橾準（〇奶）八4规格（210父297公釐）-16- A7 B7 五、發明説明（Μ ) 其中，N是Q 2射極面積對Q 1射極面積的比値，Q 3的射極電流I E3是I E3乘以P，I ES可以計算如下： E 3

P P { ( (kT)/q) ΙηΝ-

(R 4 ) } / R 流經電阻R 3的電流I 3給定如下：

I 3 = I E3+ I B1+ I B 2 ---------- (請先閲讀背面之注意事項再填寫本頁} 其中，IB1-Q1的基極電流，理想上，流經R3的 P T A T電流應如下：

I3, ideal = P {〔（kT)/ Q〕ΙΠΝ} / R 可得下式：藉由令I 3= I 3,i 經濟部中央樣準局員工消費合作社印製 P{〔（kT)/ci〕lnN}/R2={p k T ) / q ] 1 η N - I B2 ( R 4 ) } / R 2 } B 2 + 上式可簡化成：P IB2(R4/R2 ) = IB1+ I B 假使電晶體Q 1及Q 2的/?相同，則Ibi= 因此，爲了抵鎖基極電流（第一階近似），所需的本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 17 - Α7 ___ Β7 五、發明説明（)

如下：R4 = 2 ( R 2 ) / P 假使R0=R1=P(R3)，早期電壓誤差可以被消除掉，導致VcBl=VcB2〜VcB3，VcBl是Q 1的集極 —基極電壓，VCB2是Q 2的集極一基極電壓’而VcB3是 Q 3的集極一基/極電壓，必須指出，VBG電壓較不會因不同的放大器所需之輸入偏壓電流而定。如上所述，能帶隙電壓基準5 4包含一個PTAT篦壓降電阻R 3及VBE電壓降電晶體Q 3的串聯7 6 ，能帶隙電壓V REF等於V PTAT (橫跨電阻R 3的電壓）及 V BE (橫跨踅晶體Q 3的電壓）之和，串聯7 6的基極電流節點7 8會提供基極電流給電晶體Q 1及Q 2，能帶隙電壓基準5 4也包含一個PTAT電流產生器8 0、電阻 R 4及誤差放大器6 8，電流產生器8 0包含級6 0及. 6 4 ，更特別的是，PTAT電流產生器8 0包含電晶體 Q 1及Q 2對及電阻R 4所結合而成的電流迴流 LOOP 1 ，其會補償流經電阻R 3的電晶體Q1及Q 2 的基極電流效應。經濟部中央樣準局員工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 如上之說明，用以發展能帶隙基準電壓的方法包含： a )以一個基極電流供應至少二個電晶體，產生一個 PTAT電流，其中，PTAT電流會因兩個電晶體的基極電流效應而被補償；b)將PTAT電流施予PTAT 電壓降電阻與雙極V BE電壓降電晶體之串聯，以致於 PTAT電流流經串聯時，可以在橫跨串聯處發展出能帶隙電MVREF=VPTAT+VBE，兩個電晶體的基極電流係冢k张尺度適用中國國家標準（CNS ) A4規格（21.0X297公釐）_ 18 _ 經濟部中央樣隼局貝工消費合作社印氧 A7 ___B7_五、發明説明（16) 自PTAT電壓降電阻及V BE電壓降電晶體之間的節點導出的。根據本發明，用以製造稹體電路的方法包括設計一.個上述的靴帶化能帶隙電壓基準，並製造一個至少含有一個靴帶化能帶隙電壓基準中的積體電路，該方法也包含不同電阻値的決定。在以數個較佳實施例說明本發明之後，對於那些習於此技藝的人而言，閱讀規格及硏究附圖之後，由此而產生的別種方法、修改、變化等等，將是顯而易見的，因此，後述之申請專利範圍在本發明之精神及範圍內，將包含所有此類之代替方法、修改、變化及相似之物。 -- a (請先閣讀背面之注意事項再填寫本頁)

，1T -C-

本紙張尺度適用中國國家棟準（CNS)A4規格（ 210X 297公釐）-IQ

Claims

六、申請專利範圍 1. 一種能帶隙毽壓基準，其包含：一個PTAT電壓降電阻與V BE電壓降電晶體之串聯，.以致於可在横跨該串聯處發展出能帶隙電壓VREF=VPTAT+VBE;與及一個包含—對雙極電晶體的PTAT電流產生器，這些雙極電晶體會自該PTAT電壓降電阻及該V BE電壓降電晶體之間的一個基極電流節點處，導出它們的基極電流，該 P TAT電流產生器會與該串聯相連接，以提供一個流經該串聯的PTAT電流，該PTAT電流係由該PTAT 電流產生器所補償，以抵消流經該ΡΤΑΤΜ壓降電阻之該基極m流效應。 2 .如申請專利範圍第1項之能帶隙電壓基準，其中，該PTAT電壓降電阻的第一節點會與VREF輸出節點相連接，該PTAT電壓降電阻的第二節點會與該基極電流節點相接，該V ^電壓降電晶體的第一節點會與該基極電流節點相連接，而且，該V BE電壓降電晶體的第二節點會接地。經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 3 .如申請專利範圍第2項之能帶隙電壓基準，其中，該V BE電壓降電晶體的該第一節點是一個雙極電晶體的集極，該第二節點是該電晶體的一個射極，而且，該電晶體的基極會與該電晶體的該集極相連接。 4.如申請專利範圍第2項之能帶隙電壓基準，其中，該一$雙極電晶體包含一個具有第一尺寸的第一雙極電晶體，與及一個具有大於該第一尺寸的第二尺寸之第二雙極電晶體，其中，該第一雙極電晶體的基極會接至該基極本紙張尺度適用中國國家標準(CNS)A4規格(21〇X297公釐)-""2u -' 一 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 電流節點，而且，該第二雙極電晶體的基極會經由一個基極電流補償電阻與該基極電流節點相接，該基極《流補償電阻會補償該P TAT電流以抵消流經該P TAT電應降電阻之該基極電流效應。 5 .如申請專利範圍第4項之能帶隙電壓基準，其更包含一個誤差放大器，該放大器具有與該一對電晶體相接的輸入，與及一個與該V REF節點相接的輸出。 6 .如申請專利範圍第5項之能帶隙電壓基準，其中，該電晶體的集極會經由一個第一電阻與該乂 REF節點相接，該第一電晶體的射極會接地，該第二電晶體的集極會經由一個第二電阻與該V REF節點相接.，而該第二電晶體的射極會經由一個第三電阻接地，其中，該誤差放大器的一個第一輸入會接至該第一電晶體的該集極，而且，該誤差放大器的一個第二輸入會接至該第二電晶體的該集極。 7 .—種靴帶式能帶隙電壓基準，其包含：一個經濟部中央標準局員Η消費合作杜印製 P TAT電壓降電阻與雙極V BE電壓降電晶體之串聯，以致於PTAT電流流經該串聯時，可以在橫跨該串聯處發展出能帶隙電壓VREF=VPTAT+VBE，其中，該 P TAT電壓降電阻的第一節點會接至一個VREF輸出節點，該PTAT電壓降電阻的第二節點會接至一個基極電流節點，該V BE電壓降電晶體的第一節點會接至該基極電流節點，而該Vbe電壓降電晶體的第二節點會接地：與及 —個與該V REF節點相接的PTAT電流產生器，該 m流產生器會提供一個流經該串聯的ρτΑτ電流，該本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 六、申請專利範圍 P TAT電流產生器包含一個具有第一尺寸的第一雙極電晶體，與及一個具有大於第一尺寸的第二尺寸之第二雙極電晶體，其中，該第一雙極電晶體的基極會接至該串聯的該基極電流節點，而且，該第二雙極電晶體的基極會經由 —個基極電流補償電阻而與該基極電流節點相接，該基極電流補償電阻會補償該PTAT電流以抵消流經該 P TAT電壓降電阻至該基極電流節點的該第一及第二電晶體的基極電流效應。 8. 如申請專利範圍第7項之靴帶式能帶隙電壓基準，其中，該VBE電壓降電晶體被規劃爲與該第一電晶體相接的電流鏡。 9. 如申請專利範圍第8項之靴帶式能帶隙電壓基準，其中，該V BE電壓降電晶體是NPN電晶體，其射極接地，而集極與基極會接至該基極電流節點。經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 1 〇 .如申請專利範圍第8項之靴帶式能帶隙電壓基準，其中，該第一電晶體的集極會經由一個第一電阻接至該VREF節點，該第一電晶體的射極會接地，該第二電晶體的集極會經由一個第二電阻接至該VREF節點，該第二電晶體的射極會經由一個第三電阻而接地。 1 1 .如申請專利範圍第1 0項之靴帶式能帶隙電壓基準，其中，該第一及第二電晶體係NPN電晶體。 1 2.如申請專利範圍第1 〇項之靴帶式能帶隙電壓基準，其更含有一個誤差放大器，該誤差放大器具有與該 —對電晶體相接的輸入與及該VREF節點相接的一個输出本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） _ 22 - ABCD 8003^8 六、申請專利範圍，其中，該誤差放大器的一個第一輸入會與該第一電晶體的該集極相接，其第二輸入會與該第二電晶雔的該集極相接。 (請先閱讀背面之注意事項再填寫本頁) 1 3 .如申請專利範圍第1 2項之靴帶式能帶隙電應基準，其中，該基極電流補償電阻的電阻値係由下述關係式所決定：R 4 = 2 ( R 2 ) / P 其中，R 4是該基極電流補償電阻的電阻値，R 2是第三電阻的電阻値，P是該V BE電壓降電晶體的射極尺寸該第一電晶體的射極尺寸之比値。 1 4 .如申請專利範圍第1 3項之靴帶式能帶隙電壓基準，其中，該能帶隙電壓約爲直流1. 2伏特。 1 5.如申請專利範圍第1 3項之靴帶式能帶隙電壓基準，其中，在該能帶隙電壓的誤差小於約1 〇〇 P pm /。。。 1 6 .如申請專利範圍第1 3項之靴帶式能帶隙電壓基準，其中，該第二電晶體的該射極範圍在該第一電晶體的該射極的2至2 0倍。經濟部中央標準局員工消費合作社印製 1 7 .如申請專利範圍第1 3項之靴帶式能帶隙電壓基準，其中，該第二電晶體的該射極，是該第一電晶體的該射極的約4 、8及1 0倍中的一個。 1 8 . —種發展能帶隙基準電壓的方法，其包含下列步驟：以至少二福基極電流供應的電晶體產生一個 PTAT電流，其中，β T A T電流會因該基極電流效應而被補償：與及本紙張尺度適用中國國家橾準(CNS)A4规格(210X297公釐) -23 - C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 將該PTAT電流施於一個PTAT電壓降葡阻與雙極v BEm壓降電晶體之串聯，以致於該ρτατ€流流經該串聯時，可以在橫跨該串聯處，發展出一個能帶隙電應 VREF=VPTAT+VBE，其中，用於該一對電晶植的基極電流係自位於該P TAT電壓降電阻及該V BE電壓降電晶體之間的基極黧流節處導出。 1 9.如申請專利範圍第1 8項之發展能帶隙基準® 壓的方法，其中，產生該PTAT電流的步驟會藉由施加一個相等但相反的補償電流予該PTAT電壓降《阻’以補償流經該P TAT電壓降電阻的該基極電流效應° 2 0 . —種製造積體電路的方法，其包含下列步驟：設計一個至少含有一個靴帶化能帶隙電壓基準的稽體電路，其中，該靴帶式能帶隙電壓基準被設計成含有：一個P TAT電壓降電阻與雙極V BE電壓降電晶體之串聯’ 以致於該PTAT電流流經該串聯時，可以在橫跨該串聯處發展出一個能帶隙電壓V REF= V PTAT+V BE，其中’ 經濟部中央標準局貝工消費合作杜印製該Ρ ΤΑ T電壓降電阻的第一節點會接至V REF輸出節點，該PTAT電壓降電阻的第二節點會接至一個基極電流節點，該V BE電壓降電晶體的第一節點會接至該基極電流節點，而該νΒΕ電壓降電晶體的第二節點會接地；與及一個接至該Vref節點的電流產生器，其會提供一個流經該串聯的PTAT電流，該PTAT電流產生器包含一個具有第一尺寸的第—雙極電晶體，與及一個具有大於該第一尺寸的第二尺寸之第二雙極電晶體，其中，該第一本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) '24 : 經濟部中央梂準局員工消费合作社印裝 A8 B8 C8 D8 、申請專利範圍雙極電晶體的基極會接至該串聯的該基極電流節點，而且，該第二雙極電晶體的基極會經由一個基極電流補償電阻接至該基極電流節點，該基極電流補償電阻會補償該 PTAT電流，以抵消流經該PTAT電壓降電阻至該基極電流節點的該第一電晶體及該第二電晶體之基極電流效應：與及根據該設計，製造該稹體電路。 2 1 .如申請專利範圍第2 0項之製造積體電路的方法，其更包括以下述關係式，選擇該基極電流補償電阻之電阻値的方法：R4 = 2 (R2)/P 其中，R 4是該基極電流補償電阻的電阻値，R 2是將該第二電晶體射極接地的電阻之電阻値，而P是該V BE電壓降電晶體的射極尺寸對第一電晶體的射極尺寸之比値。 2 2 .如申請專利範圍第2 1項之製造積體電路的方法，其中，將該第一電晶體的集極連接至V REF的一個電阻R0的電阻値被選成：R0 = P (R3) 其中，R 3是PTAT電壓降電阻之値，而P是該VBE電壓降電晶體的射極尺寸對該第一電晶體的射極尺寸之比値〇 2 3 ·如申請專利範圍第2 2項之製造積體電路的方法，其中，將該第二電晶體的集極接至V 的電阻R 1 之電阻値之選擇方法，大約與電阻R 0的電阻値相同。 2 4 .如申請專利範圍第2 3項之製造積體®路的方法，其中，該p T A T電壓降電阻R 3的電阻値，以如下本紙张尺度適用中國國家梂準（〇呢）八4規/格（210父297公釐）-25. --------^餐-- (請先閲讀背面之注意事項再填寫本頁) 訂 C ABCD 六、申請專利範圍之方式被選擇之：R 3 = ( VREF— VBE) / I 3,ide 其中，VBE是橫跨該VBE電壓降電晶體的電壓降，而 I 3>ideal是流經該串聯的理想電流。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4规格（ 210X297公釐〉-26 -