CN106055013A - 一种无运放超低温漂的带隙基准电路 - Google Patents

Abstract

本发明公开一种无运放超低温漂带隙基准电路，包括正温度系数电路、负温度系数电路和高阶补偿电路,所述正温度系数电路包括各自组成共源共栅对的PMOS管M1a与PMOS管M1b、NMOS管M2a与NMOS管M2b、PMOS管M3a与PMOS管M3b、PMOS管M4a与PMOS管M4b、NMOS管M5a与NMOS管M5b、NMOS管M6a与NMOS管M6b，电阻R1、电阻R2、电阻R3、电阻R4，NPN型三极管Q1、NPN型三极管Q2。使用该基准电路大大降低了输出基准电压的温度系数，提高了基准电压源的输出基准电压范围。

Description

一种无运放超低温漂的带隙基准电路

技术领域

本发明涉及一种带隙基准电路。

背景技术

带隙基准是模拟集成电路设计中不可或缺的单元模块，它为系统提供一个恒定的直流参考电压。其温漂系数是衡量带隙基准输出量随温度变化的参数，对电路的性能有显著的影响。对于高精度的电路而言，具有超低温度系数高精度的基准源显得尤为重要，传统的利用齐纳电压构成的低阶基准电压源已不能满足当前需要，且这种不利的是要求电源电压较高。

近年来，国内外提出了多种不同的高阶补偿技术来改善基准电路的温度特性，目前出现的高阶补偿技术包括：指数曲线补偿技术、分段线性补偿技术、基于电阻的高阶温度特性补偿方法等，例如，Ying Cao等提出了利用动态基础泄露补偿技术进行高阶补偿，使基准电压在-40～125℃范围内温度系数达到15ppm/℃；Gong Xiao-feng等利用不同的电阻材料进行高阶温度补偿，电路的温度变化范围大，但产生的温度系数很高；Leila Koushaeian等利用电流镜和运算放大器来减小温度系数，其温度系数为4.7ppm/℃；

传统的带隙基准电路如图1所示，其基本原理是将两个拥有相反温度系数的电压以合适的权重相加，最终获得具有零温度系数的基准电压，其公式是：,其中，V_BE,Q2是晶体管Q2的发射极基极电压，是和绝对温度成反比的负温度系数电压；R2、R3是电阻；V_T是一阶负温度系数电压，，K是玻尔兹曼常数、q是单位电荷电量、T是绝对温度。通过精确调整的比率，可以让输出量的温度系数被完全抵消，从而得到与温度无关的电压。

传统的基准电压源的缺点在于：由于V_BE与温度不是线性关系，传统的带隙基准只对V_BE的一阶项进行了补偿，而输出负温度相关性的V_BE高阶项并没有得到补偿，从而导致电路的温度特性较差，并且基准电压难以调节，不能达到在实际中广泛的应用。

而对于目前出现的高阶补偿方法大都采用运算放大器去实现，运算放大器的性能本身会随着温度的变化而降低。同时由于运算放大器产生的失调电压对带隙基准的输出电压带来很大影响，因此，温度系数依然不能降到很低。

发明内容

为了解决现有技术存在的不足，本发明的目的是提供一种无运放超低温漂的带隙基准电路。该电路对负温度系数项的非线性部分进行补偿，同时实现输出基准电压可调节，解决温度系数较大的问题。

为实现上述目的，本发明所采用的技术方案是：

一种无运放超低温漂的带隙基准电路，包括正温度系数电路、负温度系数电路和高阶补偿电路,正温度系数电路用于产生随温度变化正相关的电流，负温度系数电路用于产生随温度变化负相关的负温度系数电流，高阶补偿电路是由正负温度系数电路串联组成，用来补偿输出负温度相关性VBE的高阶项，使输出具有超低温漂的基准电压；所述正温度系数电路包括各自组成共源共栅对的PMOS管M1a与PMOS管M1b、NMOS管M2a与NMOS管M2b、PMOS管M3a与PMOS管M3b、PMOS管M4a与PMOS管M4b、NMOS管M5a与NMOS管M5b、NMOS管M6a与NMOS管M6b，电阻R1、电阻R2、电阻R3、电阻R4，NPN型三极管Q1、NPN型三极管Q2；PMOS管M1a的源端连接到电源VDD，PMOS管M1a的漏端与PMOS管M1b的源端连接，PMOS管M1b的漏端与电阻R1上端连接，电阻R1的另一端下端与NMOS管M2a的漏端连接，NMOS管M2a的源端与NMOS管M2b的漏端连接；PMOS管M3a的源端连接到电源VDD，PMOS管M3a的漏端与PMOS管M3b的源端连接，PMOS管M3b的漏端与电阻R2上端连接，电阻R2的另一端下端与NMOS管M5a的漏端连接，NMOS管M5a的源端与NMOS管M5b的漏端连接；PMOS管M4a的源端连接到电源VDD，PMOS管M4a的漏端与PMOS管M4b的源端连接，PMOS管M4b的漏端与电阻R3上端连接，电阻R3的另一端下端与NMOS管M6a的漏端连接，NMOS管M6a的源端与NMOS管M6b的漏端连接；M2b的源端与M6b的源端共同连接到三极管Q2的集电极上，NMOS管M5b的源端连接到NPN型三极管Q1的集电极，NPN型三极管Q1的基极与自身集电极连接，NPN型三极管Q2的基极与自身集电极连接，NPN型三极管Q2的发射极与电阻R4上端连接，NPN型三极管Q1的发射极与电阻R4的另一端下端共同连接到公共地；PMOS管M1a的栅端、PMOS管M3a的栅端、PMOS管M4a的栅端、PMOS管M7a的栅端共同连接到PMOS管M1b的漏端；PMOS管M1b的栅端、PMOS管M3b的栅端、PMOS管M4b的栅端、PMOS管M7b的栅端共同连接到NMOS管M2a的漏端；NMOS管M2a的栅端与PMOS管M3b的漏端连接，NMOS管M2b的栅端与NMOS管M5a的漏端连接；NMOS管M5a的栅端和NMOS管M6a的栅端共同与PMOS管M4b漏端连接，NMOS管M5b的栅端和NMOS管M6b的栅端共同与NMOS管M6a漏端连接；NMOS管M2b的源端与NMOS管M6b的源端连接。

进一步地，所述负温度系数电路，包括组成共源共栅对的PMOS管M7a与PMOS管M7b，NPN型三极管Q3，电阻R5，NMOS管M8，PMOS管M7a的源端连接到电源VDD，PMOS管M7a的漏端与PMOS管M7b的源端连接，PMOS管M7b的漏端与NPN型三极管Q3的集电极连接，NPN型三极管Q3的基极连接到自身的集电极端，NPN型三极管Q3的发射极与电阻R5的上端连接，电阻R5的另一端下端与NMOS管M8的漏端，NMOS管M8的栅端与自身的漏端连接，NMOS管M8的源端连接到公共地。

进一步地，所述高阶补偿及输出电路，包括PNP型三极管Q4，NPN型三极管Q5，NPN型三极管Q6；电阻R6a、电阻R6b，电阻R7a、电阻R7b，电阻R 8；NMOS管M9，PNP型三极管Q4的发射极连接到电源VDD，PNP型三极管Q4的基极与自身集电极共同连接到电阻R6a的上端，电阻R6a的另一端下端连接和电阻R6b的上端共同连接到输出端V_REF上，电阻R6b的另一端下端与NMOS管M9的漏端、电阻R7a的上端以及电阻R7b的上端连接，NMOS管M9的栅端与NMOS管的栅端连接；电阻R7a的另一端下端与NPN型三极管Q5的集电极连接，三极管Q5的发射极与电阻R8的上端连接，电阻R7b的另一端下端与NPN型三极管Q6的集电极连接，三极管Q6的基极与三极管Q5的基极连接； NMOS管M9的源端、电阻R8的另一端下端以及三极管Q6的发射极共同连接到公共地。

进一步地，所述PMOS管M1a、PMOS管M3a、PMOS管M4a、PMOS管M7a的宽长比为N:1:1:M，对应的PMOS管M1b、PMOS管M3b、PMOS管M4b、PMOS管M7b的宽长比为N:1:1:M。

本发明的有益效果：使用该基准电路大大降低了输出基准电压的温度系数，提高了基准电压源的输出基准电压范围。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明：

图1为现有技术中带隙基准电路的电路结构图；

图2为本发明的电路结构图。

具体实施方式

如图2所示，一种无运放超低温漂的带隙基准电路，包括正温度系数电路、负温度系数电路和高阶补偿电路,正温度系数电路用于产生随温度变化正相关的电流，负温度系数电路用于产生随温度变化负相关的负温度系数电流，高阶补偿电路是由正负温度系数电路串联组成，用来补偿输出负温度相关性VBE的高阶项，使输出具有超低温漂的基准电压。

所述正温度系数电路，包括各自组成共源共栅对的PMOS管M1a与PMOS管M1b、NMOS管M2a与NMOS管M2b、PMOS管M3a与PMOS管M3b、PMOS管M4a与PMOS管M4b、NMOS管M5a与NMOS管M5b、NMOS管M6a与NMOS管M6b，电阻R1、电阻R2、电阻R3、电阻R4，NPN型三极管Q1、NPN型三极管Q2；为提高电流的精度，减小沟道长度调制效应，本发明采用共源共栅（cascode）结构。在正温度系数电路中包含一分支偏置电路，所述偏置电路由组成共源共栅结构的第一对偏置PMOS管M1a/M1b、偏置电阻R1和组成共源共栅结构的第二对偏置NMOS管M2a/M2b构成。第一对偏置PMOS管M1a/M1b与共源共栅电流镜PMOS管M3a/M3b、M4a/M4b并联，即栅极对应相连；偏置电阻R1为PMOS管M1a/M1b提供偏置栅压；共源共栅NMOS管M2a/M2b的偏置栅压由分压电阻R2提供，同时NMOS管M2a/M2b为正温度系数电路提供负反馈，使A2，B2点电压更加稳定。分压电阻R3为共源共栅电流镜NMOS管M5a/M5b、 M6a/M6b提供偏置栅压。在A2，B2点电压相等下，由分压电阻R4的作用，三极管Q1的基极-发射极电压V_BE-Q1与三极管Q2基极-发射极电压V_BE-Q2产生电压差△V_BE。由晶体管的特征知△V_BE与绝对温度成正比，进而产生正温度系数电流△V_BE/R4。

在共源共栅管的作用下，A1，B1点电压和A2，B2点电压分别近似相等，这样减小了沟道长度调制效应的影响，减小了输出基准电流随电源电压变化的影响，即提高了输出基准电流的电源抑制比（PSRR）。

具体的连接如下：PMOS管M1a的源端连接到电源VDD，PMOS管M1a的漏端与PMOS管M1b的源端连接，PMOS管M1b的漏端与电阻R1上端连接，电阻R1的另一端下端与NMOS管M2a的漏端连接，NMOS管M2a的源端与NMOS管M2b的漏端连接；PMOS管M3a的源端连接到电源VDD，PMOS管M3a的漏端与PMOS管M3b的源端连接，PMOS管M3b的漏端与电阻R2上端连接，电阻R2的另一端下端与NMOS管M5a的漏端连接，NMOS管M5a的源端与NMOS管M5b的漏端连接；PMOS管M4a的源端连接到电源VDD，PMOS管M4a的漏端与PMOS管M4b的源端连接，PMOS管M4b的漏端与电阻R3上端连接，电阻R3的另一端下端与NMOS管M6a的漏端连接，NMOS管M6a的源端与NMOS管M6b的漏端连接；M2b的源端与M6b的源端共同连接到三极管Q2的集电极上，NMOS管M5b的源端连接到NPN型三极管Q1的集电极，NPN型三极管Q1的基极与自身集电极连接，NPN型三极管Q2的基极与自身集电极连接，NPN型三极管Q2的发射极与电阻R4上端连接，NPN型三极管Q1的发射极与电阻R4的另一端下端共同连接到公共地；PMOS管M1a的栅端、PMOS管M3a的栅端、PMOS管M4a的栅端、PMOS管M7a的栅端共同连接到PMOS管M1b的漏端；PMOS管M1b的栅端、PMOS管M3b的栅端、PMOS管M4b的栅端、PMOS管M7b的栅端共同连接到NMOS管M2a的漏端；NMOS管M2a的栅端与PMOS管M3b的漏端连接，NMOS管M2b的栅端与NMOS管M5a的漏端连接；NMOS管M5a的栅端和NMOS管M6a的栅端共同与PMOS管M4b漏端连接，NMOS管M5b的栅端和NMOS管M6b的栅端共同与NMOS管M6a漏端连接；NMOS管M2b的源端与NMOS管M6b的源端连接。

所述负温度系数电路，包括组成共源共栅对的PMOS管M7a与PMOS管M7b，NPN型三极管Q3，电阻R5，NMOS管M8，共源共栅结构的PMOS管M7a/M7b与正温度系数共源共栅结构的PMOS管M3a/M3b、M4a/M4b并联，即栅极相连，源极相连,构成共源共栅结构电流镜，把产生正温度系数的电流成以倍数关系复制出来做负温度系数补偿。其中，M1a、M3a、M4a、M7a的宽长比（W/L）为N:1:1:M，对应的M1b、M3b、M4b、M7b的宽长比（W/L）也为N:1:1:M。PMOS管M7b的漏端与NPN型三极管Q3的集电极以及Q3的基极相连接，在三极管Q3上产生一个具有负温度系数的PN结电压V_BE，三极管Q3的发射极与电阻R5连接，电阻R5的另一端与NMOS管M8的漏极连接。通过调节电阻R5/R4的比率，使一阶正负温度系数完全抵消，从而得到接近零温度系数的基准电流；NMOS管M8的作用是将一阶补偿之后的基准电流镜像给下一结构电路做高阶补偿。

具体的连接如下：PMOS管M7a的源端连接到电源VDD，PMOS管M7a的漏端与PMOS管M7b的源端连接，PMOS管M7b的漏端与NPN型三极管Q3的集电极连接，NPN型三极管Q3的基极连接到自身的集电极端，NPN型三极管Q3的发射极与电阻R5的上端连接，电阻R5的另一端下端与NMOS管M8的漏端，NMOS管M8的栅端与自身的漏端连接，NMOS管M8的源端连接到公共地。

所述高阶补偿及输出电路，包括PNP型三极管Q4，NPN型三极管Q5，NPN型三极管Q6；电阻R6a、电阻R6b，电阻R7a、电阻R7b，电阻R 8；NMOS管M9，高阶补偿支路中的大部分电流是由NMOS管M9与NMOS管构成的电流镜复制而来，M8、M9管的宽长比（W/L）为1:K。产生补偿高阶项的正温度系数电路由电阻R7a、R7b、R8及三极管Q5、Q6构成，通过调节电阻R7a与R7b使Q5集电极和Q6的集电极电流相等。M9与正温度系数电路并联后与三极管Q4及电阻R6a、R6b串联构成高阶补偿电路，即具有正负温度系数的电流相叠加，在这里产生一个与V_BE高阶项符号相反的表达式，来抵消晶体管V_BE温度特性中非线性的分量达到补偿的目的。

具体的连接如下：PNP型三极管Q4的发射极连接到电源VDD，PNP型三极管Q4的基极与自身集电极共同连接到电阻R6a的上端，电阻R6a的另一端下端连接和电阻R6b的上端共同连接到输出端V_REF上，电阻R6b的另一端下端与NMOS管M9的漏端、电阻R7a的上端以及电阻R7b的上端连接，NMOS管M9的栅端与NMOS管的栅端连接；电阻R7a的另一端下端与NPN型三极管Q5的集电极连接，三极管Q5的发射极与电阻R8的上端连接，电阻R7b的另一端下端与NPN型三极管Q6的集电极连接，三极管Q6的基极与三极管Q5的基极连接； NMOS管M9的源端、电阻R8的另一端下端以及三极管Q6的发射极共同连接到公共地。

以上所述是本发明的优选实施方式而已，当然不能以此来限定本发明之权利范围，应当指出，对于本技术领域的普通技术人员来说，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的保护范围。

Claims (4)

1.一种无运放超低温漂的带隙基准电路，其特征在于：包括正温度系数电路、负温度系数电路和高阶补偿电路,正温度系数电路用于产生随温度变化正相关的电流，负温度系数电路用于产生随温度变化负相关的负温度系数电流，高阶补偿电路是由正负温度系数电路串联组成，用来补偿输出负温度相关性VBE的高阶项，使输出具有超低温漂的基准电压；所述正温度系数电路包括各自组成共源共栅对的PMOS管M1a与PMOS管M1b、NMOS管M2a与NMOS管M2b、PMOS管M3a与PMOS管M3b、PMOS管M4a与PMOS管M4b、NMOS管M5a与NMOS管M5b、NMOS管M6a与NMOS管M6b，电阻R1、电阻R2、电阻R3、电阻R4，NPN型三极管Q1、NPN型三极管Q2；PMOS管M1a的源端连接到电源VDD，PMOS管M1a的漏端与PMOS管M1b的源端连接，PMOS管M1b的漏端与电阻R1上端连接，电阻R1的另一端下端与NMOS管M2a的漏端连接，NMOS管M2a的源端与NMOS管M2b的漏端连接；PMOS管M3a的源端连接到电源VDD，PMOS管M3a的漏端与PMOS管M3b的源端连接，PMOS管M3b的漏端与电阻R2上端连接，电阻R2的另一端下端与NMOS管M5a的漏端连接，NMOS管M5a的源端与NMOS管M5b的漏端连接；PMOS管M4a的源端连接到电源VDD，PMOS管M4a的漏端与PMOS管M4b的源端连接，PMOS管M4b的漏端与电阻R3上端连接，电阻R3的另一端下端与NMOS管M6a的漏端连接，NMOS管M6a的源端与NMOS管M6b的漏端连接；M2b的源端与M6b的源端共同连接到三极管Q2的集电极上，NMOS管M5b的源端连接到NPN型三极管Q1的集电极，NPN型三极管Q1的基极与自身集电极连接，NPN型三极管Q2的基极与自身集电极连接，NPN型三极管Q2的发射极与电阻R4上端连接，NPN型三极管Q1的发射极与电阻R4的另一端下端共同连接到公共地；PMOS管M1a的栅端、PMOS管M3a的栅端、PMOS管M4a的栅端、PMOS管M7a的栅端共同连接到PMOS管M1b的漏端；PMOS管M1b的栅端、PMOS管M3b的栅端、PMOS管M4b的栅端、PMOS管M7b的栅端共同连接到NMOS管M2a的漏端；NMOS管M2a的栅端与PMOS管M3b的漏端连接，NMOS管M2b的栅端与NMOS管M5a的漏端连接；NMOS管M5a的栅端和NMOS管M6a的栅端共同与PMOS管M4b漏端连接，NMOS管M5b的栅端和NMOS管M6b的栅端共同与NMOS管M6a漏端连接；NMOS管M2b的源端与NMOS管M6b的源端连接。

2.根据权利要求1所述的无运放超低温漂的带隙基准电路，其特征在于：所述负温度系数电路，包括组成共源共栅对的PMOS管M7a与PMOS管M7b，NPN型三极管Q3，电阻R5，NMOS管M8，PMOS管M7a的源端连接到电源VDD，PMOS管M7a的漏端与PMOS管M7b的源端连接，PMOS管M7b的漏端与NPN型三极管Q3的集电极连接，NPN型三极管Q3的基极连接到自身的集电极端，NPN型三极管Q3的发射极与电阻R5的上端连接，电阻R5的另一端下端与NMOS管M8的漏端，NMOS管M8的栅端与自身的漏端连接，NMOS管M8的源端连接到公共地。

3.根据权利要求2所述的无运放超低温漂的带隙基准电路，其特征在于：所述高阶补偿及输出电路，包括PNP型三极管Q4，NPN型三极管Q5，NPN型三极管Q6；电阻R6a、电阻R6b，电阻R7a、电阻R7b，电阻R 8；NMOS管M9，PNP型三极管Q4的发射极连接到电源VDD，PNP型三极管Q4的基极与自身集电极共同连接到电阻R6a的上端，电阻R6a的另一端下端连接和电阻R6b的上端共同连接到输出端V_REF上，电阻R6b的另一端下端与NMOS管M9的漏端、电阻R7a的上端以及电阻R7b的上端连接，NMOS管M9的栅端与NMOS管的栅端连接；电阻R7a的另一端下端与NPN型三极管Q5的集电极连接，三极管Q5的发射极与电阻R8的上端连接，电阻R7b的另一端下端与NPN型三极管Q6的集电极连接，三极管Q6的基极与三极管Q5的基极连接； NMOS管M9的源端、电阻R8的另一端下端以及三极管Q6的发射极共同连接到公共地。

4.根据权利要求3所述的无运放超低温漂的带隙基准电路，其特征在于：所述PMOS管M1a、PMOS管M3a、PMOS管M4a、PMOS管M7a的宽长比为N:1:1:M，对应的PMOS管M1b、PMOS管M3b、PMOS管M4b、PMOS管M7b的宽长比为N:1:1:M。