CN110989758B - 一种带高阶补偿电路的基准源电路结构 - Google Patents

Abstract

本发明公开了一种带高阶补偿电路的基准源电路结构，包括：pnp型三极管Q1、Q2、Q3、Q4、Q5，p型MOS管M1、M2、M3、M4、M5、M6、M7、M8，n型MOS管M9，M10，电阻R1、R2、R3，以及单端输出运放A1；p型MOS管M1、M2、M3，单端输出运放A1，电阻R1，以及pnp型三极管Q1、Q2、Q3、Q4构成正温度系数电流产生电路，用于产生包含一阶项和高阶项的电流；其中，Q1并联在Q2上，Q3并联在Q4；p型MOS管M5、M6、M7、M8、M9、M10，电阻R3，以及pnp型三极管Q5构成零温度系数电流产生电路，用于为Q3提供电流偏置；p型MOS管M4，电阻R2，以及pnp型三极管Q5构成输出支路，用于输出基准电压。本发明的结构设计简便且温度系数较低。

Description

一种带高阶补偿电路的基准源电路结构

技术领域

本发明属于模拟集成电路设计技术领域，特别涉及一种带高阶补偿电路的基准源电路结构。

背景技术

基准被广泛的应用在各种电子产品中，如蓝牙、智能电表、无线传感器等，是最基本的模拟电路之一。然而芯片工作的温度往往不是恒定的，随着温度的变化，基准电压往往也会改变，会影响整体电路的性能。

温度系数成为基准设计的一个重要指标，常用T_C表示，其公式为：

其中，ΔT代表基准源工作的温度范围，V_max是该温度范围内基准最大电压，V_min是该温度范围内基准最小电压，V_ref表示该温度温度范围内基准源的平均电压；基准温度系数常用单位为ppm/℃。

传统一阶补偿的基准电路温度系数一般大于10ppm/℃，如图1所示。随着电子产品的不断发展，这些传统的一阶补偿的基准源已经满足不了无线传感器、高精度数模转换器等应用的要求，因此需要对基准源进行高阶补偿，以降低其温度系数。

为了获得更好的温度系数，1980年，David P等人对三极管的温度特性进行了精确分析，提出了三极管的温度系数由一阶温度项和高阶温度项组成，如图2所示。对三极管温度系数的分析为基准的温度系数补偿提出了理论依据，并从理论上提出了补偿三极管温度系数的方法，但是并没有提出相应的电路。2006年，Sen-Wen Hsiao等人提出利用不同温度系数电阻实现三极管的二阶温度温度项补偿，对VBE(T)进行泰勒展开，两个具有不同温度系数的电阻的比值，同样可以将其对于温度T进行泰勒展开，得到关于温度T的高阶项，而抵消掉VBE(T)中的高阶项，实现高阶温度补偿的目的，但是该方法不能保证完全抵消掉高阶项，这篇文章设计的基准源温度系数达到10ppm/℃，不能满足例如高精度数模转换器的要求。2016年，北京大学信息技术研究所Ruocheng Wang等人提出了一种利用mos管亚阈值区特性，对三极管高阶温度系数进行补偿的方法，该方法能较好的补偿三极管的高阶项，最小温度系数达到1.67ppm/℃，但是设计方法较为复杂，且没有实际流片结果支持。

综上，亟需一种设计简单，且具有较低温度系数(小于2ppm/℃)的基准电路。

发明内容

本发明的目的在于提供一种带高阶补偿电路的基准源电路结构，以解决现有补偿电路中存在的电路结构复杂和温度系数不够低的技术问题。本发明的结构设计简便且温度系数较低。

为达到上述目的，本发明采用以下技术方案：

本发明的一种带高阶补偿电路的基准源电路结构，包括：pnp型三极管Q1、Q2、Q3、Q4、Q5，p型MOS管M1、M2、M3、M4、M5、M6、M7、M8，M9，M10，电阻R1、R2、R3，以及单端输出运放A1；

p型MOS管M1、M2、M3，单端输出运放A1，电阻R1，以及pnp型三极管Q1、Q2、 Q3、Q4构成正温度系数电流产生电路，用于产生包含一阶项和高阶项的电流；其中，Q1并联在Q2上，Q3并联在Q4；

p型MOS管M5、M6、M7、M8、M9、M10，电阻R3，以及pnp型三极管Q5构成零温度系数电流产生电路，用于为Q3提供电流偏置；

p型MOS管M4，电阻R2，以及pnp型三极管Q5构成输出支路，用于输出基准电压。

本发明的进一步改进在于，所述p型MOS管M1、M2、M3，单端输出运放A1，电阻R1，以及pnp型三极管Q1、Q2、Q3、Q4构成正温度系数电流产生电路具体为：

p型MOS管M1、M2、M3的源极接电源VDD，栅极接单端输出运放A1的输出端；

单端输出运放A1的正端接p型MOS管M2的漏端和电阻R1的一端，负端接p型MOS 管M3的漏端和pnp型三极管Q4的发射极；

电阻R1的另一端接pnp型三极管Q2的发射极；pnp型三极管Q1的发射极接pnp型三极管Q2的基极，pnp型三极管Q3的发射极接pnp型三极管Q4的基极，pnp型三极管Q1、Q2、 Q3、Q4的集电极接地；

p型MOS管M1的漏极与pnp型三极管Q3的发射极和pnp型三极管Q4的基极相连；pnp型三极管Q2的基极和pnp型三极管Q1的发射极接零温度系数电流产生电路输出。

本发明的进一步改进在于，所述p型MOS管M5、M6、M7、M8、M9、M10，电阻R3，以及pnp型三极管Q5构成零温度系数电流产生电路具体为，

p型MOS管M5、M6、M7、M8源极接电源VDD；p型MOS管M5、M8的栅极与正温度系数电流产生电路中p型MOS管M1、M2、M3的栅极相连；p型MOS管M6的栅极与p 型MOS管M7的栅极相连，p型MOS管M6、M7的栅极与p型MOS管M6的漏极相连；p 型MOS管M9的栅极与p型MOS管M10的栅极相连，p型MOS管M9、M10的栅极与p型 MOS管M9的源极相连；

p型MOS管M9的源极与pnp型三极管Q5的发射极相连，p型MOS管M10的源极与电阻R3的一端相连，电阻R3的另一端接地；

p型MOS管M7、M8的漏极相连，作为零温度系数电流产生电路的输出端，与正温度系数电流产生电路中pnp型三极管Q2的基极及pnp型三极管Q1的发射极相连接。

本发明的进一步改进在于，所述p型MOS管M4，电阻R2，以及pnp型三极管Q5构成输出支路具体为，

p型MOS管M4的栅极与正温度系数电流产生电路中p型MOS管M1、M2、M3管的栅极相连；p型MOS管M4的源极接电源VDD，漏极接电阻R2的一端，R2的另外一端与pnp 型三极管Q5的发射极相连；基准电压从p型MOS管M4的漏极输出。

本发明的进一步改进在于，还包括：trim电路，用于对流入pnp型三极管Q1发射极的电流进行控制，对输出电压的高阶项进行修调。

本发明的进一步改进在于，基准电压输出的温度系数均小于2ppm/℃。

与现有技术相比，本发明具有以下有益效果：

本发明的补偿电路，电路结构比较简单，在传统基准电路的基础上，仅通过增加少数mos 管和三极管就可以明显减小基准电压的温度系数。具体的，相对于图1中传统的基准源电路，本发明增加了Q₁和Q₃两个三极管，分别并联在管Q₂和Q₄管上，同时增加一路零温度系数电流I2用来给Q₃管提供电流偏置，零温度系数电流产生电路由M5、M6、M7、M8、M9、M10、Q₅、R3组成。流入Q₃管的电流由两部分组成，I2＝IPTAT+I4，M9和M10是工作在饱和区的且尺寸相同的两个mos管，所以可以得到I4＝VBE3/R3，因为VBE3是负温度特性，所以选择合适大小的IPTAT和I4可以使得I2为零温度特性电流(仅考虑一阶项)。正温度系数电流产生电路产生的电流包含一阶项和高阶项，该电流在输出支路上电阻上的压降可以对输出支路三极管Q5发射极-基极电压的一阶项和高阶项均起到补偿作用。调节Q2,Q4管发射极的电流密度可以对一阶项进行补偿，调节流过三极管Q1管发射极的电流温度系数可以对输出的高阶项进行补偿。

本发明的输出支路中，为了减小电路复杂性，三极管Q5与零温度系数电流产生电路复用。

本发明提出的补偿电路灵活性强，可以根据需要灵活地增加修调电路，在芯片制作出来后根据实际补偿效果再次进行修调以获得更低的温度系数。

本发明经过仿真验证，并采用中国 台湾联华电子标准CMOS 55nm工艺实际流片验证，仿真和测试结果良好，基准电压输出的温度系数小于2ppm/℃，证明本发明电路的可靠性和实用性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面对实施例或现有技术描述中所需要使用的附图做简单的介绍；显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是传统基准电路的电路示意图；

图2是目前考虑三极管高阶项后三极管基极-发射极电压随温度变化曲线示意图；

图3是本发明实施例的一种带高阶补偿电路的基准源电路结构的示意图；

图4是本发明实施例中，温度系数仿真结果示意图。

具体实施方式

为使本发明实施例的目的、技术效果及技术方案更加清楚，下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述；显然，所描述的实施例是本发明一部分实施例。基于本发明公开的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例，都应属于本发明保护的范围。

请参阅图3，本发明实施例的一种带高阶补偿电路的基准源电路结构，是一种基准源高阶补偿电路，包括：一个正温度系数电流产生电路、一个零温度系数电流产生电路以及一条输出支路；具体包括五个pnp型三极管(Q1、Q2、Q3、Q4、Q5、)，十个p型MOS管(M1、M2、 M3、M4、M5、M6、M7、M8、M9、M10)，三个电阻(R1、R2、R3、)以及一个单端输出运放(A1)。

其中，M1管、M2管、M3管、运放A1、电阻R1、三极管Q1、Q2、Q3、Q4构成正温度系数电流产生电路。M1管、M2管、M3管源极接电源(VDD)、栅极同时接运放A1的输出端，运放A1的正端接M2管的漏端和电阻的一端，负端接M3管的漏端和三极管Q4的发射极；电阻的另一端接三极管Q2的发射极；三极管Q1的发射极接Q2的基极，三极管Q3的发射极接Q4的基极，三极管Q1、Q2、Q3、Q4的集电极接地；M1管的漏极与Q3的发射极和Q4的基极相连；Q2的基极和Q1的发射极接零温度系数电流产生电路输出。

M5管、M6管、M7管、M8管、M9管、M10管以及电阻R3和三极管Q5构成零温度系数电流产生电路。M5管、M6管、M7管、M8管源极接电源(VDD)，M5管和M8管的栅极与正温度系数电流产生电路中M1-M3管的栅极相连，M6管和M7管的栅极相连，同时M6 管和M7管的栅极与M6管的漏极相连；M9管和M10管栅极相连同时与M9的源极相连，M9 管的源极与三极管Q5的发射极相连，M10的源极与电阻R3的一端相连，电阻R3的另一端接地；M7与M8的漏极相连，作为零温度系数电流产生电路的输出端与正温度系数电流产生电路中三极管Q2的基极和三极管Q1的发射极相连接。

M4管、电阻R2以及三极管Q5构成输出支路。其中为了减小电路复杂性，三极管Q5与零温度系数电流产生电路复用。M4的栅极与正温度系数电流产生电路中M1-M3管的栅极相连，M4源极接电源VDD，漏极接电阻R2的一端，R2的另外一端与Q5的发射极相连。

以上三部分电路构成本发明提出的一种带高阶补偿电路的基准源电路，其中基准电压从输出支路中M4管的漏极输出。

本发明实施例的工作原理：

V_BE可以表示成

其中，η是与温度无关和三极管的结构有关的常数，典型值大约为4，δ是跟流过三极管的电流有关的一个量，当流过三极管的电流为正温度系数时，δ＝1；当流过三级管的电流与温度无关时，δ＝0。T_R为参考温度， V_BE0为绝对零度时基准的带隙电压。对上述公式进行简化：V_BE(T)＝V_BE0-αT-βTlnT。本发明意图是寻找到一个正的Tln(T)的高阶项来补偿三极管中负的Tln T非线性项。

请参阅图3，图3是本发明提出的一种高阶温度系数补偿电路。相对于图1中传统的基准源电路相比，本发明增加了Q₁和Q₃两个三极管，分别并联在管Q₂和Q₄管上，同时增加一路零温度系数电流I2用来给Q₃管提供电流偏置，零温度系数电流产生电路由M5、M6、M7、M8、M9、M10、Q₅、R3组成。流入Q₃管的电流由两部分组成，I2＝IPTAT+I4，M9和M10 是工作在饱和区的且尺寸相同的两个mos管，所以可以得到I4＝VBE3/R3，因为VBE3是负温度特性，所以选择合适大小的IPTAT和I4可以使得I2为零温度特性电流(仅考虑一阶项)，因此Q₃管发射极-基极电压可以表达为：

而流入 Q₁的电流与流入Q₂和Q₄的电流一样都是正温度系数的电流，因此Q1管的发射极-基极电压可以表示为：

所以由于运放输入端的虚短虚断原理我们可以得到

因此可以得到输出的表达式为：

后面两项可以分别对三极管发射极-基极电压的一阶温度项和高阶温度进行补偿；式中，V_EB5表示输出支路中三极管Q5的发射极-基极电压；V_EB4、V_EB3、V_EB2、V_EB1分别代表正温度系数产生电路中三极管Q4、Q3、Q2、Q1的发射极-基极电压；R2代表输出支路中与三极管Q5串联的电阻；R1代表正温度系数产生电路与 Q2串联的电阻；k为波耳兹曼常数(1.38×10–23J/K)；T代表热力学温度，即绝对温度(300K)；q为电子电荷(1.6×10–19C)；ΔV_EB表示电阻R1上的压降；I_PTAT表示正温度系数产生电路的输出电流，也即流过MOS管M2、M3的电流。

值得注意的是，VBE3有一路额外的电流I5流入，如果M4和M5管子的宽长比为1：x,此时流入三极管Q5的电流为(1+x)I3，那么根据公式

IS为三极管的饱和电流，那么此时VBE5变化为

相当于增加了一个一阶项，同样起到补偿作用，这个影响需要在计算时考虑到。

本发明实施例的使用过程：

正温度系数电流产生电路产生的电流包含一阶项和高阶项，该电流在输出支路上电阻上的压降可以对输出支路三极管Q5发射极-基极电压的一阶项和高阶项均起到补偿作用。调节 Q2,Q4管发射极的电流密度可以对一阶项进行补偿，调节流过三极管Q1管发射极的电流温度系数可以对输出的高阶项进行补偿。

考虑实际流片的引起的偏差，可以增加trim电路对实际流入三极管Q1发射极的电流进行控制，从而对输出电压的高阶项进行修调。

请参阅图3和图4，本发明实施例的数据、实验对比等：在中国 台湾联华电子标准CMOS 55nm 工艺下实现如图3所示电路，在三种工艺角下。实际电路仿真结果如图4所示。在-45℃到125℃的范围内，TT工艺角下，基准电压变化范围在430uV内，对应的温度系数为1.303ppm/℃； SS工艺角下，基准电压变化范围在320uV内，对应的温度系数为0.970ppm/℃；FF工艺角下，基准电压变化范围在490uV内，对应的温度系数为1.485ppm/℃。

以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员依然可以对本发明的具体实施方式进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换，均在申请待批的本发明的权利要求保护范围之内。

Claims (1)

1.一种带高阶补偿电路的基准源电路结构，其特征在于，包括：pnp型三极管Q1、Q2、Q3、Q4、Q5，p型MOS管M1、M2、M3、M4、M5、M6、M7、M8，n型MOS管M9、M10，电阻R1、R2、R3，以及单端输出运放A1；

p型MOS管M1、M2、M3，单端输出运放A1，电阻R1，以及pnp型三极管Q1、Q2、Q3、Q4构成正温度系数电流产生电路，用于产生包含一阶项和高阶项的电流；其中，Q1并联在Q2上，Q3并联在Q4上；

p型MOS管M5、M6、M7、M8，n型MOS管M9、M10，电阻R3，以及pnp型三极管Q5构成零温度系数电流产生电路，用于为Q1提供电流偏置；

p型MOS管M4，电阻R2，以及pnp型三极管Q5构成输出支路，用于输出基准电压；

所述p型MOS管M1、M2、M3，单端输出运放A1，电阻R1，以及pnp型三极管Q1、Q2、Q3、Q4构成正温度系数电流产生电路具体为：

p型MOS管M1、M2、M3的源极接电源VDD，栅极接单端输出运放A1的输出端；

单端输出运放A1的正端接p型MOS管M2的漏端和电阻R1的一端，负端接p型MOS管M3的漏端和pnp型三极管Q4的发射极；

电阻R1的另一端接pnp型三极管Q2的发射极；pnp型三极管Q1的发射极接pnp型三极管Q2的基极，pnp型三极管Q3的发射极接pnp型三极管Q4的基极，pnp型三极管Q1、Q2、Q3、Q4的集电极接地；

p型MOS管M1的漏极与pnp型三极管Q3的发射极和pnp型三极管Q4的基极相连；pnp型三极管Q2的基极和pnp型三极管Q1的发射极接零温度系数电流产生电路输出；

所述p型MOS管M5、M6、M7、M8，n型MOS管M9、M10，电阻R3，以及pnp型三极管Q5构成零温度系数电流产生电路具体为，

p型MOS管M5、M6、M7、M8源极接电源VDD；p型MOS管M5、M8的栅极与正温度系数电流产生电路中p型MOS管M1、M2、M3的栅极相连；p型MOS管M6的栅极与p型MOS管M7的栅极相连，p型MOS管M6、M7的栅极与p型MOS管M6的漏极相连；n型MOS管M9的栅极与n型MOS管M10的栅极相连，n型MOS管M9、M10的栅极与n型MOS管M9的源极相连；

n型MOS管M9的源极与pnp型三极管Q5的发射极相连，n 型MOS管M10的源极与电阻R3的一端相连，电阻R3的另一端接地；

p型MOS管M7、M8的漏极相连，作为零温度系数电流产生电路的输出端，与正温度系数电流产生电路中pnp型三极管Q2的基极及pnp型三极管Q1的发射极相连接；

所述p型MOS管M4，电阻R2，以及pnp型三极管Q5构成输出支路具体为，

p型MOS管M4的栅极与正温度系数电流产生电路中p型MOS管M1、M2、M3管的栅极相连；p型MOS管M4的源极接电源VDD，漏极接电阻R2的一端，R2的另外一端与pnp型三极管Q5的发射极相连；基准电压从p型MOS管M4的漏极输出；

输出的表达式为：

公式最后两项分别对V_EB1中的一阶温度项和高阶温度项进行补偿；

式中，V_EB5表示输出支路中三极管Q5的发射极-基极电压；V_EB4、V_EB3、V_EB2、V_EB1分别代表正温度系数产生电路中三极管Q4、Q3、Q2、Q1的发射极-基极电压；R2代表输出支路中与三极管Q5串联的电阻；R1代表正温度系数产生电路与Q2串联的电阻；k为波耳兹曼常数；T代表热力学温度；q为电子电荷；ΔV_EB表示电阻R1上的压降；I_PTAT表示正温度系数产生电路的输出电流；

还包括：trim电路，用于对流入pnp型三极管Q1发射极的电流进行控制，对输出电压的高阶项进行修调；

p型MOS管M4、M5管子的宽长比为1：x，

流入pnp型三极管Q5的电流为(1+x)I₃；

VBE5变化为

式中，I₃表示经M4管流入三极管Q5的电流；I₅表示经M5管流入三极管Q5的电流；I_s表示三极管饱和电流；

基准电压输出的温度系数均小于2ppm/℃。

Images