CN112631360B - 一种带高阶补偿的带隙基准电压电路及其调修方法 - Google Patents

一种带高阶补偿的带隙基准电压电路及其调修方法 Download PDF

Info

Publication number
CN112631360B
CN112631360B CN202011583506.1A CN202011583506A CN112631360B CN 112631360 B CN112631360 B CN 112631360B CN 202011583506 A CN202011583506 A CN 202011583506A CN 112631360 B CN112631360 B CN 112631360B
Authority
CN
China
Prior art keywords
resistor
tube
transistor
pnp
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011583506.1A
Other languages
English (en)
Other versions
CN112631360A (zh
Inventor
田欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Betterlife Electronic Science And Technology Co ltd
Original Assignee
Shenzhen Betterlife Electronic Science And Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Betterlife Electronic Science And Technology Co ltd filed Critical Shenzhen Betterlife Electronic Science And Technology Co ltd
Priority to CN202011583506.1A priority Critical patent/CN112631360B/zh
Publication of CN112631360A publication Critical patent/CN112631360A/zh
Application granted granted Critical
Publication of CN112631360B publication Critical patent/CN112631360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种带高阶补偿的带隙基准电压电路，其中：PMOS管MP1的漏极连接于PNP管Q1的发射极，PNP管Q1的基极和集电极均接地，PMOS管MP2的漏极连接于第一调修单元的第一端，第一调修单元的第二端连接于PNP管Q2的发射极，PNP管Q2的基极和集电极均接地，PMOS管MP3的漏极连接于PNP管Q3的发射极，PNP管Q3的基极和集电极均接地，PMOS管MP4的漏极连接于第二调修单元的第一端，第二调修单元的第二端接地，运放AMP的同相端连接于第一调修单元的第一端，运放AMP的反相端连接于PNP管Q1的发射极，PMOS管MP1的栅极、PMOS管MP2的栅极、PMOS管MP3的栅极、PMOS管MP4的栅极均连接于运放AMP的输出端。本发明能确保带隙基准电压的一致性、能保证带隙基准电压不受温度条件影响。

Description

一种带高阶补偿的带隙基准电压电路及其调修方法
技术领域
本发明涉及带隙基准电压电路，尤其涉及一种带高阶补偿的带隙基准电压电路及其调修方法。
背景技术
模拟电路中最经典的电压基准电路就是带隙基准电压。带隙基准电压的原理是利用双极性晶体管(BJT)的基极发射极PN结电压VBE负温度系数和ΔVBE的正温度系数的相互抵消实现零温度系数的基准电压。传统的带隙基准电压VBG一般由VBE+k*ΔVBE二部分组成，VBE的负温度系数大约是-2mV/℃，而ΔVBE的正温度系数大约是0.086mV/℃，选择合适的k，就可以设计成和温度无关的基准电压。常规的基准电压电路如图1所示，Q1和Q2的个数不一样，就产生了ΔVBE。再通过运放AMP钳位正负两输入端的电压和相同尺寸的MP1～MP3镜像电流，最终可以得到带隙基准电压：
VBG＝VBE+(VT*ln8)*(R2/R1)-------式(1)；
调整R2/R1的比例，就可以得到和温度无关的带隙基准电压。这里ΔVBE等于VT*ln8，VT是等效热电压。然而，经过研究表明，VBE和温度的关系并不是一阶的，其中还包涵了一些高阶项，和温度的函数可以等效如下：
VBE＝VG0-[VG0-VBE(TR)]*(T/TR)-(m-a)*VT*ln(T/TR)--式(2)；
此处的VG0是温度为0K时硅的带隙电压；m是工艺常量，大约在3.6～4之间；a是和集电极电流相关的参数，a＝1/0/-1分别对应正温度系数/零温度系数/负温度系数的集电极电流；TR是某个基准温度点；可以看到，在加入高阶项后，ΔVBE的正温度系数并不能抵消VBG的负温度系数。
由于运放AMP的有限失调电压和电阻R2/R1之间的比例失调，都会导致温度系数偏离理想值。常规修调方式是修调R2或者R1的绝对值来调整温度系数。但是，通过此方式修调温度系数之后的基准电压，在常温下面的值会发生变化，直接会影响到后级系统的应用。
此外，现有技术中通常的电阻调整方式请参见图2，电阻R1～R3按照等比例的关系递增，同时采用MN1～MN3三个NMOS管做开关来实现修调总阻值在1R～7R之间变化。这种方式虽然简单使用，但是存在如下问题：首先，NMOS开关和电阻并联会引入额外的温度效应，随着工艺发生较大变化；其次，NMOS开关的等效电阻会随着电源电压的变化，导致带隙基准电压的电源抑制比不好；此外，这种方式修调的步径一致性不好。
综上所述，针对以上诸多技术问题，有必要提供一种高阶补偿的方法，同时优化修调方式来实现更好的和温度无关的带隙基准电压。
发明内容
本发明要解决的技术问题在于，针对现有技术的不足，提供一种有助于优化修调方式、能确保带隙基准电压的一致性、能保证带隙基准电压不受温度条件影响的带高阶补偿的带隙基准电压电路及其调修方法。
为解决上述技术问题，本发明采用如下技术方案。
一种带高阶补偿的带隙基准电压电路，其包括有PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、运放AMP、PNP管Q1、PNP管Q2、PNP管Q3、第一调修单元和第二调修单元，所述PMOS管MP1的源极、所述PMOS管MP2的源极、所述PMOS管MP3的源极和所述PMOS管MP4的源极均连接于电源端DC，所述PMOS管MP1的漏极连接于所述PNP管Q1的发射极，所述PNP管Q1的基极和集电极均接地，所述PMOS管MP2的漏极连接于所述第一调修单元的第一端，所述第一调修单元的第二端连接于所述PNP管Q2的发射极，所述PNP管Q2的基极和集电极均接地，所述PMOS管MP3的漏极连接于所述PNP管Q3的发射极，所述PNP管Q3的基极和集电极均接地，所述PMOS管MP4的漏极连接于所述第二调修单元的第一端，所述第二调修单元的第二端接地，所述PMOS管MP4的漏极作为所述带隙基准电压电路的基准电压输出端VBG，所述运放AMP的同相端连接于所述第一调修单元的第一端，所述运放AMP的反相端连接于所述PNP管Q1的发射极，所述PMOS管MP1的栅极、所述PMOS管MP2的栅极、所述PMOS管MP3的栅极、所述PMOS管MP4的栅极均连接于所述运放AMP的输出端。
优选地，所述运放AMP的同相端与所述PNP管Q3的发射极之间连接有电阻R5，所述运放AMP的反相端与所述PNP管Q3的发射极之间连接有电阻R4。
优选地，所述PNP管Q1的发射极与集电极之间连接有电阻R3，所述第一调修单元的第一端与所述PNP管Q2的集电极之间连接有电阻R2。
优选地，所述第一调修单元包括有电位器R1，所述第二调修单元包括有电位器R6。
优选地，所述第一调修单元包括有依次串联的电阻R10、电阻R11、电阻R12和电阻R13，所述电阻R10并联有金属熔丝RM1，所述电阻R11并联有金属熔丝RM2，所述电阻R12并联有金属熔丝RM3。
优选地，所述第二调修单元包括有电阻R20、电阻R21、电阻R22、电阻R23、NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4，所述电阻R20、电阻R21、电阻R22和电阻R23依次串联，所述NMOS管MN1的源极连接于所述电阻R20的第一端，所述NMOS管MN2的源极连接于所述电阻R21的第一端，所述NMOS管MN3的源极连接于所述电阻R22的第一端，所述NMOS管MN4的源极连接于所述电阻R23的第一端，所述NMOS管MN1的漏极、所述NMOS管MN2的漏极、所述NMOS管MN3的漏极和所述NMOS管MN4的漏极相互连接，所述NMOS管MN1的栅极、所述NMOS管MN2的栅极、所述NMOS管MN3的栅极和所述NMOS管MN4的栅极分别用于接入调修控制信号。
一种带高阶补偿的带隙基准电压电路调修方法，所述方法包括：令所述PMOS管MP1、所述PMOS管MP2、所述PMOS管MP3和所述PMOS管MP4的参数相同；令所述PNP管Q1、所述PNP管Q2和所述PNP管Q3的参数相同；令所述PNP管Q1的发射极电压VN和所述PNP管Q2的发射极电压VP相等；令所述电阻R2与所述电阻R3的阻值相等，令所述电阻R4与所述电阻R5的阻值相等；所述带隙基准电压电路输出的基准电压VBG为：
VBG＝{ln8*VT/R1+VQ1_BE/R2+[VT*ln(T/TR)]/R4}*R6
＝(R6/R2)*[VQ1_BE+(R2/R1)*VT*ln8+(R2/R4)*VT*ln(T/TR)]。
优选地，所述第一调修单元包括有依次串联的电阻R10、电阻R11、电阻R12和电阻R13，所述电阻R10并联有金属熔丝RM1，所述电阻R11并联有金属熔丝RM2，所述电阻R12并联有金属熔丝RM3；所述方法包括如下调修方式：通过调节所述电位器R1的阻值来调整温度系数，通过调节所述电位器R6的阻值来调整常温条件下的基准电压VBG。
优选地，所述第一调修单元包括有依次串联的电阻R10、电阻R11、电阻R12和电阻R13；所述方法包括如下调修方式：令所述电阻R10并联有金属熔丝RM1，令所述电阻R11并联有金属熔丝RM2，令所述电阻R12并联有金属熔丝RM3，利用所述金属熔丝RM1、所述金属熔丝RM2和所述金属熔丝RM3分别将所述电阻R10、所述电阻R11和所述电阻R12短接，调修时，令所述金属熔丝RM1、所述金属熔丝RM2和所述金属熔丝RM3熔断，进而实现单边电阻修调。
优选地，所述第二调修单元包括有电阻R20、电阻R21、电阻R22、电阻R23、NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4，所述方法包括如下调修方式：令所述NMOS管MN1的栅极、所述NMOS管MN2的栅极、所述NMOS管MN3的栅极和所述NMOS管MN4的栅极分别接入调修控制信号，通过控制所述NMOS管MN1、所述NMOS管MN2、所述NMOS管MN3和所述NMOS管MN4的导通状态而实现电阻调修。
本发明公开的带高阶补偿的带隙基准电压电路及其调修方法，其相比现有技术而言的有益效果在于，本发明解决了现有调修电路会引入额外的温度效应、电源抑制比不佳以及修调步径一致性不好等技术问题，同时，本发明有助于优化修调方式，不仅能确保带隙基准电压的一致性，还能保证带隙基准电压不受温度条件影响，较好地满足了应用要求。
附图说明
图1为现有技术中带隙基准电压电路的原理图；
图2为现有技术中常用电阻修调电路的原理图；
图3为本发明带高阶补偿的带隙基准电压电路原理图；
图4为本发明优选实施例中第一调修单元的电路原理图；
图5为本发明优选实施例中第二调修单元的电路原理图。
具体实施方式
下面结合附图和实施例对本发明做更加详细的描述。
本发明公开了一种带高阶补偿的带隙基准电压电路，请参见图3，其包括有PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、运放AMP、PNP管Q1、PNP管Q2、PNP管Q3、第一调修单元1和第二调修单元2，所述PMOS管MP1的源极、所述PMOS管MP2的源极、所述PMOS管MP3的源极和所述PMOS管MP4的源极均连接于电源端DC，所述PMOS管MP1的漏极连接于所述PNP管Q1的发射极，所述PNP管Q1的基极和集电极均接地，所述PMOS管MP2的漏极连接于所述第一调修单元1的第一端，所述第一调修单元1的第二端连接于所述PNP管Q2的发射极，所述PNP管Q2的基极和集电极均接地，所述PMOS管MP3的漏极连接于所述PNP管Q3的发射极，所述PNP管Q3的基极和集电极均接地，所述PMOS管MP4的漏极连接于所述第二调修单元2的第一端，所述第二调修单元2的第二端接地，所述PMOS管MP4的漏极作为所述带隙基准电压电路的基准电压输出端VBG，所述运放AMP的同相端连接于所述第一调修单元1的第一端，所述运放AMP的反相端连接于所述PNP管Q1的发射极，所述PMOS管MP1的栅极、所述PMOS管MP2的栅极、所述PMOS管MP3的栅极、所述PMOS管MP4的栅极均连接于所述运放AMP的输出端。
进一步地，所述运放AMP的同相端与所述PNP管Q3的发射极之间连接有电阻R5，所述运放AMP的反相端与所述PNP管Q3的发射极之间连接有电阻R4。所述PNP管Q1的发射极与集电极之间连接有电阻R3，所述第一调修单元1的第一端与所述PNP管Q2的集电极之间连接有电阻R2。
本发明公开的带高阶补偿的带隙基准电压电路中：
VBE＝VG0-[VG0-VBE(TR)]*(T/TR)-(m-a)*VT*ln(T/TR)--式(2)；
根据式(2)，设计一个+(m-a)*VT*ln(T/TR)函数式，来抵消式(2)的中高阶项，使得VBE的温度系数变成一阶函数，具体电路中，令所述PMOS管MP1、所述PMOS管MP2、所述PMOS管MP3和所述PMOS管MP4的参数相同；令所述PNP管Q1、所述PNP管Q2和所述PNP管Q3的参数相同，PNP管Q1、PNP管Q2和PNP管Q3的个数分别为M＝1、M＝8和M＝N，这里N可以选择大于1的任意数值；令所述PNP管Q1的发射极电压VN和所述PNP管Q2的发射极电压VP相等；令所述电阻R2与所述电阻R3的阻值相等，令所述电阻R4与所述电阻R5的阻值相等；
因电压VN＝电压VP，所以可以得到PNP管Q1和PNP管Q2的发射级电流为：
IQ1_E＝IQ2_E＝ln8*VT/R1；
同时电阻R2和电阻R3的电流为：
IR2＝IR3＝VQ1_BE/R2；
其中，VQ1_BE是PNP管Q1的基极和发射极的电压差；
忽略流过电阻R4和电阻R5的电流(相对于IQ1_E和IR2来说很小)，于是有：
IMP1＝IMP2＝IQ1_E+IR2＝ln8*VT/R1+VQ1_BE/R2；
调整电阻R1和电阻R3的比例，可以把MP1和MP2的电流温度系数调整为零温。由于所述PMOS管MP1、所述PMOS管MP2、所述PMOS管MP3和所述PMOS管MP4的尺寸一样，所以零温度的电流会镜像到PMOS管MP3上，流过PNP管Q3发射极电流为零温度系数。
又因为流过PNP管Q1发射极的电流是正温度系数，不同的电流温度系数对应公式(2)中的a值也不同，带入公式(2)中有：
VQ1_BE-VQ3_BE＝-(m-1)*VT*ln(T/TR)+(m-0)*VT*ln(T/TR)＝VT*ln(T/TR)；
于是得到流过R4的电流为：
IR4＝[VT*ln(T/TR)]/R4；
这是一个高阶电流项，用来补偿VBE中的高阶项。
由于所述PMOS管MP1、所述PMOS管MP2、所述PMOS管MP3和所述PMOS管MP4的尺寸相等、电流也相等，叠加上IR4上的电流后，所述PMOS管MP4上的电流为：
IMP4＝IQ1_E+IR2+IR＝ln8*VT/R1+VQ1_BE/R2+[VT*ln(T/TR)]/R4；
最终，基准带隙的电压VBG为：
VBG＝{ln8*VT/R1+VQ1_BE/R2+[VT*ln(T/TR)]/R4}*R6
＝(R6/R2)*[VQ1_BE+(R2/R1)*VT*ln8+(R2/R4)*VT*ln(T/TR)]--(3)；
此处设置电阻R2/电阻R4的比值等于公式(2)中的m-1，这样就完全抵消了VQ1_BE中高阶项的，带隙基准的温度系数理论上为零。
但是由于生产工艺器件本身的偏差和运放AMP自身有限失调电压的影响，根据上述方法制造出来的带隙基准电路的温度系数还是会存在偏差，还需要修调电路去调整这个参数。通常都是对电阻进行修调，但是我们可以发现，无论调节公式(1)或者是公式(3)中的电阻，温度系数的确是可以调整，但是常温下的电压值也会随着改变。
为了解决这个问题，在本实施例中，所述第一调修单元1包括有电位器R1，所述第二调修单元2包括有电位器R6。本实施例优选采用两级修调的方式，对电位器R1和电位器R6的两个电阻分别进行修调。
回到公式(3)，调整电位器R1的阻值来调整温度系数，电位器R1变大或者变小可以调整温度系数接近于零；调整电位器R6的阻值来调整常温下面基准电压的值，电位器R6变大或者变小，常温下的基准电压值也跟随着变大变小，这样就较好地解决了温度系数和常温下基准电压同时变化的问题。
针对现有调修电路会引入额外的温度效应、电源抑制比不佳以及修调步径一致性不好等缺陷，本实施例优选如下调修电路：
请参见图4，所述第一调修单元1包括有依次串联的电阻R10、电阻R11、电阻R12和电阻R13，所述电阻R10并联有金属熔丝RM1，所述电阻R11并联有金属熔丝RM2，所述电阻R12并联有金属熔丝RM3。
请参见图5，所述第二调修单元2包括有电阻R20、电阻R21、电阻R22、电阻R23、NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4，所述电阻R20、电阻R21、电阻R22和电阻R23依次串联，所述NMOS管MN1的源极连接于所述电阻R20的第一端，所述NMOS管MN2的源极连接于所述电阻R21的第一端，所述NMOS管MN3的源极连接于所述电阻R22的第一端，所述NMOS管MN4的源极连接于所述电阻R23的第一端，所述NMOS管MN1的漏极、所述NMOS管MN2的漏极、所述NMOS管MN3的漏极和所述NMOS管MN4的漏极相互连接，所述NMOS管MN1的栅极、所述NMOS管MN2的栅极、所述NMOS管MN3的栅极和所述NMOS管MN4的栅极分别用于接入调修控制信号。
基于上述电路，本实施例还涉及一种带高阶补偿的带隙基准电压电路调修方法，请参见图3，所述方法基于一带隙基准电压电路实现，所述带隙基准电压电路包括有PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、运放AMP、PNP管Q1、PNP管Q2、PNP管Q3、第一调修单元1和第二调修单元2，所述PMOS管MP1的源极、所述PMOS管MP2的源极、所述PMOS管MP3的源极和所述PMOS管MP4的源极均连接于电源端DC，所述PMOS管MP1的漏极连接于所述PNP管Q1的发射极，所述PNP管Q1的基极和集电极均接地，所述PMOS管MP2的漏极连接于所述第一调修单元1的第一端，所述第一调修单元1的第二端连接于所述PNP管Q2的发射极，所述PNP管Q2的基极和集电极均接地，所述PMOS管MP3的漏极连接于所述PNP管Q3的发射极，所述PNP管Q3的基极和集电极均接地，所述PMOS管MP4的漏极连接于所述第二调修单元2的第一端，所述第二调修单元2的第二端接地，所述PMOS管MP4的漏极作为所述带隙基准电压电路的基准电压输出端VBG，所述运放AMP的同相端连接于所述第一调修单元1的第一端，所述运放AMP的反相端连接于所述PNP管Q1的发射极，所述PMOS管MP1的栅极、所述PMOS管MP2的栅极、所述PMOS管MP3的栅极、所述PMOS管MP4的栅极均连接于所述运放AMP的输出端；
所述运放AMP的同相端与所述PNP管Q3的发射极之间连接有电阻R5，所述运放AMP的反相端与所述PNP管Q3的发射极之间连接有电阻R4，所述PNP管Q1的发射极与集电极之间连接有电阻R3，所述第一调修单元1的第一端与所述PNP管Q2的集电极之间连接有电阻R2；
所述方法包括：
令所述PMOS管MP1、所述PMOS管MP2、所述PMOS管MP3和所述PMOS管MP4的参数相同；令所述PNP管Q1、所述PNP管Q2和所述PNP管Q3的参数相同；令所述PNP管Q1的发射极电压VN和所述PNP管Q2的发射极电压VP相等；令所述电阻R2与所述电阻R3的阻值相等，令所述电阻R4与所述电阻R5的阻值相等；
所述带隙基准电压电路输出的基准电压VBG为：
VBG＝{ln8*VT/R1+VQ1_BE/R2+[VT*ln(T/TR)]/R4}*R6
＝(R6/R2)*[VQ1_BE+(R2/R1)*VT*ln8+(R2/R4)*VT*ln(T/TR)]。
进一步地，所述第一调修单元1包括有依次串联的电阻R10、电阻R11、电阻R12和电阻R13，所述电阻R10并联有金属熔丝RM1，所述电阻R11并联有金属熔丝RM2，所述电阻R12并联有金属熔丝RM3；
所述方法包括如下调修方式：
通过调节所述电位器R1的阻值来调整温度系数，通过调节所述电位器R6的阻值来调整常温条件下的基准电压VBG。
请参见图4，所述第一调修单元1包括有依次串联的电阻R10、电阻R11、电阻R12和电阻R13；
所述方法包括如下调修方式：
令所述电阻R10并联有金属熔丝RM1，令所述电阻R11并联有金属熔丝RM2，令所述电阻R12并联有金属熔丝RM3，利用所述金属熔丝RM1、所述金属熔丝RM2和所述金属熔丝RM3分别将所述电阻R10、所述电阻R11和所述电阻R12短接，调修时，令所述金属熔丝RM1、所述金属熔丝RM2和所述金属熔丝RM3熔断，进而实现单边电阻修调。
上述电路中，本实施例优选采用金属熔丝，默认条件下电阻R10、电阻R11、电阻R12和电阻R13全部短接。需要修调的时候，直接烧断金属熔丝RM1～金属熔丝RM3即可，此时不会引入任何额外温度效应和电源影响，而且步径一致性好。但是有一点需要注意，这种修调方式只能单边修调，所以设计初要故意把初始值单边增加或者减小修调幅度的一半，才能和这种修调方式兼容。
请参见图5，所述第二调修单元2包括有电阻R20、电阻R21、电阻R22、电阻R23、NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4，所述电阻R20、电阻R21、电阻R22和电阻R23依次串联，所述NMOS管MN1的源极连接于所述电阻R20的第一端，所述NMOS管MN2的源极连接于所述电阻R21的第一端，所述NMOS管MN3的源极连接于所述电阻R22的第一端，所述NMOS管MN4的源极连接于所述电阻R23的第一端，所述NMOS管MN1的漏极、所述NMOS管MN2的漏极、所述NMOS管MN3的漏极和所述NMOS管MN4的漏极相互连接；
所述方法包括如下调修方式：
令所述NMOS管MN1的栅极、所述NMOS管MN2的栅极、所述NMOS管MN3的栅极和所述NMOS管MN4的栅极分别接入调修控制信号，通过控制所述NMOS管MN1、所述NMOS管MN2、所述NMOS管MN3和所述NMOS管MN4的导通状态而实现电阻调修。
上述第二调修单元2采用电阻串分压抽头出电压，通过控制NMOS管NM1～NMOS管NM4的导通状态来选择合适的电压值，同样解决了现有调修手段中存在的三个问题。
本发明公开的带高阶补偿的带隙基准电压电路及其调修方法，其相比现有技术而言的有益效果在于，本发明解决了现有调修电路会引入额外的温度效应、电源抑制比不佳以及修调步径一致性不好等技术问题，同时，本发明有助于优化修调方式，不仅能确保带隙基准电压的一致性，还能保证带隙基准电压不受温度条件影响，较好地满足了应用要求。
以上所述只是本发明较佳的实施例，并不用于限制本发明，凡在本发明的技术范围内所做的修改、等同替换或者改进等，均应包含在本发明所保护的范围内。

Claims (10)

1.一种带高阶补偿的带隙基准电压电路，其特征在于，包括有PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、运放AMP、PNP管Q1、PNP管Q2、PNP管Q3、第一调修单元(1)和第二调修单元(2)，所述PMOS管MP1的源极、所述PMOS管MP2的源极、所述PMOS管MP3的源极和所述PMOS管MP4的源极均连接于电源端DC，所述PMOS管MP1的漏极连接于所述PNP管Q1的发射极，所述PNP管Q1的基极和集电极均接地，所述PMOS管MP2的漏极连接于所述第一调修单元(1)的第一端，所述第一调修单元(1)的第二端连接于所述PNP管Q2的发射极，所述PNP管Q2的基极和集电极均接地，所述PMOS管MP3的漏极连接于所述PNP管Q3的发射极，所述PNP管Q3的基极和集电极均接地，所述PMOS管MP4的漏极连接于所述第二调修单元(2)的第一端，所述第二调修单元(2)的第二端接地，所述PMOS管MP4的漏极作为所述带隙基准电压电路的基准电压输出端VBG，所述运放AMP的同相端连接于所述第一调修单元(1)的第一端，所述运放AMP的反相端连接于所述PNP管Q1的发射极，所述PMOS管MP1的栅极、所述PMOS管MP2的栅极、所述PMOS管MP3的栅极、所述PMOS管MP4的栅极均连接于所述运放AMP的输出端。
2.如权利要求1所述的带高阶补偿的带隙基准电压电路，其特征在于，所述运放AMP的同相端与所述PNP管Q3的发射极之间连接有电阻R5，所述运放AMP的反相端与所述PNP管Q3的发射极之间连接有电阻R4。
3.如权利要求1所述的带高阶补偿的带隙基准电压电路，其特征在于，所述PNP管Q1的发射极与集电极之间连接有电阻R3，所述第一调修单元(1)的第一端与所述PNP管Q2的集电极之间连接有电阻R2。
4.如权利要求1所述的带高阶补偿的带隙基准电压电路，其特征在于，所述第一调修单元(1)包括有电位器R1，所述第二调修单元(2)包括有电位器R6。
5.如权利要求1所述的带高阶补偿的带隙基准电压电路，其特征在于，所述第一调修单元(1)包括有依次串联的电阻R10、电阻R11、电阻R12和电阻R13，所述电阻R10并联有金属熔丝RM1，所述电阻R11并联有金属熔丝RM2，所述电阻R12并联有金属熔丝RM3。
6.如权利要求1所述的带高阶补偿的带隙基准电压电路，其特征在于，所述第二调修单元(2)包括有电阻R20、电阻R21、电阻R22、电阻R23、NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4，所述电阻R20、电阻R21、电阻R22和电阻R23依次串联，所述NMOS管MN1的源极连接于所述电阻R20的第一端，所述NMOS管MN2的源极连接于所述电阻R20第二端与所述电阻R21第一端的连接点，所述NMOS管MN3的源极连接于所述电阻R21第二端与所述电阻R22第一端的连接点，所述NMOS管MN4的源极连接于所述电阻R22的第二端，所述NMOS管MN1的漏极、所述NMOS管MN2的漏极、所述NMOS管MN3的漏极和所述NMOS管MN4的漏极相互连接，所述NMOS管MN1的栅极、所述NMOS管MN2的栅极、所述NMOS管MN3的栅极和所述NMOS管MN4的栅极分别用于接入调修控制信号。
7.一种带高阶补偿的带隙基准电压电路调修方法，其特征在于，所述方法基于一带隙基准电压电路实现，所述带隙基准电压电路包括有PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、运放AMP、PNP管Q1、PNP管Q2、PNP管Q3、第一调修单元(1)和第二调修单元(2)，所述PMOS管MP1的源极、所述PMOS管MP2的源极、所述PMOS管MP3的源极和所述PMOS管MP4的源极均连接于电源端DC，所述PMOS管MP1的漏极连接于所述PNP管Q1的发射极，所述PNP管Q1的基极和集电极均接地，所述PMOS管MP2的漏极连接于所述第一调修单元(1)的第一端，所述第一调修单元(1)的第二端连接于所述PNP管Q2的发射极，所述PNP管Q2的基极和集电极均接地，所述PMOS管MP3的漏极连接于所述PNP管Q3的发射极，所述PNP管Q3的基极和集电极均接地，所述PMOS管MP4的漏极连接于所述第二调修单元(2)的第一端，所述第二调修单元(2)的第二端接地，所述PMOS管MP4的漏极作为所述带隙基准电压电路的基准电压输出端VBG，所述运放AMP的同相端连接于所述第一调修单元(1)的第一端，所述运放AMP的反相端连接于所述PNP管Q1的发射极，所述PMOS管MP1的栅极、所述PMOS管MP2的栅极、所述PMOS管MP3的栅极、所述PMOS管MP4的栅极均连接于所述运放AMP的输出端；
所述运放AMP的同相端与所述PNP管Q3的发射极之间连接有电阻R5，所述运放AMP的反相端与所述PNP管Q3的发射极之间连接有电阻R4，所述PNP管Q1的发射极与集电极之间连接有电阻R3，所述第一调修单元(1)的第一端与所述PNP管Q2的集电极之间连接有电阻R2；
所述方法包括：
令所述PMOS管MP1、所述PMOS管MP2、所述PMOS管MP3和所述PMOS管MP4的参数相同；令所述PNP管Q1、所述PNP管Q2和所述PNP管Q3的参数相同；令所述PNP管Q1的发射极电压VN和所述PNP管Q2的发射极电压VP相等；令所述电阻R2与所述电阻R3的阻值相等，令所述电阻R4与所述电阻R5的阻值相等；
所述带隙基准电压电路输出的基准电压VBG为：
VBG＝{ln8*VT/R1+VQ1_BE/R2+[VT*ln(T/TR)]/R4}*R6
＝(R6/R2)*[VQ1_BE+(R2/R1)*VT*ln8+(R2/R4)*VT*ln(T/TR)]。
8.如权利要求7所述的带高阶补偿的带隙基准电压电路调修方法，其特征在于，所述第一调修单元(1)包括有依次串联的电阻R10、电阻R11、电阻R12和电阻R13，所述电阻R10并联有金属熔丝RM1，所述电阻R11并联有金属熔丝RM2，所述电阻R12并联有金属熔丝RM3；所述第一调修单元(1)包括有电位器R1，所述第二调修单元(2)包括有电位器R6；
所述方法包括如下调修方式：
通过调节所述电位器R1的阻值来调整温度系数，通过调节所述电位器R6的阻值来调整常温条件下的基准电压VBG。
9.如权利要求7所述的带高阶补偿的带隙基准电压电路调修方法，其特征在于，所述第一调修单元(1)包括有依次串联的电阻R10、电阻R11、电阻R12和电阻R13；
所述方法包括如下调修方式：
令所述电阻R10并联有金属熔丝RM1，令所述电阻R11并联有金属熔丝RM2，令所述电阻R12并联有金属熔丝RM3，利用所述金属熔丝RM1、所述金属熔丝RM2和所述金属熔丝RM3分别将所述电阻R10、所述电阻R11和所述电阻R12短接，调修时，令所述金属熔丝RM1、所述金属熔丝RM2和所述金属熔丝RM3熔断，进而实现单边电阻修调。
10.如权利要求7所述的带高阶补偿的带隙基准电压电路调修方法，其特征在于，所述第二调修单元(2)包括有电阻R20、电阻R21、电阻R22、电阻R23、NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4，所述电阻R20、电阻R21、电阻R22和电阻R23依次串联，所述NMOS管MN1的源极连接于所述电阻R20的第一端，所述NMOS管MN2的源极连接于所述电阻R20第二端与所述电阻R21第一端的连接点，所述NMOS管MN3的源极连接于所述电阻R21第二端与所述电阻R22第一端的连接点，所述NMOS管MN4的源极连接于所述电阻R22的第二端，所述NMOS管MN1的漏极、所述NMOS管MN2的漏极、所述NMOS管MN3的漏极和所述NMOS管MN4的漏极相互连接；
所述方法包括如下调修方式：
令所述NMOS管MN1的栅极、所述NMOS管MN2的栅极、所述NMOS管MN3的栅极和所述NMOS管MN4的栅极分别接入调修控制信号，通过控制所述NMOS管MN1、所述NMOS管MN2、所述NMOS管MN3和所述NMOS管MN4的导通状态而实现电阻调修。
CN202011583506.1A 2020-12-28 2020-12-28 一种带高阶补偿的带隙基准电压电路及其调修方法 Active CN112631360B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011583506.1A CN112631360B (zh) 2020-12-28 2020-12-28 一种带高阶补偿的带隙基准电压电路及其调修方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011583506.1A CN112631360B (zh) 2020-12-28 2020-12-28 一种带高阶补偿的带隙基准电压电路及其调修方法

Publications (2)

Publication Number Publication Date
CN112631360A CN112631360A (zh) 2021-04-09
CN112631360B true CN112631360B (zh) 2022-03-22

Family

ID=75325739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011583506.1A Active CN112631360B (zh) 2020-12-28 2020-12-28 一种带高阶补偿的带隙基准电压电路及其调修方法

Country Status (1)

Country Link
CN (1) CN112631360B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113377145B (zh) * 2021-08-03 2022-05-06 南京慧感电子科技有限公司 一种适用于低电压的带隙基准修调电路
CN114527823B (zh) * 2022-02-10 2022-12-06 浙江大学 一种带电流修调的低温漂高精度带隙基准电压源
CN117270621B (zh) * 2023-11-23 2024-02-13 上海芯炽科技集团有限公司 一种低温漂带隙基准电路的单温度校准结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901020A (zh) * 2010-06-13 2010-12-01 东南大学 基于高阶温度补偿的低温漂cmos带隙基准电压源
CN101881986B (zh) * 2010-07-09 2011-12-21 无锡市晶源微电子有限公司 基于混合模式高阶补偿的超低温度系数带隙基准电路
JP6253481B2 (ja) * 2014-03-27 2017-12-27 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ及びその製造方法
CN108121390A (zh) * 2016-11-30 2018-06-05 无锡华润矽科微电子有限公司 修调带隙基准的电路及方法
CN111580593B (zh) * 2019-02-15 2022-05-31 扬智科技股份有限公司 具有限流电路的多级放大电路
CN110989758B (zh) * 2019-12-18 2021-08-13 西安交通大学 一种带高阶补偿电路的基准源电路结构
CN111190454B (zh) * 2020-02-28 2021-05-14 清华大学 曲率补偿低温漂带隙基准电压源电路

Also Published As

Publication number Publication date
CN112631360A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
CN112631360B (zh) 一种带高阶补偿的带隙基准电压电路及其调修方法
EP1359490B1 (en) Bandgap voltage reference using differential pairs to perform temperature curvature compensation
WO2016144517A1 (en) Precision bandgap reference
US20110012581A1 (en) Bandgap circuit having a zero temperature coefficient
CN110362144A (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
US11287840B2 (en) Voltage reference with temperature compensation
CN115562431A (zh) 带隙基准电路
JP7316116B2 (ja) 半導体装置
CN111158421A (zh) 一种分段补偿的带隙基准电压源电路
CN116301178B (zh) 一种带隙基准电路及芯片
CN211956253U (zh) 温度补偿带隙基准电路
CN117055682A (zh) 基于片上环路高阶补偿的内环电阻高阶补偿电路
CN112034922A (zh) 一种带精确阈值的正温度系数偏置电压生成电路
CN114546019B (zh) 一种温度系数可调的基准电压源
KR20120116708A (ko) 기준전류 발생기
CN111984052A (zh) 电压源
CN112256078A (zh) 一种正温系数电流源和一种零温度系数电流源
CN210742772U (zh) 一种稳定电流产生电路
KR20060089458A (ko) 전류모드 트랜스컨덕터 튜닝 장치
TWI382292B (zh) 帶隙電路
CN219225374U (zh) 一种偏置电路
CN117093049B (zh) 基准电压源电路及参数调整方法
TWI831526B (zh) 帶差參考電路和同時產生參考電壓及參考電流的方法
JP5925357B1 (ja) 温度補償回路
CN217640051U (zh) 带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant