CN117055682A - 基于片上环路高阶补偿的内环电阻高阶补偿电路 - Google Patents
基于片上环路高阶补偿的内环电阻高阶补偿电路 Download PDFInfo
- Publication number
- CN117055682A CN117055682A CN202311196193.8A CN202311196193A CN117055682A CN 117055682 A CN117055682 A CN 117055682A CN 202311196193 A CN202311196193 A CN 202311196193A CN 117055682 A CN117055682 A CN 117055682A
- Authority
- CN
- China
- Prior art keywords
- type triode
- circuit
- resistor
- loop
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 claims abstract description 20
- 230000001105 regulatory effect Effects 0.000 claims description 33
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000000630 rising effect Effects 0.000 claims description 3
- 230000003313 weakening effect Effects 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 13
- 239000008186 active pharmaceutical agent Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 238000004088 simulation Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000000342 Monte Carlo simulation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种基于片上环路高阶补偿的内环电阻高阶补偿电路，属于电压基准电路领域，通过电阻阵列实现对基准源进行修调的仅采用CMOS的电压基准电路，并通过内环的电阻高阶补偿实现低功耗和低温度系数，以恶劣环境开关电源电路作为典型应用，该拓扑结构提出的内环电阻高阶补偿可以显著降低温度系数，实现宽温度范围下工作。
Description
技术领域
本发明涉及电压基准电路技术领域，特别涉及一种基于片上环路高阶补偿的内环电阻高阶补偿电路。
背景技术
电压基准源为其他电路提供稳定，不受工艺、电压、温度(PVT)变化的电压参考，广泛的应用于开关电源、模数转化器、线性稳压源等电路。随着信息时代的发展，尤其是在航天探索，能源勘探领域中，其需要工作设备在更宽的温度范围内正常工作，部分达到200℃以上或零下60℃，这对基准电路设计提出了挑战。目前，主流设计主要能覆盖-40℃到125℃温度工作范围，而在更高或更低的温度下，其温度曲线变得十分恶劣。而现有的针对高温工作温度下的电压基准源其温度系数一般在100ppm/℃以上，且功耗相对较大，在100μW左右。故需要一种可以应用于更宽范围且有较低温度系数的电压基准电路。
针对以上需求，采用高阶补偿可以实现低温度系数，与一般的基准电路相比，高阶补偿是通过对基准源随温度函数的高阶项进行补偿，消除输出电压对温度的一阶导系数甚至更高阶系数，实现更低的温度系数。高阶补偿需要根据不同器件其随温度变化的特性曲线的互补性实现更低的温度系数，为实现这一目的，通常需要引入更多的回路使得整体功耗提高较高，同时也增加了版图面积。
针对于更广泛的应用范围，以及针对PVT的影响，许多设计采用三极管集成CMOS实现减小对PVT的影响。但在先进制程下，三极管的温度特性严重恶化，不适用于宽温度范围。
发明内容
本发明提供一种基于片上环路高阶补偿的内环电阻高阶补偿电路，通过电阻阵列实现对基准源进行修调的仅采用CMOS的电压基准电路，并通过内环的电阻高阶补偿实现低功耗和低温度系数。
本发明实施例提供一种基于片上环路高阶补偿的内环电阻高阶补偿电路，包括：启动电路及偏置电路，用于进行电路的上电启动和提供偏置电压；
运算放大电路，用于实现输入的同向端和反向端锁定电压；
运算放大电路；所述运算放大电路包括第一N型三极管MN1、第二N型三极管MN2、第五N型三极管MN5、第三P型三极管MP3、第四P型三极管MP4、环路补偿电阻R1、环路补偿电容C1；用于利用运放的虚短特性对ZTC-MOS高阶补偿，其中第一N型三极管MN1、第二N型三极管MN2组成差分对管，环路补偿电阻R1和环路补偿电容C1为环路补偿阻容，第三P型三极管MP3和第四P型三极管MP4为电流镜负载，用于进行双端输入转单端输出、第五N型三极管MN5为尾电流源，用于定义运算放大电路的电流值；
电阻及ZTC-MOS补偿电路，所述电阻及ZTC-MOS补偿电路包括：MNx、第一P型三极管MP1、第二P型三极管MP2、第一调节电阻Ra1、第二调节电阻Ra2、第三调节电阻Ra3；MNx的栅端和Ra1分别接在运放的两个输入端，通过第一调节电阻Ra1定义MNx的栅端电压，同时通过第一P型三极管MP1、第二P型三极管MP2两个电流源为MNx提供电流值，通过第一调节电阻Ra1和MNx之间的高阶补偿实现具有低温漂系数输出的电压基准源，通过第二调节电阻Ra2、第三调节电阻Ra3调整MNx的源漏端电压以及调整输出电压基准值；
电阻阵列修调电路，用于通过三位修调点并通过三八译码器以及电阻开关阵列实现对第一调节电阻Ra1、第二调节电阻Ra2、第三调节电阻Ra3的八位精度修调，实现对PVT影响的减弱。。
在本发明的一个实施例中，在所述启动电路及偏置电路中，所述启动电路包括第六N型三极管MN6、第七N型三极管MN7、第七P型三极管MP7，所述偏置电路包括第三N型三极管MN3、第四N型三极管MN4、第五P型三极管MP5、第六P型三极管MP6、偏置调节电阻R2，其中，第七P型三极管MP7的源端接电源，栅端和漏端短接并与第六N型三极管MN6的栅端以及第七N型三极管MN7的漏端连接，在启动时第六N型三极管MN6的栅端开始充电直至导通，第六N型三极管MN6的源端为第四N型三极管MN4、第五N型三极管MN5提供上电时的偏置电压，加速启动；当电路启动完毕后，第七N型三极管MN7管导通，以避免第六N型三极管MN6管源端电压持续上升，第三N型三极管MN3、第四N型三极管MN4、第五P型三极管MP5、第六P型三极管MP6为电流源接法，并通过偏置调节电阻R2调整偏置电路的偏置点，为第五N型三极管MN5提供栅极电压偏置。
在本发明的一个实施例中，所述运算放大电路包括第一N型三极管MN1、第二N型三极管MN2、第五N型三极管MN5、第三P型三极管MP3、第四P型三极管MP4、环路补偿电阻R1、环路补偿电容C1；用于利用运放的虚短特性对ZTC-MOS高阶补偿，其中第一N型三极管MN1、第二N型三极管MN2组成差分对管，环路补偿电阻R1和环路补偿电容C1为环路补偿阻容，三P型三极管MP3和第四P型三极管MP4为电流镜负载，用于进行双端输入转单端输出、第五N型三极管MN5为尾电流源，用于定义运算放大电路的电流值。
本发明实施例的基于片上环路高阶补偿的内环电阻高阶补偿电路，具有以下有益效果：
(1)提出了基于环路内正负温度系数电阻的高阶补偿结构，实现了兼顾高阶补偿和低温度系数的优点，并避免了添加额外回路导致的功耗增加；
(2)实现环路内基于电阻阵列的可配置补偿方法，实现了更宽温度范围下的稳定电压输出，在更广温度下的自适应调节可动态补偿恶劣环境温度变化对电路的影响。
(3)采用电阻阵列修调结构，实现了对PVT影响的有效减弱，解决了工艺中电阻波动大对电路的影响。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为根据本发明实施例提供的基于片上环路高阶补偿的内环电阻高阶补偿电路结构图；
图2为根据本发明实施例提供的内环高阶补偿示意图；
图3为根据本发明实施例提供的宽温度范围-65℃到225℃下MNx管的源漏电流IDS以及Ra1、Ra2、Ra3电阻阻值随温度变化cadence仿真曲线；
图4为根据本发明实施例提供的通过三位修调点通过三八译码器控制电阻开关阵列进行八位精度修调示意图；
图5为根据本发明实施例提供的修调与未修调对比cadence仿真结果以及工艺角cadence仿真结果；
图6为根据本发明实施例提供的通过200次蒙特卡洛cadence仿真输出基准电压值以及输出电压温度系数值结果；
图7为根据本发明实施例提供的结构基准电压输出的电源抑制比在不同温度下的cadence仿真结果。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
图1为根据本发明实施例提供的基于片上环路高阶补偿的内环电阻高阶补偿电路结构图。
如图1所示，该基于片上环路高阶补偿的内环电阻高阶补偿电路包括以下步骤：
启动电路及偏置电路，用于进行电路的上电启动和提供偏置电压；
运算放大电路，用于实现输入的同向端和反向端锁定电压；
运算放大电路；运算放大电路包括第一N型三极管MN1、第二N型三极管MN2、第五N型三极管MN5、第三P型三极管MP3、第四P型三极管MP4、环路补偿电阻R1、环路补偿电容C1；用于利用运放的虚短特性对ZTC-MOS高阶补偿，其中第一N型三极管MN1、第二N型三极管MN2组成差分对管，环路补偿电阻R1和环路补偿电容C1为环路补偿阻容，第三P型三极管MP3和第四P型三极管MP4为电流镜负载，用于进行双端输入转单端输出、第五N型三极管MN5为尾电流源，用于定义运算放大电路的电流值；
电阻及ZTC-MOS补偿电路，电阻及ZTC-MOS补偿电路包括：MNx、第一P型三极管MP1、第二P型三极管MP2、第一调节电阻Ra1、第二调节电阻Ra2、第三调节电阻Ra3；MNx的栅端和Ra1分别接在运放的两个输入端，通过第一调节电阻Ra1定义MNx的栅端电压，同时通过第一P型三极管MP1、第二P型三极管MP2两个电流源为MNx提供电流值，通过第一调节电阻Ra1和MNx之间的高阶补偿实现具有低温漂系数输出的电压基准源，通过第二调节电阻Ra2、第三调节电阻Ra3调整MNx的源漏端电压以及调整输出电压基准值；
电阻阵列修调电路，用于通过三位修调点并通过三八译码器以及电阻开关阵列实现对第一调节电阻Ra1、第二调节电阻Ra2、第三调节电阻Ra3的八位精度修调，实现对PVT影响的减弱。
在本发明的一个实施例中，在启动电路及偏置电路中，启动电路包括第六N型三极管MN6、第七N型三极管MN7、第七P型三极管MP7，偏置电路包括第三N型三极管MN3、第四N型三极管MN4、第五P型三极管MP5、第六P型三极管MP6、偏置调节电阻R2，其中，第七P型三极管MP7的源端接电源，栅端和漏端短接并与第六N型三极管MN6的栅端以及第七N型三极管MN7的漏端连接，在启动时第六N型三极管MN6的栅端开始充电直至导通，第六N型三极管MN6的源端为第四N型三极管MN4、第五N型三极管MN5提供上电时的偏置电压，加速启动；当电路启动完毕后，第七N型三极管MN7管导通，以避免第六N型三极管MN6管源端电压持续上升，第三N型三极管MN3、第四N型三极管MN4、第五P型三极管MP5、第六P型三极管MP6为电流源接法，并通过偏置调节电阻R2调整偏置电路的偏置点，为第五N型三极管MN5提供栅极电压偏置。
运算放大电路包括第一N型三极管MN1、第二N型三极管MN2、第五N型三极管MN5、第三P型三极管MP3、第四P型三极管MP4、环路补偿电阻R1、环路补偿电容C1；用于利用运放的虚短特性对ZTC-MOS高阶补偿，其中第一N型三极管MN1、第二N型三极管MN2组成差分对管，环路补偿电阻R1和环路补偿电容C1为环路补偿阻容，三P型三极管MP3和第四P型三极管MP4为电流镜负载，用于进行双端输入转单端输出、第五N型三极管MN5为尾电流源，用于定义运算放大电路的电流值。
如图1所示，通过启动电路和偏置电路实现电路的上电启动以及为运放提供偏置。采用五管OTA运放实现输入的同向端和反向端锁定电压。其中unit1和unit2分别为正温度系数电阻和负温度系数电阻，并通过设计Ra1电阻的整体温度系数实现对MNx晶体管提供栅压，以及通过电阻Ra2、Ra3为MNx晶体管提供漏端偏置，使得最终VREF输出为ZTC电压。其中VREF输出电压的表达式为式(1)所示：
其中，VGS为MNx的栅源电压，VDS为MNx的漏源电压，IDS为MNx的漏源电流。可以发现基准电压的值受电阻以及IDS影响。本设计正通过IDS与电阻之间的相互补偿实现高阶补偿达到低温度系数。其原理如图2所示，通过选取合适电阻Ra1，由正负温度系数电阻配比而成的Ra1与选定的IDS曲线相互补偿，具体通过运放使得Ral为MNx提供栅极偏置，同时由MP1镜像MP2的电流IDS，使得Ra1的电压为IDS和Ra1的乘积，由于Ra1和IDS的温度系数设置为互补的，使得最终输出VREF在选定温度范围下实现了低温度系数。
图3的(a)和(b)分别为使用cadence软件对MNx晶体管在不同VGS下其输出电流IDS随温度变化(VDS设定为0.3V)以及选取正负温度系数电阻随温度变化曲线。本发明中选取VGS为661mV时IDS的情况，通过matlab软件提取MNx晶体管的温度系数函数曲线，然后通过配比正负温度系数电阻与其曲线进行高阶补偿。本发明以无硅化物的N+多晶电阻(正温度系数)高多晶硅电阻(负温度系数)为例，通过调整其电阻中正负温度系数电阻的比例，实现了与IDS互补的温度特性曲线。基于0.18-μmBCD工艺仿真验证，其结果如图3的(c)所示。电阻Ra1、Ra2、Ra3采用图3的(c)中的电阻配比为晶体管MNx提供偏压，最终实现低温度系数、宽温度范围的电压基准输出。
图4为电阻开关阵列修调示意图，由于一般工艺中电阻受环境影响很大，其误差范围通常在正负20％到40％波动，故不同PVT环境下电阻阻值有很大的波动，需要对电阻进行修调处理以实现不同PVT下稳定输出。通过三个三八译码器分别对Ra1、Ra2、Ra3的正负温度系数电阻进行修调操作，其中unit1.1到unit1.4的最小单位为1kΩ，最大单位为8kΩ，unit1.0为设置的电阻值。unit2模块的电阻设置于unit1模块一致。通过三八译码器利用三个控制端对电阻阻值在1kΩ到15kΩ范围内进行调节补偿，从而减小PVT对本发明基准源芯片电路性能的影响。
图5本发明是修调与未修调对比0.18μmBCD工艺环境下，cadence仿真结果以及工艺角Cadence仿真结果，可以发现在通过电阻开关阵列修调后的结果(a)相较未修调的结果(b)输出电压明显更加稳定。并完成了不同工艺角下修调后结果，其波动在可接受的范围内。本发明在修调后且温度范围在-65℃到225℃，采用0.18μmBCD工艺环境下仿真温度系数结果在TT工艺角下为1.49ppm/℃，在FF工艺角下为3.90ppm/℃，在SS工艺角下为4.27ppm/℃。可以发现其温度系数可以达到很低的水平，同时相较于单独ZTC-MOS提供的温度系数(TT工艺角下7.74ppm/℃)有进一步提升。
图6是本发明在200次蒙特卡洛仿真(a)为基准电压输出值蒙特卡洛仿真结果，其输出电压均值为508.303mV，标准差为478μV。(b)为温度系数蒙特卡洛仿真结果，其输出的温度系数均值为3.38ppm/℃，标准差为1.7ppm/℃。(c)为蒙特卡洛中50次仿真结果细节图。在-65℃到225℃范围内选取了8个测试点进行了蒙特卡洛仿真。达到了整体较低的温度系数同时整体电路功耗仅为36.9μW。
图7是本发明结构基准电压输出的电源抑制比在不同温度下的cadence仿真结果，其在225℃时达到最优值94dB@1kHz，在-65℃达到最差情况83dB@1kHz。本发明电源抑制比表达式为式(2)所示：
其中，rox，ro2分别为MNx和MP2的输出阻抗，gmx，gm2分别为晶体管MNx和MP2的跨导。通过表达式可以明显发现，电阻Ra3的添加进一步增加了本发明的电源抑制比，提高了基准输出的稳定性。
根据本发明实施例提出的基于片上环路高阶补偿的内环电阻高阶补偿电路，提出一种应用于宽温度，低温度系数的内环电阻高阶补偿电路，以恶劣环境开关电源电路作为典型应用，该拓扑结构提出的内环电阻高阶补偿可以显著降低温度系数，实现宽温度范围下工作。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或N个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“N个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
Claims (3)
1.一种基于片上环路高阶补偿的内环电阻高阶补偿电路，其特征在于，包括：
启动电路及偏置电路，用于进行电路的上电启动和提供偏置电压；
运算放大电路，用于实现输入的同向端和反向端锁定电压；
运算放大电路；所述运算放大电路包括第一N型三极管MN1、第二N型三极管MN2、第五N型三极管MN5、第三P型三极管MP3、第四P型三极管MP4、环路补偿电阻R1、环路补偿电容C1；用于利用运放的虚短特性对ZTC-MOS高阶补偿，其中第一N型三极管MN1、第二N型三极管MN2组成差分对管，环路补偿电阻R1和环路补偿电容C1为环路补偿阻容，第三P型三极管MP3和第四P型三极管MP4为电流镜负载，用于进行双端输入转单端输出、第五N型三极管MN5为尾电流源，用于定义运算放大电路的电流值；
电阻及ZTC-MOS补偿电路，所述电阻及ZTC-MOS补偿电路包括：MNx、第一P型三极管MP1、第二P型三极管MP2、第一调节电阻Ra1、第二调节电阻Ra2、第三调节电阻Ra3；MNx的栅端和Ra1分别接在运放的两个输入端，通过第一调节电阻Ra1定义MNx的栅端电压，同时通过第一P型三极管MP1、第二P型三极管MP2两个电流源为MNx提供电流值，通过第一调节电阻Ra1和MNx之间的高阶补偿实现具有低温漂系数输出的电压基准源，通过第二调节电阻Ra2、第三调节电阻Ra3调整MNx的源漏端电压以及调整输出电压基准值；
电阻阵列修调电路，用于通过三位修调点并通过三八译码器以及电阻开关阵列实现对第一调节电阻Ra1、第二调节电阻Ra2、第三调节电阻Ra3的八位精度修调，实现对PVT影响的减弱。
2.根据权利要求1所述的基于片上环路高阶补偿的内环电阻高阶补偿电路，其特征在于，
在所述启动电路及偏置电路中，所述启动电路包括第六N型三极管MN6、第七N型三极管MN7、第七P型三极管MP7，所述偏置电路包括第三N型三极管MN3、第四N型三极管MN4、第五P型三极管MP5、第六P型三极管MP6、偏置调节电阻R2，其中，第七P型三极管MP7的源端接电源，栅端和漏端短接并与第六N型三极管MN6的栅端以及第七N型三极管MN7的漏端连接，在启动时第六N型三极管MN6的栅端开始充电直至导通，第六N型三极管MN6的源端为第四N型三极管MN4、第五N型三极管MN5提供上电时的偏置电压，加速启动；当电路启动完毕后，第七N型三极管MN7管导通，以避免第六N型三极管MN6管源端电压持续上升，第三N型三极管MN3、第四N型三极管MN4、第五P型三极管MP5、第六P型三极管MP6为电流源接法，并通过偏置调节电阻R2调整偏置电路的偏置点，为第五N型三极管MN5提供栅极电压偏置。
3.根据权利要求2所述的基于片上环路高阶补偿的内环电阻高阶补偿电路，其特征在于，
所述运算放大电路包括第一N型三极管MN1、第二N型三极管MN2、第五N型三极管MN5、第三P型三极管MP3、第四P型三极管MP4、环路补偿电阻R1、环路补偿电容C1；用于利用运放的虚短特性对ZTC-MOS高阶补偿，其中第一N型三极管MN1、第二N型三极管MN2组成差分对管，环路补偿电阻R1和环路补偿电容C1为环路补偿阻容，三P型三极管MP3和第四P型三极管MP4为电流镜负载，用于进行双端输入转单端输出、第五N型三极管MN5为尾电流源，用于定义运算放大电路的电流值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311196193.8A CN117055682A (zh) | 2023-09-15 | 2023-09-15 | 基于片上环路高阶补偿的内环电阻高阶补偿电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311196193.8A CN117055682A (zh) | 2023-09-15 | 2023-09-15 | 基于片上环路高阶补偿的内环电阻高阶补偿电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117055682A true CN117055682A (zh) | 2023-11-14 |
Family
ID=88659200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311196193.8A Pending CN117055682A (zh) | 2023-09-15 | 2023-09-15 | 基于片上环路高阶补偿的内环电阻高阶补偿电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117055682A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117270621A (zh) * | 2023-11-23 | 2023-12-22 | 上海芯炽科技集团有限公司 | 一种低温漂带隙基准电路的单温度校准结构 |
-
2023
- 2023-09-15 CN CN202311196193.8A patent/CN117055682A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117270621A (zh) * | 2023-11-23 | 2023-12-22 | 上海芯炽科技集团有限公司 | 一种低温漂带隙基准电路的单温度校准结构 |
| CN117270621B (zh) * | 2023-11-23 | 2024-02-13 | 上海芯炽科技集团有限公司 | 一种低温漂带隙基准电路的单温度校准结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8884603B2 (en) | Reference power supply circuit | |
| CN110362144B (zh) | 基于指数补偿的低温漂高电源抑制比带隙基准电路 | |
| US9335778B2 (en) | Reference voltage generating circuit | |
| CN110100219B (zh) | 稳压器以及电源 | |
| CN108351662B (zh) | 具有曲率补偿的带隙参考电路 | |
| CN117055682A (zh) | 基于片上环路高阶补偿的内环电阻高阶补偿电路 | |
| CN108536210B (zh) | 一种平滑温度补偿带隙基准源电路 | |
| CN111240386B (zh) | 一种自补偿的电流舵电荷泵电路 | |
| CN115562431A (zh) | 带隙基准电路 | |
| CN112631360A (zh) | 一种带高阶补偿的带隙基准电压电路及其调修方法 | |
| US10924066B2 (en) | Offset voltage trimming for operational amplifiers | |
| US9740232B2 (en) | Current mirror with tunable mirror ratio | |
| KR20150039696A (ko) | 전압 레귤레이터 | |
| CN112000166B (zh) | 电压调节器 | |
| CN111026226B (zh) | 一种电压调节器 | |
| CN110166029B (zh) | 一种迟滞比较器电路 | |
| CN110389614B (zh) | 高效低压差稳压器 | |
| JP4868868B2 (ja) | 基準電圧発生回路 | |
| CN112994697B (zh) | 一种比较器 | |
| CN112068632B (zh) | 一种高精度电压基准电路 | |
| WO2021073305A1 (zh) | 高电源抑制比的低压差线性稳压器 | |
| CN113885639A (zh) | 基准电路、集成电路及电子设备 | |
| CN109582077B (zh) | 低耗电电源启动重设电路与参考信号电路 | |
| US20060176106A1 (en) | Current mode transconductor tuning device | |
| Rikan et al. | A high current efficiency cmos ldo regulator with low power consumption and small output voltage variation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |