CN117270621A - 一种低温漂带隙基准电路的单温度校准结构 - Google Patents
一种低温漂带隙基准电路的单温度校准结构 Download PDFInfo
- Publication number
- CN117270621A CN117270621A CN202311566901.2A CN202311566901A CN117270621A CN 117270621 A CN117270621 A CN 117270621A CN 202311566901 A CN202311566901 A CN 202311566901A CN 117270621 A CN117270621 A CN 117270621A
- Authority
- CN
- China
- Prior art keywords
- pmos tube
- triode
- switch
- resistor
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 23
- 238000009966 trimming Methods 0.000 claims abstract description 19
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000013461 design Methods 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000003321 amplification Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000013100 final test Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 101000766246 Homo sapiens Probable E3 ubiquitin-protein ligase MID2 Proteins 0.000 description 1
- 101000664599 Homo sapiens Tripartite motif-containing protein 2 Proteins 0.000 description 1
- 102100026310 Probable E3 ubiquitin-protein ligase MID2 Human genes 0.000 description 1
- 102100038799 Tripartite motif-containing protein 2 Human genes 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开一种低温漂带隙基准电路的单温度校准结构，属于模拟电路领域，包括PMOS管MP1~MP4、放大器EA、电阻R1~R3和三极管Q1~Q2、开关SW1~SW3。PMOS管MP3的漏端和电阻R2的第一端同时通过输出VREF连接一阶修调；三极管Q1的发射极和三极管Q2的发射极均连接二阶修调。本发明在传统带隙基准的基础上进行创新设计，通过对输出电压进行一介补偿和对三极管特性进行二阶补偿，可有效的使输出电压精度达到3ppm/°C以下；相较于普通的单点校准，由于受益于结构的稳定性，在芯片FT阶段仅通过查表的方式和相对较为简单的测试方案便可完成对片内带隙基准的校准，通常不需要额外测试点和高低温设备。
Description
技术领域
本发明涉及模拟电路技术领域，特别涉及一种低温漂带隙基准电路的单温度校准结构。
背景技术
随着现在模拟电路的快速发展，对于高精度模数转换器和传感器芯片的需求也越来越高。为了满足上述芯片的应用，带隙基准作为其中关键的一环，对其本身的性能也提出了更高的需求。通常情况下，带隙基准被集成在芯片系统之中，具有架构简单且稳定，低噪声，低温漂，低功耗等特性。但由于上述特性受到工艺的限制相对较高，在批量制造的过程中所出现的工艺偏差也会极大的影响芯片性能。因此对电路架构的简化及特性的校准提出了相对较高的需求。
其中对于带隙基准的温漂校准成为了业内关注的重要目标之一，目前业内通常使用单点校准，两点校准或三点校准等方案。但由于封装应力及片内温湿度等因素，对带隙基准的校准必须在封装后完成，无法在CP（chip test，芯片测试）阶段完成。与此同时，在FT（final test，最终测试）阶段，如果使用两点或三点校准，会大大提高测试成本及时间（如测试设备及环境，升降温所需时间），导致越来越多的同行趋向于使用单点校准的方案，即常温校准。
发明内容
本发明的目的在于提供一种低温漂带隙基准电路的单温度校准结构，以解决背景技术中的问题。
为解决上述技术问题，本发明提供了一种低温漂带隙基准电路的单温度校准结构，包括PMOS管MP1~MP3、放大器EA、电阻R1~R2和三极管Q1~Q2；
PMOS管MP1的源端、PMOS管MP2的源端、PMOS管MP3的源端相连，PMOS管MP1的栅端、PMOS管MP2的栅端、PMOS管MP3的栅端相连；PMOS管MP1的漏端同时连接放大器EA的负输入端和三极管Q1的发射极，PMOS管MP2的漏端同时连接放大器EA的正输入端和电阻R1的第一端，放大器EA的输出端连接在PMOS管MP1的栅端和PMOS管MP2的栅端之间；电阻R1的第二端连接三极管Q2的发射极；三极管Q1的集电极和基极、三极管Q2的集电极和基极共同连接电阻R2的第二端；PMOS管MP3的漏端和电阻R2的第一端相连；
所述PMOS管MP3的漏端和所述电阻R2的第一端同时通过输出VREF连接一阶修调；所述三极管Q1的发射极和所述三极管Q2的发射极均连接二阶修调；
对于一阶温度系数的补偿，通过改变输出VREF通路上流过电阻R2的电流来进行一阶修调；使用PTAT电流进行补偿，流过电阻R2的电流越大，输出VREF与温度成正比的关系越大，提高一阶过零点；反之则降低一阶过零点；
对于二阶温度系数的补偿，向三极管Q1和三极管Q2中注入不等量的CTAT电流；该CTAT电流改变原有由ΔVbe/R1所产生的PTAT电流，增加此CTAT电流，显著降低二阶曲线过零点；减小CTAT电流，显著提高二阶曲线过零点；其中ΔVbe为三极管Q1和Q2的发射极压差。
在一种实施方式中，还包括PMOS管MP4、电阻R3、三极管Q3、开关SW1、开关SW2、以及开关SW3；
PMOS管MP4的源端与PMOS管MP3的源端、PMOS管MP2的源端、PMOS管MP1的源端相连，PMOS管MP4的栅端与PMOS管MP3的栅端、PMOS管MP2的栅端、PMOS管MP1的栅端相连；PMOS管MP4的漏端连接开关SW1的第一端下，
开关SW1的第二端通过开关SW3连接电阻R3的第一端；开关SW2的第一端连接开关SW1的第二端，开关SW2的第二端连接三极管Q3的发射极，三极管Q3的基极、三极管Q3的集电极、电阻R3的第二端互联。
在一种实施方式中，在校准测试前，复用一个芯片引脚连接到PAD位置；所述PAD位置同时连接于开关SW1和开关SW3之间、以及开关SW1和开关SW2之间；
在校准测试时，首先通过外灌电流并打开开关SW3以确认电阻R3在当前芯片中的电阻阻值，对于三极管Q3基极与发射极之间的电压差Vbe，在测试时先单独打开开关SW1，测试当前片内电流源大小；再同时打开开关SW1和SW2，从片外测量电压，该测试对开关SW1和SW2的漏电需要特殊注意；在得到各项结果后，便得到该三极管在当前芯片中的电压差Vbe。
本发明提供的一种低温漂带隙基准电路的单温度校准结构，具有以下有益效果：
1）在传统带隙基准的基础上进行创新设计，通过对输出电压进行一介补偿和对三极管特性进行二阶补偿，在不考虑器件失调或可适当增加晶片尺寸的情况下可有效的使输出电压精度达到3ppm/°C以下；
2）相较于传统的双点校准或三点校准，可以有效的降低测试成本及时间。相较于普通的单点校准，由于受益于结构的稳定性，在芯片FT阶段仅通过查表的方式和相对较为简单的测试方案便可完成对片内带隙基准的校准，通常不需要额外测试点和高低温设备。
附图说明
图1是本发明提供的一种低温漂带隙基准电路的单温度校准结构示意图。
图2是提高一阶过零点和降低一阶过零点的示意图。
图3是降低二阶曲线过零点和提供二阶曲线过零点的示意图。
图4是增加了校准电路的低温漂带隙基准电路的单温度校准结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种低温漂带隙基准电路的单温度校准结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的目的在于提供一种低温漂带隙基准的单温度校准结构，包括PMOS管MP1~MP3、放大器EA、电阻R1~R2和三极管Q1~Q2；PMOS管MP1的源端、PMOS管MP2的源端、PMOS管MP3的源端相连，PMOS管MP1的栅端、PMOS管MP2的栅端、PMOS管MP3的栅端相连；PMOS管MP1的漏端同时连接放大器EA的负输入端和三极管Q1的发射极，PMOS管MP2的漏端同时连接放大器EA的正输入端和电阻R1的第一端，放大器EA的输出端连接在PMOS管MP1的栅端和PMOS管MP2的栅端之间；电阻R1的第二端连接三极管Q2的发射极；三极管Q1的发射极和三极管Q2的发射极均连接二阶修调；三极管Q1的集电极和基极、三极管Q2的集电极和基极共同连接电阻R2的第二端；PMOS管MP3的漏端和电阻R2的第一端同时通过输出VREF连接一阶修调。
基于如图1所示的电路，该结构通过改变输出VREF通路上流过电阻R2的电流来进行一阶修调。若使用PTAT电流进行补偿，则流过电阻R2的电流越大，输出VREF与温度成正比的关系越大，即提高一阶过零点；反之则降低一阶过零点，如图2所示。
对于二阶温度系数的补偿，如图3所示，向三极管Q1和三极管Q2中注入不等量的CTAT电流。该CTAT电流会改变原有由ΔVbe/R1所产生的PTAT电流（其中其中ΔVbe为三极管Q1和Q2的发射极压差），增加此CTAT电流则可以显著降低二阶曲线过零点，反之亦然。
由于该系统中，一阶及二阶修调与工艺角关系相对线性，因此基于如图1所示的电路结构，增加了校准电路，如图4所示，虚线框中的校准电路可以清晰的检测出该带隙基准中所有器件特性，再经过查表来确认一阶和二阶的修调系数。
请继续参阅图4，校准电路包括PMOS管MP4、电阻R3、三极管Q3、开关SW1、开关SW2、以及开关SW3；PMOS管MP4的源端与PMOS管MP3的源端、PMOS管MP2的源端、PMOS管MP1的源端相连，PMOS管MP4的栅端与PMOS管MP3的栅端、PMOS管MP2的栅端、PMOS管MP1的栅端相连；PMOS管MP4的漏端连接开关SW1的第一端下，开关SW1的第二端通过开关SW3连接电阻R3的第一端；开关SW2的第一端连接开关SW1的第二端，开关SW2的第二端连接三极管Q3的发射极，三极管Q3的基极、三极管Q3的集电极、电阻R3的第二端互联。
在校准测试时，需要提前复用一个高精度、低漏电、低干扰的芯片引脚，连接到图4中PAD位置。在测试时，首先需要通过外灌电流并打开开关SW3来确认电阻R3在当前芯片中的电阻阻值，开关SW3和电阻R3的取值将直接影响测量精度，因此在设计时需要将开关SW3的等效阻抗降低至电阻R3的0.1%以下，并且测试通路上的阻抗也需要考虑。对于三极管Q3基极与发射极之间的电压差Vbe，在测试时需要先单独打开开关SW1，测试当前片内电流源大小。再同时打开开关SW1和开关SW2，从片外测量电压，该测试对开关SW1和SW2的漏电需要特殊注意；在得到各项结果后，便得到该三极管在当前芯片中的电压差Vbe。
受益于该补偿结构相对线性的关系，可以简单的通过查表的方式来确认该带隙基准一阶修调以及二阶修调系数。
| X | Y（k） | TRIM1 | TRIM2 |
| <2.6412923 | 12.33166667 | 100 | 0 |
| <2.6412923 | 12.12166667 | 99 | 0 |
| <2.6412923 | 11.91166667 | 98 | 0 |
| <2.6412923 | 11.70166667 | 97 | 0 |
| <2.6412923 | 11.49166667 | 96 | 0 |
| <2.6412923 | 11.28166667 | 95 | 0 |
| <2.6412923 | 11.07166667 | 94 | 0 |
| <2.6412923 | 10.86166667 | 93 | 0 |
| <2.6412923 | 10.65166667 | 92 | 0 |
| <2.6412923 | 10.44166667 | 91 | 0 |
| <2.6412923 | 10.23166667 | 90 | 0 |
| >2.6412923&<3.044352 | 12.33166667 | 285 | 8 |
| >2.6412923&<3.044352 | 12.12166667 | 284 | 8 |
| >2.6412923&<3.044352 | 11.91166667 | 283 | 8 |
| >2.6412923&<3.044352 | 11.70166667 | 282 | 8 |
| >2.6412923&<3.044352 | 11.49166667 | 281 | 8 |
| >2.6412923&<3.044352 | 11.28166667 | 280 | 8 |
| >2.6412923&<3.044352 | 11.07166667 | 279 | 8 |
| >2.6412923&<3.044352 | 10.86166667 | 278 | 8 |
| >2.6412923&<3.044352 | 10.65166667 | 277 | 8 |
| >2.6412923&<3.044352 | 10.44166667 | 276 | 8 |
| >2.6412923&<3.044352 | 10.23166667 | 275 | 8 |
| >3.044352 | 12.33166667 | 322 | 14 |
| >3.044352 | 12.12166667 | 321 | 14 |
| >3.044352 | 11.91166667 | 320 | 14 |
| >3.044352 | 11.70166667 | 319 | 14 |
| >3.044352 | 11.49166667 | 318 | 14 |
| >3.044352 | 11.28166667 | 317 | 14 |
| >3.044352 | 11.07166667 | 316 | 14 |
| >3.044352 | 10.86166667 | 315 | 14 |
| >3.044352 | 10.65166667 | 314 | 14 |
| >3.044352 | 10.44166667 | 313 | 14 |
| >3.044352 | 10.23166667 | 312 | 14 |
表1 带隙基准一阶修调以及二阶修调系数表
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (3)
1.一种低温漂带隙基准电路的单温度校准结构，其特征在于，包括PMOS管MP1~MP3、放大器EA、电阻R1~R2和三极管Q1~Q2；
PMOS管MP1的源端、PMOS管MP2的源端、PMOS管MP3的源端相连，PMOS管MP1的栅端、PMOS管MP2的栅端、PMOS管MP3的栅端相连；PMOS管MP1的漏端同时连接放大器EA的负输入端和三极管Q1的发射极，PMOS管MP2的漏端同时连接放大器EA的正输入端和电阻R1的第一端，放大器EA的输出端连接在PMOS管MP1的栅端和PMOS管MP2的栅端之间；电阻R1的第二端连接三极管Q2的发射极；三极管Q1的集电极和基极、三极管Q2的集电极和基极共同连接电阻R2的第二端；PMOS管MP3的漏端和电阻R2的第一端相连；
所述PMOS管MP3的漏端和所述电阻R2的第一端同时通过输出VREF连接一阶修调；所述三极管Q1的发射极和所述三极管Q2的发射极均连接二阶修调；
对于一阶温度系数的补偿，通过改变输出VREF通路上流过电阻R2的电流来进行一阶修调；使用PTAT电流进行补偿，流过电阻R2的电流越大，输出VREF与温度成正比的关系越大，提高一阶过零点；反之则降低一阶过零点；
对于二阶温度系数的补偿，向三极管Q1和三极管Q2中注入不等量的CTAT电流；该CTAT电流改变原有由ΔVbe/R1所产生的PTAT电流，增加此CTAT电流，显著降低二阶曲线过零点；减小CTAT电流，显著提高二阶曲线过零点；其中ΔVbe为三极管Q1和Q2的发射极压差。
2.如权利要求1所述的低温漂带隙基准电路的单温度校准结构，其特征在于，还包括PMOS管MP4、电阻R3、三极管Q3、开关SW1、开关SW2、以及开关SW3；
PMOS管MP4的源端与PMOS管MP3的源端、PMOS管MP2的源端、PMOS管MP1的源端相连，PMOS管MP4的栅端与PMOS管MP3的栅端、PMOS管MP2的栅端、PMOS管MP1的栅端相连；PMOS管MP4的漏端连接开关SW1的第一端下，
开关SW1的第二端通过开关SW3连接电阻R3的第一端；开关SW2的第一端连接开关SW1的第二端，开关SW2的第二端连接三极管Q3的发射极，三极管Q3的基极、三极管Q3的集电极、电阻R3的第二端互联。
3.如权利要求2所述的低温漂带隙基准电路的单温度校准结构，其特征在于，在校准测试前，复用一个芯片引脚连接到PAD位置；所述PAD位置同时连接于开关SW1和开关SW3之间、以及开关SW1和开关SW2之间；
在校准测试时，首先通过外灌电流并打开开关SW3以确认电阻R3在当前芯片中的电阻阻值，对于三极管Q3基极与发射极之间的电压差Vbe，在测试时先单独打开开关SW1，测试当前片内电流源大小；再同时打开开关SW1和SW2，从片外测量电压，该测试对开关SW1和SW2的漏电需要特殊注意；在得到各项结果后，便得到该三极管在当前芯片中的电压差Vbe。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311566901.2A CN117270621B (zh) | 2023-11-23 | 2023-11-23 | 一种低温漂带隙基准电路的单温度校准结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311566901.2A CN117270621B (zh) | 2023-11-23 | 2023-11-23 | 一种低温漂带隙基准电路的单温度校准结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117270621A true CN117270621A (zh) | 2023-12-22 |
| CN117270621B CN117270621B (zh) | 2024-02-13 |
Family
ID=89206706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311566901.2A Active CN117270621B (zh) | 2023-11-23 | 2023-11-23 | 一种低温漂带隙基准电路的单温度校准结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117270621B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007034405A (ja) * | 2005-07-22 | 2007-02-08 | Fujifilm Corp | レギュレータ回路 |
| CN106125811A (zh) * | 2016-06-15 | 2016-11-16 | 北京工业大学 | 一种超低温漂高电源抑制比带隙基准电压源 |
| CN108227819A (zh) * | 2016-12-10 | 2018-06-29 | 北京同方微电子有限公司 | 一种具有直流失调校准功能的低压带隙基准电路 |
| CN108664069A (zh) * | 2017-03-31 | 2018-10-16 | 上海东软载波微电子有限公司 | 带隙基准电路的校准方法及装置 |
| CN112631360A (zh) * | 2020-12-28 | 2021-04-09 | 深圳贝特莱电子科技股份有限公司 | 一种带高阶补偿的带隙基准电压电路及其调修方法 |
| CN112711290A (zh) * | 2020-12-23 | 2021-04-27 | 杭州晶华微电子股份有限公司 | 半导体集成电路和用于半导体集成电路的温漂补偿方法 |
| CN114296504A (zh) * | 2021-12-31 | 2022-04-08 | 思瑞浦微电子科技(上海)有限责任公司 | 带隙基准电压校准方法 |
| CN114527823A (zh) * | 2022-02-10 | 2022-05-24 | 浙江大学 | 一种带电流修调的低温漂高精度带隙基准电压源 |
| CN115494907A (zh) * | 2022-09-30 | 2022-12-20 | 中国电子科技集团公司第四十三研究所 | 一种带隙基准电路的温度补偿电路 |
| CN115586809A (zh) * | 2022-10-26 | 2023-01-10 | 南京博芯电子技术有限公司 | 一种指数型温度补偿带隙基准电压源及其补偿方法 |
| CN115657781A (zh) * | 2022-11-04 | 2023-01-31 | 重庆邮电大学 | 一种自缓冲环路控制技术的带隙基准源电路 |
| CN115857608A (zh) * | 2022-11-30 | 2023-03-28 | 江苏润石科技有限公司 | 耗尽管实现宽范围内高阶温度补偿的带隙基准源 |
| CN115903990A (zh) * | 2023-01-10 | 2023-04-04 | 西安电子科技大学芜湖研究院 | 一种利用分段补偿技术减小温度漂移系数的带隙基准电路 |
| CN116880641A (zh) * | 2023-07-17 | 2023-10-13 | 西安矽源半导体有限公司 | 一种高阶曲率校正带隙基准电路 |
| CN117055682A (zh) * | 2023-09-15 | 2023-11-14 | 东南大学 | 基于片上环路高阶补偿的内环电阻高阶补偿电路 |
-
2023
- 2023-11-23 CN CN202311566901.2A patent/CN117270621B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007034405A (ja) * | 2005-07-22 | 2007-02-08 | Fujifilm Corp | レギュレータ回路 |
| CN106125811A (zh) * | 2016-06-15 | 2016-11-16 | 北京工业大学 | 一种超低温漂高电源抑制比带隙基准电压源 |
| CN108227819A (zh) * | 2016-12-10 | 2018-06-29 | 北京同方微电子有限公司 | 一种具有直流失调校准功能的低压带隙基准电路 |
| CN108664069A (zh) * | 2017-03-31 | 2018-10-16 | 上海东软载波微电子有限公司 | 带隙基准电路的校准方法及装置 |
| CN112711290A (zh) * | 2020-12-23 | 2021-04-27 | 杭州晶华微电子股份有限公司 | 半导体集成电路和用于半导体集成电路的温漂补偿方法 |
| CN112631360A (zh) * | 2020-12-28 | 2021-04-09 | 深圳贝特莱电子科技股份有限公司 | 一种带高阶补偿的带隙基准电压电路及其调修方法 |
| WO2023125047A1 (zh) * | 2021-12-31 | 2023-07-06 | 思瑞浦微电子科技(上海)有限责任公司 | 带隙基准电压校准方法 |
| CN114296504A (zh) * | 2021-12-31 | 2022-04-08 | 思瑞浦微电子科技(上海)有限责任公司 | 带隙基准电压校准方法 |
| CN114527823A (zh) * | 2022-02-10 | 2022-05-24 | 浙江大学 | 一种带电流修调的低温漂高精度带隙基准电压源 |
| CN115494907A (zh) * | 2022-09-30 | 2022-12-20 | 中国电子科技集团公司第四十三研究所 | 一种带隙基准电路的温度补偿电路 |
| CN115586809A (zh) * | 2022-10-26 | 2023-01-10 | 南京博芯电子技术有限公司 | 一种指数型温度补偿带隙基准电压源及其补偿方法 |
| CN115657781A (zh) * | 2022-11-04 | 2023-01-31 | 重庆邮电大学 | 一种自缓冲环路控制技术的带隙基准源电路 |
| CN115857608A (zh) * | 2022-11-30 | 2023-03-28 | 江苏润石科技有限公司 | 耗尽管实现宽范围内高阶温度补偿的带隙基准源 |
| CN115903990A (zh) * | 2023-01-10 | 2023-04-04 | 西安电子科技大学芜湖研究院 | 一种利用分段补偿技术减小温度漂移系数的带隙基准电路 |
| CN116880641A (zh) * | 2023-07-17 | 2023-10-13 | 西安矽源半导体有限公司 | 一种高阶曲率校正带隙基准电路 |
| CN117055682A (zh) * | 2023-09-15 | 2023-11-14 | 东南大学 | 基于片上环路高阶补偿的内环电阻高阶补偿电路 |
Non-Patent Citations (1)
| Title |
|---|
| 石立志;廖春连;: "一种二阶曲率补偿的带隙基准源设计", 中国集成电路, no. 09 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117270621B (zh) | 2024-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sanborn et al. | A sub-1-V low-noise bandgap voltage reference | |
| US7439601B2 (en) | Linear integrated circuit temperature sensor apparatus with adjustable gain and offset | |
| Gunawan et al. | A curvature-corrected low-voltage bandgap reference | |
| US8378735B2 (en) | Die temperature sensor circuit | |
| CN108225588B (zh) | 一种温度传感器及温度检测方法 | |
| CN109186790B (zh) | 一种提高半导体温度传感器测量精度的方法 | |
| US20160266598A1 (en) | Precision bandgap reference | |
| US20210356329A1 (en) | Device and Method for Determining a Temperature or a Temperature-Dependent Value Usable for Determining the Temperature, Temperature Sensor, Pressure Sensor and Combination Sensor | |
| Michejda et al. | A precision CMOS bandgap reference | |
| KR20120080567A (ko) | 보상된 밴드갭 | |
| CN114296504B (zh) | 带隙基准电压校准方法 | |
| CN109164867B (zh) | 全mos基准电流产生电路 | |
| Song et al. | Characterization of bipolar transistors for cryogenic temperature sensors in standard CMOS | |
| CN117270621B (zh) | 一种低温漂带隙基准电路的单温度校准结构 | |
| CN113934249A (zh) | 一种适用于低电流增益型npn三极管的带隙基准电压源 | |
| CN108426648A (zh) | Cmos温度测量电路 | |
| CN109029791A (zh) | 一种抗反向厄利效应的温度传感器校准方法 | |
| CN117053934A (zh) | 一种消除bjt寄生电阻的温度测量装置及其方法 | |
| Nilsson et al. | High-temperature characterisation and analysis of leakage-current-compensated, low-power bandgap temperature sensors | |
| CN115166492B (zh) | 一种芯片参数采集电路 | |
| CN112965565B (zh) | 一种低温漂的带隙基准电路 | |
| Meijer | Concepts for bandgap references and voltage measurement systems | |
| Ning et al. | A low drift curvature-compensated bandgap reference with trimming resistive circuit | |
| Gao et al. | A wafer-level three-step calibration technique for BJT-based CMOS temperature sensor | |
| US7333038B1 (en) | Eliminating the effects of the temperature coefficients of series resistance on temperature sensors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |