CN114527823A

CN114527823A - 一种带电流修调的低温漂高精度带隙基准电压源

Info

Publication number: CN114527823A
Application number: CN202210165670.3A
Authority: CN
Inventors: 余雯昕; 奚剑雄; 汪涛; 何乐年
Original assignee: Zhejiang University ZJU
Current assignee: Zhejiang University ZJU
Priority date: 2022-02-10
Filing date: 2022-02-10
Publication date: 2022-05-24
Anticipated expiration: 2042-02-10
Also published as: CN114527823B

Abstract

本发明公开了一种带电流修调的低温漂高精度带隙基准电压源，包括核心基准源产生电路、高阶补偿电路、电流修调电路和电阻修调电路；高阶补偿电路与晶体管Q₁的发射极连接，用于把流过两个不同温度系数电流的V_BE电压作差，并将该电压经过电阻产生的补偿电流给到电阻R₂上，对主电路产生的基准电压进行补偿；电流修调电路分别与晶体管Q₁、Q₂的集电极相连，用于调整电阻R₂上正温度系数电流大小，对温漂进行修调；电阻修调电路与电阻R₂两端连接，用于对输出电压进行修调。本发明在通过高阶补偿电路消除V_BE电压中高阶项的基础上，增加了由I2C接口电路控制的电流、电阻修调电路来消除工艺角的影响，以得到低温漂高精度的基准电压。

Description

一种带电流修调的低温漂高精度带隙基准电压源

技术领域

本发明属于集成电路技术领域，具体涉及一种带电流修调的低温漂高精度带隙基准电压源。

背景技术

带隙基准电压能够提供不随温度变化的稳定的电压或电流，在数模转换器、模数转换器和线性稳压器等模拟系统中都是不可或缺的重要模块，其精度和稳定性直接影响着整个系统的精度，其原理是将一个带负温度系数的电压和一个带正温度系数的电压以适当的权重相加，得到一个零温度系数电压。

传统技术中通过ΔV_BE产生的正温度系数电压可以补偿V_BE里的一次项，高阶补偿技术可以补偿V_BE里的高阶项。高阶补偿技术极大的提高了输出电压的精度，使其温漂能够小于10ppm/℃，但是内部的器件在制作时仍会受到工艺角的影响，产生的温漂依然可能较大，这一影响是无法通过高阶补偿技术消除的。因此，需要增加相应的修调技术来调整不同工艺角下的正温度系数电流和电阻，这对于提高带隙基准电压的精度、降低输出电压温漂来说有着重要意义。

公开号为CN112631360A的中国专利采用以电阻修调为基础的第一修调单元及第二修调单元来调整输出电压值及其温漂，确保带隙基准电压的一致性，保证带隙基准电压不受温度条件影响；但是该修调方式只能单边修调，且位数较低，功耗大，实现方式复杂。

发明内容

鉴于上述，本发明提供了一种带电流修调的低温漂高精度带隙基准电压源，通过I2C接口电路控制的电流、电阻修调电路来调整受工艺角影响的正温度系数电流和电阻，在不同的工艺角下都能得到低温漂高精度的带隙基准电压源。

一种带电流修调的低温漂高精度带隙基准电压源，包括：

核心基准源产生电路，用于产生一路稳定的直流电压V_out；

高阶补偿电路，用于对所述直流电压V_out的温漂进行补偿；

电流修调电路，针对不同工艺角情况下对直流电压V_out的温漂进行修调；

电阻修调电路，用于对直流电压V_out的幅值进行修调。

进一步地，所述核心基准源产生电路包括3个场效应晶体管M₁～M₃、5个NPN晶体管Q₁～Q₅、4个电阻R₁～R₄以及1个运算放大器，其中M₁～M₃的源极共同接工作电压VDD，M₂的栅极与M₃的栅极、M₃的漏极、Q₄的集电极以及Q₅的集电极相连，M₂的漏极与M₁的栅极以及Q₃的集电极相连，M₁的漏极与R₃的一端以及R₄的一端相连，R₃的另一端与Q₅的基极、Q₂的集电极以及运算放大器的反相输入端相连，R₄的另一端与Q₄的基极、Q₁的集电极以及运算放大器的正相输入端相连，运算放大器的输出端与Q₁的基极、Q₂的基极以及Q₃的基极相连并产生直流电压V_out，Q₃～Q₅的发射极共连并通过一偏置电流源接地，Q₂的发射极与R₁的一端相连，Q₁的发射极与R₁的另一端以及R₂的一端相连，R₂的另一端接地。

进一步地，所述高阶补偿电路与晶体管Q₁的发射极相连，其通过把两个流过不同温度系数电流的三极管的V_BE作差，并使该电压差经过电阻产生的补偿电流流经电阻R₂，以实现对直流电压V_out温漂补偿，V_BE为三极管基极与发射极两端电压。

进一步地，所述电流修调电路与晶体管Q₁和Q₂的集电极相连，其通过注入电流的方式来调节电阻R₂上正温度系数电流的大小，以实现对直流电压V_out温漂修调。

进一步地，所述电阻修调电路与电阻R₂并联且R₂为可变电阻，其通过调节R₂阻值大小以实现对直流电压V_out幅值修调。

进一步地，所述电流修调电路包括32个场效应晶体管M₄～M₃₅、5个NPN晶体管Q₆～Q₁₀、4个运算放大器A₁～A₄以及I2C接口电路，其中M₄～M₁₆的源极以及Q₁₀的集电极共同接工作电压VDD，M₄的漏极与A₁的正相输入端、A₂的正相输入端以及A₄的正相输入端相连并外接一路正温度系数电流，M₅的漏极与A₁的反相输入端、A₁的输出端以及M₄～M₁₀的栅极相连，M₆的漏极与M₁₇的源极以及M₂₅的源极相连，M₇的漏极与M₁₈的源极以及M₂₆的源极相连，M₈的漏极与M₁₉的源极以及M₂₇的源极相连，M₉的漏极与M₂₀的源极以及M₂₈的源极相连，M₁₀的漏极与M₃₄的源极以及A₂的反相输入端相连，M₁₁的漏极与Q₇的集电极以及A₃的正相输入端相连，M₁₂的漏极与A₃的反相输入端、A₃的输出端以及M₁₁～M₁₆的栅极相连，M₁₃的漏极与M₂₁的源极以及M₂₉的源极相连，M₁₄的漏极与M₂₂的源极以及M₃₀的源极相连，M₁₅的漏极与M₂₃的源极以及M₃₁的源极相连，M₁₆的漏极与M₂₄的源极以及M₃₂的源极相连，A₄的反相输入端与M₃₅的源极以及M₁₇～M₂₄的漏极相连，A₄的输出端与M₃₅的栅极相连，M₃₅的漏极与晶体管Q₁和Q₂的集电极相连，M₃₃的源极与M₂₅～M₃₂的漏极相连，M₃₃的栅极与A₂的输出端以及M₃₄的栅极相连，M₃₄的漏极与Q₆的集电极、Q₆的基极、Q₇的基极以及Q₁₀的基极相连，Q₆的发射极与Q₈的集电极相连，Q₇的发射极与Q₉的集电极相连，Q₁₀的发射极与Q₈的基极以及Q₉的基极相连，Q₈的发射极与M₃₃的漏极以及Q₉的发射极相连并接地；所述I2C接口电路包含有多位寄存器，其通过外部接口输入多位二进制码，不同的二进制码使得多位寄存器产生不同的输出作为场效应晶体管M₁₇～M₂₄的栅极信号，从而决定电阻R₂上正温度系数电流的大小，场效应晶体管M₂₅～M₃₂的栅极信号对应与M₁₇～M₂₄的栅极信号开关逻辑相反。

进一步地，所述场效应晶体管M₆、M₇、M₈、M₉、M₁₃、M₁₄、M₁₅和M₁₆的宽长比依次为8、4、2、1、1/2、1/4、1/8、1/16，场效应晶体管M₁₇、M₁₈、M₁₉和M₂₀的宽长比为16，场效应晶体管M₁₇、M₁₈、M₁₉和M₂₀的宽长比为16，场效应晶体管M₂₁、M₂₂、M₂₃和M₂₄的宽长比为8，场效应晶体管M₂₅、M₂₆、M₂₇和M₂₈的宽长比为4，场效应晶体管M₂₉、M₃₀、M₃₁和M₃₂的宽长比为2，场效应晶体管M₄与M₆的宽长比相等，场效应晶体管M₁₀与M₉的宽长比相等，场效应晶体管M₁₁与M₁₃的宽长比相等。

进一步地，所述NPN晶体管Q₆～Q₁₀的尺寸相等且均由若干个三极管并联而成，Q₈与Q₉的三极管个数比为2:1，Q₆与Q₇的三极管个数比为2:1，Q₆与Q₁₀的三极管个数比为2:1。

进一步地，当电阻R₂上正温度系数电流偏大即该电流随温度变化曲线的斜率大于tt工艺角下的斜率，电流修调电路向晶体管Q₂的集电极注入电流，以此来减小电阻R₂上的正温度系数电流；当电阻R₂上正温度系数电流偏小即该电流随温度变化曲线的斜率小于tt工艺角下的斜率，电流修调电路向晶体管Q₁的集电极注入电流，此来增大电阻R₂上的正温度系数电流。

进一步地，所述电阻R₁与R₂的电阻类型、单位尺寸完全相同，可抵消电阻温度系数的影响。

本发明基准电压源在通过高阶补偿电路消除V_BE电压中高阶项的基础上，对原架构进行电流修调，增加了由I2C接口电路控制的电流、电阻修调电路来消除工艺角的影响，以得到低温漂高精度的基准电压；本发明基准电压源在TSMC 0.18um CMOS mixed工艺下的温漂为1.65ppm/℃，在不同的工艺角下经过电流修调后得到的温漂小于3ppm/℃。

附图说明

图1为本发明带隙基准电压源的电路结构示意图。

图2为本发明实施例采用的I2C接口电路结构示意图。

图3为本发明实施例中电流修调电路的结构示意图。

图4为本发明实施例采用的高阶补偿电路结构示意图。

图5为本发明实施例采用的电阻修调电路结构示意图。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。

如图1所示，本发明带电流修调的低温漂高精度带隙基准电压源，包括核心基准源产生电路、高阶补偿电路、电流修调电路和电阻修调电路；核心基准源产生电路包括主电路和共模反馈电路，主电路包括NPN晶体管Q₁、Q₂，电阻R₁、R₂、R₃、R₄以及运放A₁，电阻R₁和R₂的电阻类型、单位尺寸完全相同，抵消了电阻温度系数的影响；共模反馈电路包括NPN晶体管Q₃、Q₄、Q₅，场效应晶体管M₁、M₂、M₃，Q₂与Q₁的个数比为N:1，饱和电流I_S之比也是N:1。

高阶补偿电路与NPN晶体管Q₁的发射极连接，用于把流过两个不同温度系数电流的V_BE电压作差，并将该电压经过电阻产生的补偿电流给到电阻R₂上，对主电路产生的基准电压源进行补偿，V_BE的完整表达式如下：

其中：T_r是选定温度，η是与工艺相关的常数，V_g0是温度为0K时的V_BE值。高阶补偿电路中把流过与温度成正相关电流的三极管的V_BE与流过与温度无关电流的三极管的V_BE相减取出式中的高阶项

然后把这一项乘以一定系数后以电流的形式加到电路，补偿电流用I_out表示。

加入高阶补偿电路后，输出电压V_out的表达式如下；本实施方式采用的高阶补偿电路结构如图4所示。

电流修调电路与NPN晶体管Q₁或Q₂的集电极相连，用于注入正温度系数电流，起到调整输出电压大小的作用。本实施方式中电流修调电路的结构如图3所示，包括以场效应晶体管M₆、M₇、M₈、M₉、M₁₃、M₁₄、M₁₅、M₁₆为首的八条支路，它们的宽长比按顺序依次为8、4、2、1、1/2、1/4、1/8、1/16，还包括场效应晶体管M₄、M₅、M₁₁、M₁₂、M₃₃、M₃₄、M₃₅，M₄的宽长比和M₆相等，M₁₀的宽长比和M₉相等，M₁₁的宽长比和M₁₃相等，M₃₅的漏极作为电流修调模块的输出，连接到Q₁或Q₂的集电极；M₄流过正温度系数电流I_ptat，以1:1的比例拷贝给了M₆，从M₆到M₉流过的电流依次除以2。电路中的NPN晶体管Q₆、Q₇、Q₈、Q₉、Q₁₀的尺寸相等，用于均分电流，Q₈与Q₉的个数比是2:1，Q₆与Q₇、Q₁₀的个数比是2:1，所以流过M₁₁、M₁₃的电流为1/16I_ptat，从M₁₃到M₁₆电流依次除以2，流过M₁₆的电流为1/128I_ptat。

电流修调电路还包括宽长比为16、8、4、2的四组场效应晶体管(M₁₇、M₁₈、M₁₉、M₂₀)、(M₂₁、M₂₂、M₂₃、M₂₄)、(M₂₅、M₂₆、M₂₇、M₂₈)、(M₂₉、M₃₀、M₃₁、M₃₂)，栅极控制信号BIT<0>至BIT<7>是二进制数～BIT<0>至～BIT<7>的逻辑相反数，通过I2C接口电路产生，I2C接口电路包括多位寄存器，通过外部接口输入多位二进制码，不同的二进制码对应不同的多位寄存器输出，即BIT<0>至BIT<7>通过控制电流源开通的位数来控制电流修调电路中产生的电流大小。

本实施方式中I2C接口电路如图2所示，主要由使能pad、两路I2C接口pad1～pad2、I2C接口电路模块、I2C接口电路寄存器reg1～8组成，两路I2C接口pad1～2分别接到I2C接口电路的SCL、SDA端，使能pad接到I2C接口电路的rstn端，通过控制内部多位寄存器reg1～8将数据给入到电流修调电路的BIT<0>-BIT<7>端。

电流修调电路包括缓冲器A₁和A₃，缓冲器A₁连接在场效应晶体管M₄和M₅的漏极之间，缓冲器A₃连接在所述场效应晶体管M₁₁和M₁₂的漏极之间，用于提高电流拷贝的精度；电流修调电路还包括由运放A₂、场效应晶体管M₃₄和M₁₀组成的负反馈电路以及由运放A₄、场效应晶体管M₃₅组成的另一个负反馈电路，用于提高电流的稳定性；运放A₂的正输入端与场效应晶体管M₄的漏极相连，负输入端与场效应晶体管M₁₀的漏极相连，输出端连接场效应晶体管M₃₄的栅极，运放A₄的正输入端与场效应晶体管M₄的漏极相连，负输入端与场效应晶体管M₂₁的漏极相连，输出端连接场效应晶体管M₃₅的栅极。

电阻修调电路与电阻R₂两端连接，用于调整输出电压，提高精度。本实施方式采用的电阻修调电路结构如图5所示，其通过控制开关管的导通与关闭，调整接入电路的电阻阻值；和电流修调电路一样，电阻修调电路由I2C接口电路控制，I2C接口电路产生的二进制码控制内部开关的通断，修改接入电路的分压电阻阻值。

在不同的工艺角下，输出电压V_BG温度曲线的走向会不同。当R₂上正温度系数电流偏大，电流修调电路产生的电流注入到图1主电路中的Trim_I₁，以此来减小电阻R₂上流过的正温度系数电流；当正温度系数电流偏小，电流修调电路产生的电流注入到图1主电路中的Trim_I₂，以此来增大电阻R₂上流过的正温度系数电流，具体注入的电流大小取决于BIT<0>至BIT<7>的数值。

综上所述，本发明带隙基准电压源在已有高阶补偿电路的基础上，针对不同工艺角下输出电压的偏差增加了电流、电阻修调电路，根据实际测出的输出电压曲线变化，通过I2C接口电路产生BIT<0>至BIT<7>的8位数据，调整主电路中的正温度系数电流和电阻大小，对输出电压进行修调，经过电流修调后，各个工艺角下的温漂均小于3ppm/℃。

上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明，熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。

Claims

1.一种带电流修调的低温漂高精度带隙基准电压源，其特征在于，包括：

核心基准源产生电路，用于产生一路稳定的直流电压V_out；

高阶补偿电路，用于对所述直流电压V_out的温漂进行补偿；

电阻修调电路，用于对直流电压V_out的幅值进行修调。

2.根据权利要求1所述的低温漂高精度带隙基准电压源，其特征在于：所述核心基准源产生电路包括3个场效应晶体管M₁～M₃、5个NPN晶体管Q₁～Q₅、4个电阻R₁～R₄以及1个运算放大器，其中M₁～M₃的源极共同接工作电压VDD，M₂的栅极与M₃的栅极、M₃的漏极、Q₄的集电极以及Q₅的集电极相连，M₂的漏极与M₁的栅极以及Q₃的集电极相连，M₁的漏极与R₃的一端以及R₄的一端相连，R₃的另一端与Q₅的基极、Q₂的集电极以及运算放大器的反相输入端相连，R₄的另一端与Q₄的基极、Q₁的集电极以及运算放大器的正相输入端相连，运算放大器的输出端与Q₁的基极、Q₂的基极以及Q₃的基极相连并产生直流电压V_out，Q₃～Q₅的发射极共连并通过一偏置电流源接地，Q₂的发射极与R₁的一端相连，Q₁的发射极与R₁的另一端以及R₂的一端相连，R₂的另一端接地。

3.根据权利要求2所述的低温漂高精度带隙基准电压源，其特征在于：所述高阶补偿电路与晶体管Q₁的发射极相连，其通过把两个流过不同温度系数电流的三极管的V_BE作差，并使该电压差经过电阻产生的补偿电流流经电阻R₂，以实现对直流电压V_out温漂补偿，V_BE为三极管基极与发射极两端电压。

4.根据权利要求2所述的低温漂高精度带隙基准电压源，其特征在于：所述电流修调电路与晶体管Q₁和Q₂的集电极相连，其通过注入电流的方式来调节电阻R₂上正温度系数电流的大小，以实现对直流电压V_out温漂修调。

5.根据权利要求2所述的低温漂高精度带隙基准电压源，其特征在于：所述电阻修调电路与电阻R₂并联且R₂为可变电阻，其通过调节R₂阻值大小以实现对直流电压V_out幅值修调。

6.根据权利要求4所述的低温漂高精度带隙基准电压源，其特征在于：所述电流修调电路包括32个场效应晶体管M₄～M₃₅、5个NPN晶体管Q₆～Q₁₀、4个运算放大器A₁～A₄以及I2C接口电路，其中M₄～M₁₆的源极以及Q₁₀的集电极共同接工作电压VDD，M₄的漏极与A₁的正相输入端、A₂的正相输入端以及A₄的正相输入端相连并外接一路正温度系数电流，M₅的漏极与A₁的反相输入端、A₁的输出端以及M₄～M₁₀的栅极相连，M₆的漏极与M₁₇的源极以及M₂₅的源极相连，M₇的漏极与M₁₈的源极以及M₂₆的源极相连，M₈的漏极与M₁₉的源极以及M₂₇的源极相连，M₉的漏极与M₂₀的源极以及M₂₈的源极相连，M₁₀的漏极与M₃₄的源极以及A₂的反相输入端相连，M₁₁的漏极与Q₇的集电极以及A₃的正相输入端相连，M₁₂的漏极与A₃的反相输入端、A₃的输出端以及M₁₁～M₁₆的栅极相连，M₁₃的漏极与M₂₁的源极以及M₂₉的源极相连，M₁₄的漏极与M₂₂的源极以及M₃₀的源极相连，M₁₅的漏极与M₂₃的源极以及M₃₁的源极相连，M₁₆的漏极与M₂₄的源极以及M₃₂的源极相连，A₄的反相输入端与M₃₅的源极以及M₁₇～M₂₄的漏极相连，A₄的输出端与M₃₅的栅极相连，M₃₅的漏极与晶体管Q₁和Q₂的集电极相连，M₃₃的源极与M₂₅～M₃₂的漏极相连，M₃₃的栅极与A₂的输出端以及M₃₄的栅极相连，M₃₄的漏极与Q₆的集电极、Q₆的基极、Q₇的基极以及Q₁₀的基极相连，Q₆的发射极与Q₈的集电极相连，Q₇的发射极与Q₉的集电极相连，Q₁₀的发射极与Q₈的基极以及Q₉的基极相连，Q₈的发射极与M₃₃的漏极以及Q₉的发射极相连并接地；所述I2C接口电路包含有多位寄存器，其通过外部接口输入多位二进制码，不同的二进制码使得多位寄存器产生不同的输出作为场效应晶体管M₁₇～M₂₄的栅极信号，从而决定电阻R₂上正温度系数电流的大小，场效应晶体管M₂₅～M₃₂的栅极信号对应与M₁₇～M₂₄的栅极信号开关逻辑相反。

7.根据权利要求6所述的低温漂高精度带隙基准电压源，其特征在于：所述场效应晶体管M₆、M₇、M₈、M₉、M₁₃、M₁₄、M₁₅和M₁₆的宽长比依次为8、4、2、1、1/2、1/4、1/8、1/16，场效应晶体管M₁₇、M₁₈、M₁₉和M₂₀的宽长比为16，场效应晶体管M₁₇、M₁₈、M₁₉和M₂₀的宽长比为16，场效应晶体管M₂₁、M₂₂、M₂₃和M₂₄的宽长比为8，场效应晶体管M₂₅、M₂₆、M₂₇和M₂₈的宽长比为4，场效应晶体管M₂₉、M₃₀、M₃₁和M₃₂的宽长比为2，场效应晶体管M₄与M₆的宽长比相等，场效应晶体管M₁₀与M₉的宽长比相等，场效应晶体管M₁₁与M₁₃的宽长比相等。

8.根据权利要求6所述的低温漂高精度带隙基准电压源，其特征在于：所述NPN晶体管Q₆～Q₁₀的尺寸相等且均由若干个三极管并联而成，Q₈与Q₉的三极管个数比为2:1，Q₆与Q₇的三极管个数比为2:1，Q₆与Q₁₀的三极管个数比为2:1。

9.根据权利要求4所述的低温漂高精度带隙基准电压源，其特征在于：当电阻R₂上正温度系数电流偏大即该电流随温度变化曲线的斜率大于tt工艺角下的斜率，电流修调电路向晶体管Q₂的集电极注入电流，以此来减小电阻R₂上的正温度系数电流；当电阻R₂上正温度系数电流偏小即该电流随温度变化曲线的斜率小于tt工艺角下的斜率，电流修调电路向晶体管Q₁的集电极注入电流，此来增大电阻R₂上的正温度系数电流。

10.根据权利要求2所述的低温漂高精度带隙基准电压源，其特征在于：所述电阻R₁与R₂的电阻类型、单位尺寸完全相同，可抵消电阻温度系数的影响。