CN109240405B - 一种自适应ldo电路 - Google Patents
一种自适应ldo电路 Download PDFInfo
- Publication number
- CN109240405B CN109240405B CN201811397485.7A CN201811397485A CN109240405B CN 109240405 B CN109240405 B CN 109240405B CN 201811397485 A CN201811397485 A CN 201811397485A CN 109240405 B CN109240405 B CN 109240405B
- Authority
- CN
- China
- Prior art keywords
- type mos
- mos transistor
- drain
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 32
- 230000001105 regulatory effect Effects 0.000 claims abstract description 4
- 101710115990 Lens fiber membrane intrinsic protein Proteins 0.000 claims description 46
- 102100026038 Lens fiber membrane intrinsic protein Human genes 0.000 claims description 46
- 230000003044 adaptive effect Effects 0.000 claims description 15
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 claims description 11
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 claims description 6
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 claims description 6
- 230000001052 transient effect Effects 0.000 abstract description 13
- 230000004044 response Effects 0.000 abstract description 10
- 230000008859 change Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Abstract
本申请提供了一种自适应LDO电路，包括：主体电路、检测电路和补偿电路，其中，所述主体电路用于根据基准电压，对输入电压进行调节，获得输出电压；所述检测电路用于检测所述主体电路的负载电流，并根据所述负载电流得到补偿电流信息；所述补偿电路用于根据所述补偿电流信息对所述主体电路的零极点和环路带宽进行调节，以保证环路的稳定性，所述零极点包括主极点、第一次主极点和第二次主极点。该自适应LDO电路，通过检测电路根据负载电流得到补偿电流信息，以使补偿电路根据该补偿电流信息对主体电路的零极点和环路带宽进行调节，从而保证了环路的稳定性。本申请提供的自适应LDO电路，在加大LDO环路带宽，提高瞬态响应的同时，保证了环路的高稳定性。
Description
技术领域
本申请涉及集成电路技术领域，尤其涉及一种自适应LDO电路。
背景技术
近年来，各种便携式电子产品的普及与产品功能的丰富，促进了电源管理IC技术的不断发展，高性能低成本的电源管理芯片越来越受到用户的青睐。集成稳压器正向着高功率密度、高可靠性，高效率三个方向迈进，当负载变化很快时，瞬态特性是其设计中很大的挑战，此外，输出电压的纹波直接关系到芯片的性能。
传统的LDO电路结构如图1所示，电路只包含两个零极点，主极点在A点处，次主极点在B点处，主极点的频率
次主极点的频率：
其中，Rout代表A点处的输出电阻，Cload代表A点处的片外电容，rout代表B点处的输出电阻，Cgs1代表MP1的栅源电容。目前通常采用在片外加大电容Cload来增强LDO瞬态特性，这样LDO负载电流瞬变时，电容上电压变化较小，从而减小了LDO的纹波电压。
然而，随着负载电流的增加，电路的主极点的频率也会随着增大，而次主极点的位置不动，电路的环路带宽GBW增加，相位裕度下降，这样就导致环路稳定性变差。
有鉴于此，如何提高LDO的瞬态响应的同时，保证环路的高稳定性，是本领域技术人员亟需解决的问题。
发明内容
有鉴于此，本申请提供了一种自适应LDO电路，在提高LDO的瞬态响应的同时，能够保证环路的高稳定性。
为了实现上述目的，本申请提供了以下技术方案：
一种自适应LDO电路，包括：主体电路、检测电路和补偿电路，其中，
所述主体电路用于根据基准电压，对输入电压进行调节，获得输出电压；
所述检测电路用于检测所述主体电路的负载电流，并根据所述负载电流得到补偿电流信息；
所述补偿电路用于根据所述补偿电流信息对所述主体电路的零极点和环路带宽进行调节，以保证环路的稳定性，所述零极点包括主极点、第一次主极点和第二次主极点。
优选的，所述主体电路包括：差分放大器、缓冲器、分压器和功率管。
优选的，所述差分放大器包括：第一PMOS管MP1、第二P型MOS管MP2、第三P型MOS管MP3、第四P型MOS管MP4、第一N型MOS管MN1和第二N型MOS管MN2；
所述缓冲器包括：第五P型MOS管MP5和第六P型MOS管MP6；
所述分压器包括：第八P型MOS管MP8、第九P型MOS管MP9、第十P型MOS管MP10和第十一P型MOS管MP11；
所述功率管包括：第七P型MOS管MP7；
其中，所述第一P型MOS管MP1的栅极和漏极接电流源，源极与电源相连；
所述第二P型MOS管MP2的栅极和所述第五P型MOS管MP5的栅极均与所述第一P型MOS管MP1的栅极相连，所述第二P型MOS管MP2的源极和所述第五P型MOS管MP5的源极均与所述电源相连，所述第二P型MOS管MP2的漏极与所述第三P型MOS管MP3的源极以及所述第四P型MOS管MP4的源极相连，所述第五P型MOS管MP5的漏极与所述第六P型MOS管MP6的源极以及所述第七P型MOS管MP7的栅极相连；
所述第三P型MOS管MP3的栅极与所述第九P型MOS管MP9的栅极和漏极相连，所述第三P型MOS管MP3的漏极与所述第一N型MOS管MN1的漏极、栅极以及所述第二N型MOS管MN2的栅极相连；
所述第四P型MOS管MP4的栅极连接所述基准电压，漏极与所述第二N型MOS管MN2的漏极同时与所述第六P型MOS管MP6的栅极相连；
所述第一N型MOS管MN1的源极、所述第二N型MOS管MN2的源极和所述第六P型MOS管MP6的漏极均接地；
所述第七P型MOS管MP7的源极与所述电源相连，漏极与所述第八P型MOS管MP8的源极相连；
所述第八P型MOS管MP8的栅极和漏极同时与所述第九P型MOS管MP9的源极相连；
所述第九P型MOS管MP9的栅极和漏极同时与所述第十P型MOS管MP10的源极相连；
所述第十P型MOS管MP10的漏极与所述第十一P型MOS管MP11的源极相连，所述第十P型MOS管MP10的栅极和所述第十一P型MOS管MP11的栅极、漏极均接地。
优选的，所述差分放大器包括：第一PMOS管MP1、第二P型MOS管MP2、第十八P型MOS管MP18、第十九P型MOS管MP19、第二十P型MOS管MP20、第二十一P型MOS管MP21、第二十二P型MOS管MP22、第一N型MOS管MN1、第二N型MOS管MN2、第六N型MOS管MN6、第七N型MOS管MN7、第八N型MOS管MN8和第九N型MOS管MN9；
所述缓冲器包括：第五P型MOS管MP5和第六P型MOS管MP6；
所述分压器包括：第一电阻R1和第二电阻R2；
所述功率管包括：第七P型MOS管MP7；
其中，所述第一P型MOS管MP1的栅极和漏极接电流源，源极与电源相连；
所述第二P型MOS管MP2的栅极、所述第十八P型MOS管MP18的栅极与所述第一P型MOS管MP1的栅极以及所述第五P型MOS管MP5的栅极相连，所述第二P型MOS管MP2的源极、所述第五P型MOS管MP5的源极、所述第七P型MOS管MP7的源极、所述第十八P型MOS管MP18的源极、所述第十九P型MOS管MP19的源极以及所述第二十二P型MOS管MP22的源极均与所述电源相连，所述第二P型MOS管MP2的漏极与所述第一N型MOS管MN1的漏极、栅极以及所述第二N型MOS管MN2的栅极相连；
所述第二N型MOS管MN2的漏极与所述第六N型MOS管MN6的源极以及所述第九N型MOS管MN9的源极相连，所述第一N型MOS管MN1的源极和所述第二N型MOS管MN2的源极均接地；
所述第十八P型MOS管MP18的漏极同时与所述第二十P型MOS管MP20的源极和所述第二十一P型MOS管MP21的源极相连；
所述第二十P型MOS管MP20的栅极与所述第十九P型MOS管MP19的栅极、漏极以及所述第六N型MOS管MN6的漏极相连，所述第二十P型MOS管MP20的漏极与所述第七N型MOS管MN7的栅极、漏极以及所述第八N型MOS管MN8的栅极相连，所述第六N型MOS管MN6的栅极连接所述基准电压；
所述第八N型MOS管MN8的漏极与所述第二十一P型MOS管MP21的漏极以及所述第六P型MOS管MP6的栅极相连，所述第八N型MOS管MN8的源极和所述第七N型MOS管MN7的源极均接地；
所述第二十一P型MOS管MP21的栅极与所述第九N型MOS管MN9的漏极以及所述第二十二P型MOS管MP22的栅极、漏极相连；
所述第五P型MOS管MP5的漏极与所述第六P型MOS管MP6的源极以及所述第七P型MOS管MP7的栅极相连，所述第六P型MOS管MP6的漏极接地，所述第七P型MOS管MP7的漏极依次通过所述第一电阻R1和所述第二电阻R2接地；
所述第九N型MOS管MN9的栅极与所述第一电阻R1远离所述第七P型MOS管MP7的漏极的一端相连。
优选的，所述检测电路包括：第十二P型MOS管MP12、第十三P型MOS管MP13、第十四P型MOS管MP14、第三N型MOS管MN3和第四N型MOS管MN4；
其中，所述第十二P型MOS管MP12的栅极与所述第七P型MOS管MP7的栅极相连，所述第十二P型MOS管MP12的源极与所述电源相连，所述第十二P型MOS管MP12的漏极与所述第十三P型MOS管MP13的源极相连；
所述第十三P型MOS管MP13的漏极与所述第三N型MOS管MN3的栅极、漏极以及所述第四N型MOS管MN4的栅极相连，所述第十三P型MOS管MP13的栅极与所述第十四P型MOS管MP14的栅极、漏极以及所述第四N型MOS管MN4的漏极相连，所述第十四P型MOS管MP14的源极与所述第七P型MOS管MP7的漏极相连；
所述第三N型MOS管MN3的源极和所述第四N型MOS管MN4的源极均接地。
优选的，所述补偿电路包括：第五N型MOS管MN5、第十五P型MOS管MP15、第十六P型MOS管MP16和第十七P型MOS管MP17；
其中，所述第十五P型MOS管MP15的源极、所述第十六P型MOS管MP16的源极和所述第十七P型MOS管MP17的源极均与所述电源相连；
所述第十五P型MOS管MP15的栅极、漏极与所述第五N型MOS管MN5的漏极、所述第十七P型MOS管MP17的栅极以及所述第十六P型MOS管MP16的栅极相连；
所述第十六P型MOS管MP16的漏极与所述主体电路的补偿输入端相连；
所述第十七P型MOS管MP17的漏极与所述第五P型MOS管MP5的漏极以及所述第六P型MOS管MP6的源极相连；
所述第五N型MOS管MN5的栅极与所述检测电路的补偿电流信息输出端相连，源极接地。
由以上技术方案可知，本申请提供了一种由主体电路、检测电路和补偿电路构成的高稳定性的自适应LDO电路，通过检测电路根据负载电流得到补偿电流信息，以使补偿电路根据该补偿电流信息对所述主体电路的零极点和环路带宽进行调节，从而保证了环路的稳定性。本申请提供的该自适应LDO电路，在加大LDO环路带宽，提高瞬态响应的同时，保证了环路的高稳定性。
附图说明
为了更清楚地说明本发明实施例和现有技术中的技术方案，下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为传统的LDO电路的结构图；
图2为本申请实施例一提供的一种自适应LDO电路的结构图；
图3为本申请实施例二提供的一种自适应LDO电路的结构图；
图4为本申请实施例三提供的一种自适应LDO电路的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为在提高LDO的瞬态响应的同时，能够保证环路的高稳定性，本申请提供了一种高稳定性的自适应LDO电路，具体方案如下所述：
实施例一
本申请实施例一提供了一种自适应LDO电路，如图2所示，图2为本申请实施例一提供的一种自适应LDO电路的结构图。该自适应LDO电路包括：主体电路101、检测电路102和补偿电路103，其中，
主体电路101用于根据基准电压，对输入电压进行调节，获得输出电压；
检测电路102用于检测主体电路的负载电流，并根据负载电流得到补偿电流信息；
补偿电路103用于根据补偿电流信息对主体电路的零极点和环路带宽进行调节，以保证环路的稳定性，零极点包括主极点、第一次主极点和第二次主极点。
由以上技术方案可知，本申请实施例一提供的该自适应LDO电路，包括：主体电路、检测电路和补偿电路，通过检测电路根据负载电流得到补偿电流信息，以使补偿电路根据该补偿电流信息对所述主体电路的零极点和环路带宽进行调节，从而保证了环路的稳定性。本申请提供的该自适应LDO电路，在空载时有极低的静态功耗，且检测电路能随时跟踪负载电流的变化，根据负载电流的变化调整零极点和环路带宽，从而在加大LDO环路带宽，提高瞬态响应的同时，保证了环路的高稳定性。
实施例二
在实施例一的基础上，本申请实施例二提供了一种具体的电路结构，如图3所示，为本申请实施例二提供的一种自适应LDO电路的结构图。该自适应LDO电路包括：主体电路、检测电路和补偿电路。
具体的，主体电路包括：差分放大器、缓冲器、分压器和功率管。其中，差分放大器实现基准电压VREF与反馈电压的比较；缓冲器作为与传统电路不同的一部分，用于实现将次主极点分裂为两个极点，改善相位裕度。如图3所示的电路，分压器由PMOS管实现，这样减小了芯片面积，且在轻载下有极低的静态功耗。
具体的，结合图3所示，差分放大器包括：第一PMOS管MP1、第二P型MOS管MP2、第三P型MOS管MP3、第四P型MOS管MP4、第一N型MOS管MN1和第二N型MOS管MN2；
缓冲器包括：第五P型MOS管MP5和第六P型MOS管MP6；
分压器包括：第八P型MOS管MP8、第九P型MOS管MP9、第十P型MOS管MP10和第十一P型MOS管MP11；
功率管包括：第七P型MOS管MP7；
其中，第一P型MOS管MP1的栅极和漏极接电流源，源极与电源相连；
第二P型MOS管MP2的栅极和第五P型MOS管MP5的栅极均与第一P型MOS管MP1的栅极相连，第二P型MOS管MP2的源极和第五P型MOS管MP5的源极均与电源相连，第二P型MOS管MP2的漏极与第三P型MOS管MP3的源极以及第四P型MOS管MP4的源极相连，第五P型MOS管MP5的漏极与第六P型MOS管MP6的源极以及第七P型MOS管MP7的栅极相连；
第三P型MOS管MP3的栅极与第九P型MOS管MP9的栅极和漏极相连，第三P型MOS管MP3的漏极与第一N型MOS管MN1的漏极、栅极以及第二N型MOS管MN2的栅极相连；
第四P型MOS管MP4的栅极连接基准电压，漏极与第二N型MOS管MN2的漏极同时与第六P型MOS管MP6的栅极相连；
第一N型MOS管MN1的源极、第二N型MOS管MN2的源极和第六P型MOS管MP6的漏极均接地；
第七P型MOS管MP7的源极与电源相连，漏极与第八P型MOS管MP8的源极相连；
第八P型MOS管MP8的栅极和漏极同时与第九P型MOS管MP9的源极相连；
第九P型MOS管MP9的栅极和漏极同时与第十P型MOS管MP10的源极相连；
第十P型MOS管MP10的漏极与第十一P型MOS管MP11的源极相连，第十P型MOS管MP10的栅极和第十一P型MOS管MP11的栅极、漏极均接地。
检测电路包括：第十二P型MOS管MP12、第十三P型MOS管MP13、第十四P型MOS管MP14、第三N型MOS管MN3和第四N型MOS管MN4；
其中，第十二P型MOS管MP12的栅极与第七P型MOS管MP7的栅极相连，第十二P型MOS管MP12的源极与电源相连，第十二P型MOS管MP12的漏极与第十三P型MOS管MP13的源极相连；
第十三P型MOS管MP13的漏极与第三N型MOS管MN3的栅极、漏极以及第四N型MOS管MN4的栅极相连，第十三P型MOS管MP13的栅极与第十四P型MOS管MP14的栅极、漏极以及第四N型MOS管MN4的漏极相连，第十四P型MOS管MP14的源极与第七P型MOS管MP7的漏极相连；
第三N型MOS管MN3的源极和第四N型MOS管MN4的源极均接地。
补偿电路包括：第五N型MOS管MN5、第十五P型MOS管MP15、第十六P型MOS管MP16和第十七P型MOS管MP17；
其中，第十五P型MOS管MP15的源极、第十六P型MOS管MP16的源极和第十七P型MOS管MP17的源极均与电源相连；
第十五P型MOS管MP15的栅极、漏极与第五N型MOS管MN5的漏极、第十七P型MOS管MP17的栅极以及第十六P型MOS管MP16的栅极相连；
第十六P型MOS管MP16的漏极与主体电路的补偿输入端相连；在本实施例中，第十六P型MOS管MP16的漏极与第二P型MOS管MP2的漏极、第三P型MOS管MP3的源极以及第四P型MOS管MP4的源极相连；
第十七P型MOS管MP17的漏极与第五P型MOS管MP5的漏极以及第六P型MOS管MP6的源极相连；
第五N型MOS管MN5的栅极与检测电路的补偿电流信息输出端相连，源极接地。
如图3所示的电路，存在三个零极点，即一个主极点，两个次主极点，可以表示为：
A节点产生主极点，主极点的频率
B节点产生第一次主极点，第一次主极点的频率
C节点产生第二次主极点，第二次主极点的频率
其中，Rout代表A节点的输出电阻，ro2和ro4分别代表B节点处MN2和MP4的输出电阻，Cgs6代表MP6的栅源电容，gm6代表MP6的跨导，Cgs7代表MP7的栅源电容；
当负载电流增大时，P1增大，环路的GBW增大，若不及时增大次主极点，那么主极点和次主极点接近时，环路稳定性变差。本发明提供的电路，在负载电流增大时，LDO检测电路检测负载电流增大，此时LDO补偿电路中的镜像电流增大，LDO主体电路中差分放大器的输出电阻
减小，P2增大；缓冲器的电流增大，gm6增大，那么P3增大。因此，负载电流增大，环路带宽GBW随之增大，同时稳定性也随之优化，这样在负载出现阶跃电流时，瞬态响应变化良好，输出电压纹波较小。
由以上技术方案可知，本申请实施例二提供的该自适应LDO电路，包括：主体电路、检测电路和补偿电路，通过检测电路根据负载电流得到补偿电流信息，以使补偿电路根据该补偿电流信息对所述主体电路的零极点和环路带宽进行调节，从而保证了环路的稳定性。本申请提供的该自适应LDO电路，在空载时有极低的静态功耗，重载条件下以及负载电流出现较大的阶跃时，检测电路能随时跟踪负载电流的变化，根据负载电流的变化调整零极点和环路带宽，从而在加大LDO环路带宽，提高瞬态响应的同时，保证了环路的高稳定性。而且，本申请提供的该电路结构简单，只需在传统结构基础上加以修改，降低了设计复杂度。
实施例三
在实施例一的基础上，本申请实施例三提供了另一种具体的电路结构，如图4所示，为本申请实施例三提供的一种自适应LDO电路的结构图。该自适应LDO电路包括：主体电路、检测电路和补偿电路。
具体的，主体电路包括：差分放大器、缓冲器、分压器和功率管。在本实施例中，相比于实施例二，主要区别在于输入运放buffer采用NMOS管输入，同时主体电路中的MOS电阻替换成常规的多晶硅电阻，满足多种情况的不同需要，具体在本申请不做限定，可以根据实际需要进行拆分组合。
结合图4所示，差分放大器包括：第一PMOS管MP1、第二P型MOS管MP2、第十八P型MOS管MP18、第十九P型MOS管MP19、第二十P型MOS管MP20、第二十一P型MOS管MP21、第二十二P型MOS管MP22、第一N型MOS管MN1、第二N型MOS管MN2、第六N型MOS管MN6、第七N型MOS管MN7、第八N型MOS管MN8和第九N型MOS管MN9；
缓冲器包括：第五P型MOS管MP5和第六P型MOS管MP6；
分压器包括：第一电阻R1和第二电阻R2；
功率管包括：第七P型MOS管MP7；
其中，第一P型MOS管MP1的栅极和漏极接电流源，源极与电源相连；
第二P型MOS管MP2的栅极、第十八P型MOS管MP18的栅极与第一P型MOS管MP1的栅极以及第五P型MOS管MP5的栅极相连，第二P型MOS管MP2的源极、第五P型MOS管MP5的源极、第七P型MOS管MP7的源极、第十八P型MOS管MP18的源极、第十九P型MOS管MP19的源极以及第二十二P型MOS管MP22的源极均与电源相连，第二P型MOS管MP2的漏极与第一N型MOS管MN1的漏极、栅极以及第二N型MOS管MN2的栅极相连；
第二N型MOS管MN2的漏极与第六N型MOS管MN6的源极以及第九N型MOS管MN9的源极相连，第一N型MOS管MN1的源极和第二N型MOS管MN2的源极均接地；
第十八P型MOS管MP18的漏极同时与第二十P型MOS管MP20的源极和第二十一P型MOS管MP21的源极相连；
第二十P型MOS管MP20的栅极与第十九P型MOS管MP19的栅极、漏极以及第六N型MOS管MN6的漏极相连，第二十P型MOS管MP20的漏极与第七N型MOS管MN7的栅极、漏极以及第八N型MOS管MN8的栅极相连，第六N型MOS管MN6的栅极连接基准电压；
第八N型MOS管MN8的漏极与第二十一P型MOS管MP21的漏极以及第六P型MOS管MP6的栅极相连，第八N型MOS管MN8的源极和第七N型MOS管MN7的源极均接地；
第二十一P型MOS管MP21的栅极与第九N型MOS管MN9的漏极以及第二十二P型MOS管MP22的栅极、漏极相连；
第五P型MOS管MP5的漏极与第六P型MOS管MP6的源极以及第七P型MOS管MP7的栅极相连，第六P型MOS管MP6的漏极接地，第七P型MOS管MP7的漏极依次通过第一电阻R1和第二电阻R2接地；
第九N型MOS管MN9的栅极与第一电阻R1远离第七P型MOS管MP7的漏极的一端相连。
检测电路包括：第十二P型MOS管MP12、第十三P型MOS管MP13、第十四P型MOS管MP14、第三N型MOS管MN3和第四N型MOS管MN4；
其中，第十二P型MOS管MP12的栅极与第七P型MOS管MP7的栅极相连，第十二P型MOS管MP12的源极与电源相连，第十二P型MOS管MP12的漏极与第十三P型MOS管MP13的源极相连；
第十三P型MOS管MP13的漏极与第三N型MOS管MN3的栅极、漏极以及第四N型MOS管MN4的栅极相连，第十三P型MOS管MP13的栅极与第十四P型MOS管MP14的栅极、漏极以及第四N型MOS管MN4的漏极相连，第十四P型MOS管MP14的源极与第七P型MOS管MP7的漏极相连；
第三N型MOS管MN3的源极和第四N型MOS管MN4的源极均接地。
补偿电路包括：第五N型MOS管MN5、第十五P型MOS管MP15、第十六P型MOS管MP16和第十七P型MOS管MP17；
其中，第十五P型MOS管MP15的源极、第十六P型MOS管MP16的源极和第十七P型MOS管MP17的源极均与电源相连；
第十五P型MOS管MP15的栅极、漏极与第五N型MOS管MN5的漏极、第十七P型MOS管MP17的栅极以及第十六P型MOS管MP16的栅极相连；
第十六P型MOS管MP16的漏极与主体电路的补偿输入端相连；在本实施例中，第十六P型MOS管MP16的漏极与第二十一P型MOS管MP21的源极、第二十P型MOS管MP20的源极以及第十八P型MOS管MP18的漏极相连；
第十七P型MOS管MP17的漏极与第五P型MOS管MP5的漏极以及第六P型MOS管MP6的源极相连；
第五N型MOS管MN5的栅极与检测电路的补偿电流信息输出端相连，源极接地。
在该电路中，同样的存在三个零极点，可以表示为：
A节点产生主极点，主极点的频率
B节点产生第一次主极点，第一次主极点的频率
C节点产生第二次主极点，第二次主极点的频率
其中，Rout代表A节点的输出电阻，ro2和ro4分别代表B节点处MN8和MP21的输出电阻，Cgs6代表MP6的栅源电容，gm6代表MP6的跨导，Cgs7代表MP7的栅源电容；
当负载电流增大时，P1增大，环路的GBW增大，若不及时增大次主极点，那么主极点和次主极点接近时，环路稳定性变差。本发明提供的电路，在负载电流增大时，LDO检测电路检测负载电流增大，此时LDO补偿电路中的镜像电流增大，LDO主体电路中差分放大器的输出电阻
减小，P2增大；缓冲器的电流增大，gm6增大，那么P3增大。因此，负载电流增大，环路带宽GBW随之增大，同时稳定性也随之优化，这样在负载出现阶跃电流时，瞬态响应变化良好，输出电压纹波较小。
由以上技术方案可知，本申请实施例三提供的该自适应LDO电路，包括：主体电路、检测电路和补偿电路，通过检测电路根据负载电流得到补偿电流信息，以使补偿电路根据该补偿电流信息对所述主体电路的零极点和环路带宽进行调节，从而保证了环路的稳定性。本申请提供的该自适应LDO电路，在负载电流出现较大的阶跃时，检测电路能随时跟踪负载电流的变化，根据负载电流的变化调整零极点和环路带宽，从而在提高LDO的瞬态响应的同时，保证了环路的高稳定性。而且，本申请提供的该电路结构简单，只需在传统结构基础上加以修改，降低了设计复杂度。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (2)
1.一种自适应LDO电路，其特征在于，包括：主体电路、检测电路和补偿电路，其中，
所述主体电路用于根据基准电压，对输入电压进行调节，获得输出电压；
所述检测电路用于检测所述主体电路的负载电流，并根据所述负载电流得到补偿电流信息；
所述补偿电路用于根据所述补偿电流信息对所述主体电路的零极点和环路带宽进行调节，以保证环路的稳定性，所述零极点包括主极点、第一次主极点和第二次主极点；
其中，所述主体电路包括：差分放大器、缓冲器、分压器和功率管；
所述差分放大器包括：第一PMOS管MP1、第二P型MOS管MP2、第三P型MOS管MP3、第四P型MOS管MP4、第一N型MOS管MN1和第二N型MOS管MN2；
所述缓冲器包括：第五P型MOS管MP5和第六P型MOS管MP6；
所述分压器包括：第八P型MOS管MP8、第九P型MOS管MP9、第十P型MOS管MP10和第十一P型MOS管MP11；
所述功率管包括：第七P型MOS管MP7；
其中，所述第一P型MOS管MP1的栅极和漏极接电流源，源极与电源相连；
所述第二P型MOS管MP2的栅极和所述第五P型MOS管MP5的栅极均与所述第一P型MOS管MP1的栅极相连，所述第二P型MOS管MP2的源极和所述第五P型MOS管MP5的源极均与所述电源相连，所述第二P型MOS管MP2的漏极与所述第三P型MOS管MP3的源极以及所述第四P型MOS管MP4的源极相连，所述第五P型MOS管MP5的漏极与所述第六P型MOS管MP6的源极以及所述第七P型MOS管MP7的栅极相连；
所述第三P型MOS管MP3的栅极与所述第九P型MOS管MP9的栅极和漏极相连，所述第三P型MOS管MP3的漏极与所述第一N型MOS管MN1的漏极、栅极以及所述第二N型MOS管MN2的栅极相连；
所述第四P型MOS管MP4的栅极连接所述基准电压，漏极与所述第二N型MOS管MN2的漏极同时与所述第六P型MOS管MP6的栅极相连；
所述第一N型MOS管MN1的源极、所述第二N型MOS管MN2的源极和所述第六P型MOS管MP6的漏极均接地；
所述第七P型MOS管MP7的源极与所述电源相连，漏极与所述第八P型MOS管MP8的源极相连；
所述第八P型MOS管MP8的栅极和漏极同时与所述第九P型MOS管MP9的源极相连；
所述第九P型MOS管MP9的栅极和漏极同时与所述第十P型MOS管MP10的源极相连；
所述第十P型MOS管MP10的漏极与所述第十一P型MOS管MP11的源极相连，所述第十P型MOS管MP10的栅极和所述第十一P型MOS管MP11的栅极、漏极均接地；
或者，所述差分放大器包括：第一PMOS管MP1、第二P型MOS管MP2、第十八P型MOS管MP18、第十九P型MOS管MP19、第二十P型MOS管MP20、第二十一P型MOS管MP21、第二十二P型MOS管MP22、第一N型MOS管MN1、第二N型MOS管MN2、第六N型MOS管MN6、第七N型MOS管MN7、第八N型MOS管MN8和第九N型MOS管MN9；
所述缓冲器包括：第五P型MOS管MP5和第六P型MOS管MP6；
所述分压器包括：第一电阻R1和第二电阻R2；
所述功率管包括：第七P型MOS管MP7；
其中，所述第一P型MOS管MP1的栅极和漏极接电流源，源极与电源相连；
所述第二P型MOS管MP2的栅极、所述第十八P型MOS管MP18的栅极与所述第一P型MOS管MP1的栅极以及所述第五P型MOS管MP5的栅极相连，所述第二P型MOS管MP2的源极、所述第五P型MOS管MP5的源极、所述第七P型MOS管MP7的源极、所述第十八P型MOS管MP18的源极、所述第十九P型MOS管MP19的源极以及所述第二十二P型MOS管MP22的源极均与所述电源相连，所述第二P型MOS管MP2的漏极与所述第一N型MOS管MN1的漏极、栅极以及所述第二N型MOS管MN2的栅极相连；
所述第二N型MOS管MN2的漏极与所述第六N型MOS管MN6的源极以及所述第九N型MOS管MN9的源极相连，所述第一N型MOS管MN1的源极和所述第二N型MOS管MN2的源极均接地；
所述第十八P型MOS管MP18的漏极同时与所述第二十P型MOS管MP20的源极和所述第二十一P型MOS管MP21的源极相连；
所述第二十P型MOS管MP20的栅极与所述第十九P型MOS管MP19的栅极、漏极以及所述第六N型MOS管MN6的漏极相连，所述第二十P型MOS管MP20的漏极与所述第七N型MOS管MN7的栅极、漏极以及所述第八N型MOS管MN8的栅极相连，所述第六N型MOS管MN6的栅极连接所述基准电压；
所述第八N型MOS管MN8的漏极与所述第二十一P型MOS管MP21的漏极以及所述第六P型MOS管MP6的栅极相连，所述第八N型MOS管MN8的源极和所述第七N型MOS管MN7的源极均接地；
所述第二十一P型MOS管MP21的栅极与所述第九N型MOS管MN9的漏极以及所述第二十二P型MOS管MP22的栅极、漏极相连；
所述第五P型MOS管MP5的漏极与所述第六P型MOS管MP6的源极以及所述第七P型MOS管MP7的栅极相连，所述第六P型MOS管MP6的漏极接地，所述第七P型MOS管MP7的漏极依次通过所述第一电阻R1和所述第二电阻R2接地；
所述第九N型MOS管MN9的栅极与所述第一电阻R1远离所述第七P型MOS管MP7的漏极的一端相连；
所述补偿电路包括：第五N型MOS管MN5、第十五P型MOS管MP15、第十六P型MOS管MP16和第十七P型MOS管MP17；
其中，所述第十五P型MOS管MP15的源极、所述第十六P型MOS管MP16的源极和所述第十七P型MOS管MP17的源极均与所述电源相连；
所述第十五P型MOS管MP15的栅极、漏极与所述第五N型MOS管MN5的漏极、所述第十七P型MOS管MP17的栅极以及所述第十六P型MOS管MP16的栅极相连；
所述第十六P型MOS管MP16的漏极与所述主体电路的补偿输入端相连；
所述第十七P型MOS管MP17的漏极与所述第五P型MOS管MP5的漏极以及所述第六P型MOS管MP6的源极相连；
所述第五N型MOS管MN5的栅极与所述检测电路的补偿电流信息输出端相连，源极接地。
2.根据权利要求1所述的自适应LDO电路，其特征在于，所述检测电路包括：第十二P型MOS管MP12、第十三P型MOS管MP13、第十四P型MOS管MP14、第三N型MOS管MN3和第四N型MOS管MN4；
其中，所述第十二P型MOS管MP12的栅极与所述第七P型MOS管MP7的栅极相连，所述第十二P型MOS管MP12的源极与所述电源相连，所述第十二P型MOS管MP12的漏极与所述第十三P型MOS管MP13的源极相连；
所述第十三P型MOS管MP13的漏极与所述第三N型MOS管MN3的栅极、漏极以及所述第四N型MOS管MN4的栅极相连，所述第十三P型MOS管MP13的栅极与所述第十四P型MOS管MP14的栅极、漏极以及所述第四N型MOS管MN4的漏极相连，所述第十四P型MOS管MP14的源极与所述第七P型MOS管MP7的漏极相连；
所述第三N型MOS管MN3的源极和所述第四N型MOS管MN4的源极均接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811397485.7A CN109240405B (zh) | 2018-11-22 | 2018-11-22 | 一种自适应ldo电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811397485.7A CN109240405B (zh) | 2018-11-22 | 2018-11-22 | 一种自适应ldo电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109240405A CN109240405A (zh) | 2019-01-18 |
| CN109240405B true CN109240405B (zh) | 2020-11-03 |
Family
ID=65075714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811397485.7A Active CN109240405B (zh) | 2018-11-22 | 2018-11-22 | 一种自适应ldo电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109240405B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114546025B (zh) * | 2022-02-28 | 2023-03-10 | 上海先楫半导体科技有限公司 | 一种低静态功耗快速瞬态响应的ldo电路及芯片 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339443B (zh) * | 2008-08-08 | 2011-02-16 | 武汉大学 | 宽输出电流范围低压差线性稳压器 |
| CN102063145B (zh) * | 2010-12-30 | 2013-09-18 | 东南大学 | 一种自适应频率补偿低压差线性稳压器 |
| CN102681582A (zh) * | 2012-05-29 | 2012-09-19 | 昆山锐芯微电子有限公司 | 低压差线性稳压电路 |
| US10133287B2 (en) * | 2015-12-07 | 2018-11-20 | Macronix International Co., Ltd. | Semiconductor device having output compensation |
| CN108235744B (zh) * | 2017-12-19 | 2020-06-23 | 深圳市汇顶科技股份有限公司 | 低压差线性稳压电路 |
-
2018
- 2018-11-22 CN CN201811397485.7A patent/CN109240405B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109240405A (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9665111B2 (en) | Low dropout voltage regulator and method | |
| US7893670B2 (en) | Frequency compensation scheme for stabilizing the LDO using external NPN in HV domain | |
| TWI476557B (zh) | 低壓降電壓調節器及其方法 | |
| CN108776506B (zh) | 一种高稳定性的低压差线性稳压器 | |
| US9218016B2 (en) | Voltage reference generation circuit using gate-to-source voltage difference and related method thereof | |
| US20130320944A1 (en) | Voltage regulator, amplification circuit, and compensation circuit | |
| US9477246B2 (en) | Low dropout voltage regulator circuits | |
| CN111290467B (zh) | 工艺补偿的增益提升电压调节器 | |
| CN111880597B (zh) | 线性稳压电路及电子设备 | |
| CN109240405B (zh) | 一种自适应ldo电路 | |
| Pérez-Bailón et al. | Transient-enhanced output-capacitorless CMOS LDO regulator for battery-operated systems | |
| CN110879629A (zh) | 一种低压差线性稳压电路 | |
| TWI548964B (zh) | 電壓翻轉式零點補償電路 | |
| JP2014164702A (ja) | ボルテージレギュレータ | |
| El Khadiri et al. | A low noise, high PSR low-dropout regulator for low-cost portable electronics | |
| Abiri et al. | A low dropout voltage regulator with enhanced transconductance error amplifier and small output voltage variations | |
| CN110244811B (zh) | 无需外接输出电容的调压器 | |
| CN115202427B (zh) | 一种稳压电路及电源管理芯片 | |
| CN112671237B (zh) | 一种提高电流模buck型直流转换器响应的电路结构及方法 | |
| CN114460996B (zh) | 一种具有快速瞬态响应的低功耗无片外电容线性稳压器 | |
| JP6802644B2 (ja) | 安定化電源回路 | |
| Kuo et al. | Settling Time Enhancement of Output Capacitor-Less Low-Dropout Regulator | |
| Mustafa et al. | Design of a low drop-out voltage regulator using 0.13 µm CMOS technology | |
| WO2020093268A1 (zh) | 低压差线性稳压电路、电子设备 | |
| CN116501117A (zh) | 低压差线性稳压器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 100084 floor 5F, No. 1, No. 1, Haidian District, Haidian District, Beijing Applicant after: Beijing Angrui Microelectronics Technology Co.,Ltd. Address before: 100084 Beijing city Haidian District on the seven street 1 Huizhong Building 1 building 5F Applicant before: BEIJING HUNTERSUN ELECTRONIC CO.,LTD. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100084 5F, building 1, No.1, shangdiqi street, Haidian District, Beijing Patentee after: Beijing Angrui Microelectronics Technology Co.,Ltd. Address before: 100084 5F, building 1, No.1, shangdiqi street, Haidian District, Beijing Patentee before: Beijing Angrui Microelectronics Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: An Adaptive LDO Circuit Effective date of registration: 20221121 Granted publication date: 20201103 Pledgee: Zhongguancun Beijing technology financing Company limited by guarantee Pledgor: Beijing Angrui Microelectronics Technology Co.,Ltd. Registration number: Y2022990000820 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20230529 Granted publication date: 20201103 Pledgee: Zhongguancun Beijing technology financing Company limited by guarantee Pledgor: Beijing Angrui Microelectronics Technology Co.,Ltd. Registration number: Y2022990000820 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |