CN102629146A - 电压调节器 - Google Patents

电压调节器 Download PDF

Info

Publication number
CN102629146A
CN102629146A CN2012100232052A CN201210023205A CN102629146A CN 102629146 A CN102629146 A CN 102629146A CN 2012100232052 A CN2012100232052 A CN 2012100232052A CN 201210023205 A CN201210023205 A CN 201210023205A CN 102629146 A CN102629146 A CN 102629146A
Authority
CN
China
Prior art keywords
circuit
voltage
ripple
transistor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100232052A
Other languages
English (en)
Inventor
H·索切特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN102629146A publication Critical patent/CN102629146A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种具有纹波去除率改善电路的电压调节器，该纹波去除率改善电路不需要针对每种输出电压进行基于微调等的再次调整。在误差放大电路的电流镜部的MOS晶体管、或输入级的MOS晶体管的背栅，连接着纹波去除率改善电路的输出。由此，能够使电源端子或接地端子的纹波与输出端子的纹波相抵消，改善纹波去除率。

Description

电压调节器
技术领域
本发明涉及电压调节器，更具体而言，涉及电压调节器的纹波去除率的改善。
背景技术
对以往的电压调节器进行说明。图10是示出以往的电压调节器的电路图。
以往的电压调节器由基准电压电路601、误差放大电路602、输出电路603、输出分压电路604和纹波去除率改善电路610构成。纹波去除率改善电路610由电阻611、612和电容613构成。输出分压电路604由电阻614和615构成。
接着对动作进行说明。作为纹波去除率改善电路的输出的消除信号Vc由下式表示。
V C = ΔV DD · R 611 R 611 + R 612 · jω C 613 Z jω C 613 Z + 1 - - - ( 1 )
Z = R jω C g 616 R + 1 - - - ( 2 )
此处，Cg616是晶体管616的栅电容，R是电阻614和615的并列电阻值，R611是电阻611的电阻值，R612是电阻612的电阻值，C613是电容613的电容值。式(2)取决于Cg616，且在几十KHz以下的频率处，可近似为由R决定的阻抗。在更高的频率处，式(2)接近于零，因此消除信号变小从而不再起作用。
相位超前量随电容613的值而变化，但在10KHz附近，仍处于超前90度的状态。如果以消除第3极点的相位延迟的方式设定电容613的值，则能够消除相位延迟。消除信号Vc的振幅可通过电阻613与614之比和C与R的阻抗比进行调整。如果将该消除信号Vc加入到误差放大器的输入，则能够实现消除动作。
在式(1)中，将R611设为无穷大时，(R611/(R611+R612))无限接近于1，从而成为直接连接了电容613的状态。此时，虽然电容613为极微小的电容fF的量级，但在半导体衬底上，即使是这样的微小电容，也能够无问题地制造出来(例如参照专利文献1)。
【专利文献1】国际公开第2003/091817号(图10)
但是，在以往的技术中，消除信号Vc还取决于反馈电路的阻抗，因此，每当输出电压变化时，需要进行基于微调等的再次调整，存在不适合批量生产的课题。
发明内容
本发明鉴于上述课题，提供一种具有纹波去除率改善电路的电压调节器，该纹波去除率改善电路不需要针对每种输出电压进行基于微调等的再次调整。
本发明提供一种电压调节器，其具有基准电压电路、输出晶体管和误差放大电路，该误差放大电路对分压电压与基准电压电路的基准电压之差进行放大而输出，控制输出晶体管的栅极，所述分压电压是对所述输出晶体管所输出的电压进行分压而得到的，该电压调节器的特征在于，误差放大电路具有与电流镜部的晶体管的背栅连接的纹波去除率改善电路。
本发明的具有纹波去除率改善电路的电压调节器能够与输出电压无关地得到较高的纹波去除率。此外，能够实现低功耗化且能够以简单的结构进行工作。
附图说明
图1是示出电压调节器的电路图。
图2是示出第一实施方式的包含纹波去除率改善电路的单极误差放大电路的电路图。
图3是示出第一实施方式的包含纹波去除率改善电路的双极误差放大电路的电路图。
图4是示出第二实施方式的包含纹波去除率改善电路的单极误差放大电路的电路图。
图5是示出第二实施方式的包含纹波去除率改善电路的双极误差放大电路的电路图。
图6是示出第三实施方式的包含纹波去除率改善电路的双极误差放大电路的电路图。
图7是示出第三实施方式的包含纹波去除率改善电路的单极误差放大电路的电路图。
图8是示出第四实施方式的包含纹波去除率改善电路的双极误差放大电路的电路图。
图9是示出第四实施方式的包含纹波去除率改善电路的单极误差放大电路的电路图。
图10是示出以往的包含纹波去除率改善电路的电压调节器的电路图。
标号说明
100：接地端子
101、601：基准电压电路
102、602：差动放大电路
216、217、416、417：偏置电路
121：输出端子
150：电源端子
203、303、403、503、610：纹波去除率改善电路
221、421：差动放大电路的反相输入端子
222、422：差动放大电路的同相输入端子
223、423：差动放大电路的输出端子
603：输出电路
604：输出分压电路
具体实施方式
参照附图来说明用于实施本发明的方式。
【实施例1】
图1是电压调节器的电路图。电压调节器由基准电压电路101、差动放大电路102、PMOS晶体管106、电阻108和109、接地端子100、输出端子121以及电源端子150构成。
关于误差放大电路102，其反相输入端子与基准电压电路101连接，同相输入端子与电阻108和109的连接点连接，输出端子与PMOS晶体管106的栅极连接。基准电压电路101的另一个端子与接地端子100连接。关于PMOS晶体管106，其源极与电源端子150连接，漏极与输出端子121及电阻108的另一端连接。电阻109的另一个端子与接地端子100连接。
图2是第一实施方式的包含纹波去除率改善电路的误差放大电路102的电路图。误差放大电路102由NMOS晶体管211、212、PMOS晶体管213、214、偏置电路216和纹波去除率改善电路203构成。纹波去除率改善电路203由电阻201和电容202构成。
关于NMOS晶体管211，其栅极与反相输入端子221连接，漏极与PMOS晶体管213的漏极和栅极以及PMOS晶体管214的栅极连接，源极与偏置电路216连接。关于PMOS晶体管213，其源极与电源端子150连接，背栅(backgate)与电阻201和电容202的连接点连接。电阻201的另一个端子与电源端子150连接，电容202的另一个端子与接地端子100连接。关于PMOS晶体管214，其漏极与NMOS晶体管212的漏极以及输出端子223连接，源极与电源端子150连接。关于NMOS晶体管212，其栅极与同相输入端子222连接，源极与偏置电路216连接。偏置电路216的另一个端子与接地端子100连接。
接着，对第一实施方式的电压调节器的动作进行说明。电阻108和109对作为输出端子的电压的输出电压Vout进行分压，并输出分压电压Vfb。差动放大电路102对基准电压电路101的输出电压Vref和分压电压Vfb进行比较，控制输出晶体管106的栅极电压，使得输出电压Vout恒定。当输出电压Vout高于预定电压时，分压电压Vfb高于基准电压Vref。并且差动放大电路102的输出信号(输出晶体管106的栅极电压)变高，输出晶体管106截止，输出电压Vout变低。由此将输出电压Vout控制为恒定。另一方面，当输出电压Vout低于预定电压时，进行与上述情况相反的动作，从而输出电压Vout变高。由此将输出电压Vout控制为恒定。
PMOS晶体管213、214作为误差放大电路102的电流镜部的晶体管而工作。在电源端子150中产生了纹波时，纹波去除率改善电路203检测到电源端子150中出现的纹波，并输入到作为电流镜部的晶体管的PMOS晶体管213的背栅。作为工作概念，以如下方式工作：根据电源端子150的电压，控制误差放大电路的电流镜部的晶体管的衬底偏压，从低频区到中频区的大约10KHz附近，使输出端子121的电压与电源端子150的电压的变动相互抵消。在图2中，电流镜部的晶体管是PMOS，如果相对于电源端子150的电压而降低衬底电压，则表观上阈值电压变低。当电源端子150的电压以交流方式增加时，由于电阻201和电容202的作用，PMOS晶体管213的衬底偏压降低。PMOS晶体管213的阈值电压因衬底效应而降低，流过PMOS晶体管213的电流增加。由此，PMOS晶体管213的漏极电压上升。由于PMOS晶体管213和214为电流镜结构，因此，误差放大电路的输出电压也上升，使得两个晶体管的漏极电流相同。其结果，误差放大电路的输出电压跟随电源端子150的电压上升或下降。通过调整电阻201和电容202，从而衬底偏压相对于电源端子150的电压的变动斜率发生变化，只要使电阻201和电容202的值配合成，恰好抵消掉随着电源端子150的电压增加引起的调节器的输出端子121的电压增加即可。由此，能够利用电源端子150中出现的纹波抵消掉输出端子121中出现的纹波，能够在10KHz附近以内改善纹波去除率。纹波去除率改善电路203的输出不会受到反馈电路的阻抗的影响，因此，无需针对每种输出电压进行微调，即可改善纹波去除率。此外，在纹波去除率改善电路203中不存在流过电流的路径，因此能够实现低功耗化。
如上所述，对电流镜部的晶体管的背栅输入纹波去除率改善电路203的输出，由此，能够在不受反馈电路的阻抗影响的情况下改善纹波去除率。并且，在纹波去除率改善电路203中不存在流过电流的路径，因此能够实现低功耗化。
另外，如图3所示，在误差放大电路102为双级放大的情况下，对电流镜部的另一个PMOS晶体管214的背栅输入纹波去除率改善电路203的输出。即，可根据误差放大电路102的放大电路的级数，将纹波去除率改善电路203恰当地设置到PMOS晶体管213或214的背栅。
【实施例2】
图4是第二实施方式的包含纹波去除率改善电路的误差放大电路102的电路图。与第一实施方式的不同点为：对作为输入晶体管工作的NMOS晶体管212的背栅输入纹波去除率改善电路303的输出。
关于连接，电阻301和电容302的连接点与NMOS晶体管211的背栅连接。电阻301的另一个端子与接地端子100连接，电容302的另一个端子与电源端子150连接。关于其他连接，与图2的第一实施方式相同。
接着，对第二实施方式的误差放大电路102的动作进行说明。
NMOS晶体管211、212作为误差放大电路102的输入级晶体管而工作。在电源端子150中产生了纹波时，纹波去除率改善电路303检测到电源端子150中出现的纹波，并输入到作为输入级晶体管的NMOS晶体管211的背栅。作为工作概念，以如下方式工作：根据电源端子150的电压，控制误差放大电路的输入级晶体管的衬底偏压，从低频区到中频区的大约10KHz附近，使输出端子121的电压与电源端子150的电压的变动相互抵消。在图4中，输入级晶体管是NMOS，如果相对于接地端子100的电压而提高衬底电压，则表观上阈值电压变低。当电源端子150的电压以交流方式增加时，由于电阻301和电容302的作用，NMOS晶体管211的衬底偏压上升。NMOS晶体管211的阈值电压因衬底效应而降低，流过NMOS晶体管211的电流增加。由此，NMOS晶体管211的漏极电压上升。这也是PMOS晶体管213的漏极电压。由于PMOS晶体管213和214为电流镜结构，因此误差放大电路的输出电压也上升，使得两个晶体管的漏极电流相同。其结果，误差放大电路的输出电压跟随电源端子150的电压上升或下降。通过调整电阻301和电容302，从而衬底偏压相对于电源端子150的电压的变动斜率发生变化，只要使电阻301和电容302的值配合成，恰好抵消掉随着电源端子150的电压增加而引起的调节器的输出端子121的电压增加即可。由此，能够利用电源端子150中出现的纹波抵消掉输出端子121中出现的纹波，改善纹波去除率。纹波去除率改善电路303的输出不会受到反馈电路的阻抗的影响，因此，无需针对每种输出电压进行微调，即可改善纹波去除率。此外，在纹波去除率改善电路303中不存在流过电流的路径，因此能够实现低功耗化。
如上所述，对输入级晶体管的背栅输入纹波去除率改善电路303的输出，由此，能够在不受反馈电路的阻抗影响的情况下改善纹波去除率。并且，在纹波去除率改善电路303中不存在流过电流的路径，因此能够实现低功耗化。
另外，如图5所示，在误差放大电路102为双级放大的情况下，对输入级晶体管的另一个NMOS晶体管212的背栅输入纹波去除率改善电路303的输出。即，可根据误差放大电路102的放大电路的级数，将纹波去除率改善电路303恰当地设置到NMOS晶体管211或212的背栅。
【实施例3】
图6是第三实施方式的包含纹波去除率改善电路的误差放大电路102的电路图。与第一实施方式的不同点为：使误差放大电路成为Pch晶体管输入，变更了纹波去除率改善电路403的连接。
关于PMOS晶体管411，其栅极与反相输入端子421连接，源极与NMOS晶体管413的漏极和栅极以及NMOS晶体管414的栅极连接，漏极与偏置电路416连接，背栅与电容402和电阻401的连接点连接。电阻401的另一个端子与PMOS晶体管411的源极连接，电容402的另一个端子与电源端子150连接。NMOS晶体管413的源极与接地端子100连接。关于NMOS晶体管414，其漏极与PMOS晶体管412的漏极以及NMOS晶体管415的栅极连接，源极与接地端子100连接。关于PMOS晶体管412，其栅极与同相输入端子422连接，源极与偏置电路416连接。关于NMOS晶体管415，其漏极与误差放大电路的输出423以及偏置电路417连接，源极与接地端子100连接。偏置电路416的另一个端子与电源端子150连接，偏置电路417的另一个端子与电源端子150连接。
接着，对第三实施方式的误差放大电路的动作进行说明。
PMOS晶体管411、412作为误差放大电路102的输入级晶体管而工作。在PMOS晶体管411的源极中产生了纹波时，纹波去除率改善电路403检测到PMOS晶体管411的源极中出现的纹波，并输入到作为输入级晶体管的PMOS晶体管411的背栅。作为工作概念，以如下方式工作：根据电源端子150的电压，控制误差放大电路的输入级晶体管的衬底偏压，从低频区到中频区的大约10KHz附近，使输出端子121的电压与电源端子150的电压的变动相互抵消。在图6中，输入级晶体管是PMOS，如果相对于电源端子150的电压而提高衬底电压，则表观上阈值电压变高。当电源端子150的电压以交流方式增加时，由于电容402的作用，通过电阻401而固定到低于电源端子150的电压的电位(PMOS晶体管411的漏极电压)的衬底偏压朝向电源端子150上升。PMOS晶体管411的衬底偏压上升。PMOS晶体管411的阈值电压因衬底效应而上升，流过PMOS晶体管411的电流减少。由此，NMOS晶体管413的漏极电压降低。由于NMOS晶体管413和414为电流镜结构，因此误差放大电路的输出电压也下降，使得两个晶体管的漏极电流相同。其结果，误差放大电路的输出电压以反方向跟随电源端子150的电压上升或下降。通过调整电容402和电阻401，从而衬底偏压相对于电源端子150的电压的变动斜率发生变化，只要使电容202和电阻203的值配合成，恰好抵消掉随着电源端子150的电压增加而引起的调节器的输出端子121的电压增加即可。由此，能够利用PMOS晶体管411的源极中出现的纹波抵消掉输出端子121中出现的纹波，改善纹波去除率。纹波去除率改善电路403的输出不会受到反馈电路的阻抗的影响，因此，无需针对每种输出电压进行微调，即可改善纹波去除率。此外，在纹波去除率改善电路403中不存在流过电流的路径，因此能够实现低功耗化。
如上所述，对输入级晶体管的背栅输入纹波去除率改善电路403的输出，由此，能够在不受反馈电路的阻抗影响的情况下改善纹波去除率。并且，在纹波去除率改善电路403中不存在流过电流的路径，因此能够实现低功耗化。
另外，如图7所示，在误差放大电路102为单级放大的情况下，对输入级晶体管的另一个PMOS晶体管412的背栅输入纹波去除率改善电路403的输出。即，可根据误差放大电路102的放大电路的级数，将纹波去除率改善电路403恰当地设置到PMOS晶体管411或412的背栅。
【实施例4】
图8是第四实施方式的包含纹波去除率改善电路的误差放大电路102的电路图。与第三实施方式的不同点为：对作为电流镜部的晶体管工作的NMOS晶体管414的背栅输入纹波去除率改善电路503的输出。
电阻501和电容502的连接点与NMOS晶体管414的背栅连接。电阻501的另一个端子与接地端子100连接，电容502的另一个端子与电源端子150连接。关于其他连接，与图6的第三实施方式相同。
接着，对动作进行说明。
NMOS晶体管413、414作为误差放大电路102的电流镜部的晶体管而工作。在接地端子100中产生了纹波时，纹波去除率改善电路503检测到接地端子100中出现的纹波，并输入到作为电流镜部的晶体管的NMOS晶体管414的背栅。作为工作概念，以如下方式工作：根据电源端子150的电压，控制误差放大电路的电流镜部的晶体管的衬底偏压，从低频区到中频区的大约10KHz附近，使输出端子121的电压与电源端子150的电压的变动相互抵消。在图5中，电流镜部的晶体管是NMOS，如果相对于接地端子100的电压而提高衬底电压，则表观上阈值电压变低。当电源端子150的电压以交流方式增加时，由于电容502的作用，通过电阻501而固定到接地端子100的衬底偏压朝向电源端子150上升。NMOS晶体管414的衬底偏压上升。NMOS晶体管414的阈值电压因衬底效应而降低。PMOS晶体管414的栅极端子与恒压源(基准电压)连接，只流过恒定的电流。NMOS晶体管414的阈值降低时，导通电阻变小，误差放大电路的输出电压也降低。其结果，误差放大电路的输出电压以反方向跟随电源端子150的电压上升或下降。通过调整电容502和电阻501，从而衬底偏压相对于接地端子100的电压的变动斜率发生变化，只要使电容502和电阻501的值配合成，恰好抵消掉随着电源端子150的电压增加引起的调节器的输出端子121的电压增加即可。由此，能够利用接地端子100中出现的纹波抵消掉输出端子121中出现的纹波，改善纹波去除率。纹波去除率改善电路503的输出不会受到反馈电路的阻抗的影响，因此，无需针对每种输出电压进行微调，即可改善纹波去除率。此外，在纹波去除率改善电路503中不存在流过电流的路径，因此能够实现低功耗化。
如上所述，对电流镜部的晶体管的背栅输入纹波去除率改善电路503的输出，由此，能够在不受反馈电路的阻抗影响的情况下改善纹波去除率。并且，在纹波去除率改善电路503中不存在流过电流的路径，因此能够实现低功耗化。
另外，如图9所示，在误差放大电路102为单级放大的情况下，对电流镜部的另一个NMOS晶体管413的背栅输入纹波去除率改善电路503的输出。即，可根据误差放大电路102的放大电路的级数，将纹波去除率改善电路503恰当地设置到NMOS晶体管413或414的背栅。

Claims (4)

1.一种电压调节器，其具有误差放大电路，该误差放大电路对分压电压与基准电压之差进行放大而输出，控制输出晶体管的栅极，所述分压电压是对所述输出晶体管所输出的电压进行分压而得到的，该电压调节器的特征在于，
所述误差放大电路在构成所述误差放大电路的MOS晶体管的背栅具有纹波去除率改善电路。
2.根据权利要求1所述的电压调节器，其特征在于，
所述纹波去除率改善电路由电阻和电容构成，
所述电阻和所述电容的连接点与所述MOS晶体管的背栅连接。
3.根据权利要求2所述的电压调节器，其特征在于，
所述MOS晶体管是构成电流镜部的MOS晶体管。
4.根据权利要求2所述的电压调节器，其特征在于，
所述MOS晶体管是构成输入级晶体管的MOS晶体管。
CN2012100232052A 2011-02-04 2012-02-02 电压调节器 Pending CN102629146A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-023120 2011-02-04
JP2011023120A JP2012164078A (ja) 2011-02-04 2011-02-04 ボルテージレギュレータ

Publications (1)

Publication Number Publication Date
CN102629146A true CN102629146A (zh) 2012-08-08

Family

ID=46587411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100232052A Pending CN102629146A (zh) 2011-02-04 2012-02-02 电压调节器

Country Status (5)

Country Link
US (1) US20120200283A1 (zh)
JP (1) JP2012164078A (zh)
KR (1) KR20120090813A (zh)
CN (1) CN102629146A (zh)
TW (1) TW201239572A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104914286A (zh) * 2014-03-13 2015-09-16 精工电子有限公司 电压检测电路
CN108762361A (zh) * 2018-06-11 2018-11-06 厦门元顺微电子技术有限公司 低压差线性稳压器
CN110275566A (zh) * 2018-03-15 2019-09-24 艾普凌科有限公司 电压调节器
CN111510128A (zh) * 2020-05-09 2020-08-07 上海艾为电子技术股份有限公司 一种使能电路、使能控制方法以及电子设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5715401B2 (ja) * 2010-12-09 2015-05-07 セイコーインスツル株式会社 ボルテージレギュレータ
EP4220334A1 (en) * 2013-09-05 2023-08-02 Renesas Design Germany GmbH Method and apparatus for limiting startup inrush current for low dropout regulator
KR102241704B1 (ko) 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
JP6970644B2 (ja) * 2018-06-11 2021-11-24 日立Astemo株式会社 半導体装置およびセンサシステム
IT201900001941A1 (it) * 2019-02-11 2020-08-11 St Microelectronics Des & Appl Circuito con l'utilizzo di mosfet e procedimento corrispondente
JP7241565B2 (ja) * 2019-02-25 2023-03-17 エイブリック株式会社 電流生成回路
JP7366692B2 (ja) * 2019-11-01 2023-10-23 三菱電機株式会社 電源回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912427A (en) * 1988-12-16 1990-03-27 Motorola, Inc. Power supply noise rejection technique for amplifiers
JPH08272461A (ja) * 1995-03-30 1996-10-18 Seiko Instr Inc ボルテージ・レギュレータ
JP3750787B2 (ja) * 2000-01-14 2006-03-01 富士電機デバイステクノロジー株式会社 シリーズレギュレータ電源回路
CN101854150A (zh) * 2008-12-31 2010-10-06 东部高科股份有限公司 运算放大器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07191768A (ja) * 1993-12-27 1995-07-28 Toshiba Corp 電流発生回路
JP2010062332A (ja) * 2008-09-03 2010-03-18 Toshiba Discrete Technology Kk 電力用半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912427A (en) * 1988-12-16 1990-03-27 Motorola, Inc. Power supply noise rejection technique for amplifiers
JPH08272461A (ja) * 1995-03-30 1996-10-18 Seiko Instr Inc ボルテージ・レギュレータ
JP3750787B2 (ja) * 2000-01-14 2006-03-01 富士電機デバイステクノロジー株式会社 シリーズレギュレータ電源回路
CN101854150A (zh) * 2008-12-31 2010-10-06 东部高科股份有限公司 运算放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SOCHEAT HENG等: "Improvement of Power Supply Rejection Ratio of LDO Deteriorated By Reducing Power Consumption", 《IEEE INTERNATIONAL CONFERENCE ON INTEGRATED CIRCUIT DESIGN AND TECHNOLOGY AND TUTORIAL》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104914286A (zh) * 2014-03-13 2015-09-16 精工电子有限公司 电压检测电路
CN104914286B (zh) * 2014-03-13 2018-12-21 艾普凌科有限公司 电压检测电路
CN110275566A (zh) * 2018-03-15 2019-09-24 艾普凌科有限公司 电压调节器
CN110275566B (zh) * 2018-03-15 2021-12-28 艾普凌科有限公司 电压调节器
CN108762361A (zh) * 2018-06-11 2018-11-06 厦门元顺微电子技术有限公司 低压差线性稳压器
CN111510128A (zh) * 2020-05-09 2020-08-07 上海艾为电子技术股份有限公司 一种使能电路、使能控制方法以及电子设备
CN111510128B (zh) * 2020-05-09 2023-09-26 上海艾为电子技术股份有限公司 一种使能电路、使能控制方法以及电子设备

Also Published As

Publication number Publication date
US20120200283A1 (en) 2012-08-09
JP2012164078A (ja) 2012-08-30
TW201239572A (en) 2012-10-01
KR20120090813A (ko) 2012-08-17

Similar Documents

Publication Publication Date Title
CN102629146A (zh) 电压调节器
US10353417B2 (en) Ripple pre-amplification based fully integrated low dropout regulator
CN100432886C (zh) 一种双环低压差线性稳压器电路
US8169203B1 (en) Low dropout regulator
US20180157283A1 (en) Low-Dropout Linear Regulator with Super Transconductance Structure
US8648623B2 (en) High side current sense amplifier
US7986188B2 (en) Non-inverting amplifier circuit, semiconductor integrated circuit, and phase compensation method of non-inverting amplifier circuit
EP2857923B1 (en) An apparatus and method for a voltage regulator with improved output voltage regulated loop biasing
EP2109801B1 (en) Voltage regulator and method for voltage regulation
US8922179B2 (en) Adaptive bias for low power low dropout voltage regulators
US20130257401A1 (en) Regulator with low dropout voltage and improved output stage
EP2031476B1 (en) Voltage regulator and method for voltage regulation
CN102566639B (zh) 电压调节器
US20110193540A1 (en) Enhancement of Power Supply Rejection for Operational Amplifiers and Voltage Regulators
CN104571242B (zh) 电压调节器
CN103580481A (zh) Dc－dc转换器
CN102915060A (zh) 低压差线性稳压器
US8508200B2 (en) Power supply circuit using amplifiers and current voltage converter for improving ripple removal rate and differential balance
US9785164B2 (en) Power supply rejection for voltage regulators using a passive feed-forward network
CN102385406A (zh) 一种无电容低压差稳压器结构
US8432223B2 (en) Differential amplifier circuit
CN113467559A (zh) 一种应用于ldo的自适应动态零点补偿电路
US7573247B2 (en) Series regulator circuit
US20130027007A1 (en) Amplifier with multiple zero-pole pairs
CN102692947B (zh) 基准电压电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120808