CN111510128B - 一种使能电路、使能控制方法以及电子设备 - Google Patents

一种使能电路、使能控制方法以及电子设备 Download PDF

Info

Publication number
CN111510128B
CN111510128B CN202010387126.4A CN202010387126A CN111510128B CN 111510128 B CN111510128 B CN 111510128B CN 202010387126 A CN202010387126 A CN 202010387126A CN 111510128 B CN111510128 B CN 111510128B
Authority
CN
China
Prior art keywords
switching tube
circuit
enabling
voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010387126.4A
Other languages
English (en)
Other versions
CN111510128A (zh
Inventor
何永强
杜黎明
罗旭程
程剑涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202010387126.4A priority Critical patent/CN111510128B/zh
Publication of CN111510128A publication Critical patent/CN111510128A/zh
Application granted granted Critical
Publication of CN111510128B publication Critical patent/CN111510128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明实施例提供了一种使能电路、使能控制方法以及电子设备,该使能电路,包括:参考电压产生电路、转换电路以及使能控制电路,其中,使能控制电路包括至少一个目标开关管。具体的,参考电压产生电路用于产生一参考电压作为转换电路的输入电压。转换电路用于将参考电压转换成流经转换电路的第一电流,以及基于第一电流产生控制电压以作用于目标开关管的衬底,控制电压小于参考电压。使能控制电路用于基于使能电压产生第二电流,当第二电流等于第一电流时,输出的使能信号从第一信号切换成第二信号。由于本方案将控制电压作用于目标开关管的衬底,使得目标开关管的阈值电压降低,进而使得该使能电路的转折电平降低,实现适配较低的使能电压。

Description

一种使能电路、使能控制方法以及电子设备
技术领域
本发明涉及电路技术领域,具体涉及一种使能电路、使能控制方法以及电子设备。
背景技术
通常,模拟芯片采用使能信号控制整个模拟芯片的工作和关闭状态。而使能信号是由使能电路产生,具体的,通过使能电路基于检测到的外部的使能电压,判断该电压是否达到阈值电压,进而产生是否打开模拟芯片的使能信号。
随着科技的不断发展,电子设备的处理器的控制电平随着工艺的进步也逐步降低,例如,从原来的1.8V降低至1.2V,即使能电路检测到的外部的使能电压降低。
而当前的使能电路不能适配较低的使能电压,因此,如何提供一种使能电路,能够适配较低的使能电压,是当前亟待解决的一大技术难题。
发明内容
有鉴于此,本发明实施例提供了一种使能电路,能够适配较低的使能电压。
为实现上述目的,本发明实施例提供如下技术方案:
一种使能电路,包括:参考电压产生电路、转换电路以及使能控制电路,所述使能控制电路包括至少一个目标开关管;
所述参考电压产生电路的输出端与所述转换电路的输入端相连,用于产生一参考电压作为所述转换电路的输入电压;
所述转换电路的第一输出端与所述使能控制电路的第一输入端相连,所述转换电路的第二输出端与所述目标开关管的衬底相连,所述转换电路用于将所述参考电压转换成第一电流,以及基于所述第一电流产生控制电压以作用于所述目标开关管的衬底,所述控制电压小于所述参考电压;
所述使能控制电路的第二输入端接收使能电压,用于基于所述使能电压产生第二电流,当所述第二电流等于所述第一电流时,将输出的使能信号从第一信号切换成第二信号。
可选的,所述参考电压产生电路包括:第一电阻以及串联支路,所述串联支路包括至少一个二极管;
所述第一电阻的一端与外接电源电压相连,另一端与所述串联支路的输入端相连,并作为所述参考电压产生电路的输出端,所述串联支路的输出端接地。
可选的,所述第一电阻为阻值大于1Mohm的电阻,所述参考电压为所述串联支路的正向导通阈值电压。
可选的,所述转换电路包括:第一开关管、第二开关管、第二电阻以及第三电阻;
所述第二开关管的源级与外接电源电压相连;
所述第二开关管的栅极与所述第二开关管的漏极以及所述第一开关管的漏极相连,并作为所述转换电路的第一输出端;
所述第一开关管的栅极作为所述转换电路的输入端;
所述第一开关管的源级与第二电阻的一端相连;
所述第二电阻的另一端与所述第三电阻的一端相连,并作为所述转换电路的第二输出端;
所述第三电阻的另一端接地。
可选的,所述第一开关管为本征NMOS管,所述第二开关管为PMOS管。
可选的,所述使能控制电路包括:第三开关管、第四开关管、第五开关管以及反相器;
所述第三开关管的源级与外接电源电压相连;
所述第三开关管的栅极作为所述使能控制电路的第一输入端;
所述第三开关管的漏极与所述第五开关管的源级以所述反相器的输入端相连,所述反相器的输出端作为所述使能控制电路的输出端;
所述第五开关管的栅极与所述第四开关管的栅极相连,并作为所述使能控制电路的第二输入端;
所述第四开关管作为所述目标开关管,所述第四开关管的漏极与所述第五开关管的漏极相连,所述第四开关管的漏极接地。
可选的,所述第三开关管以及所述第五开关管为PMOS管,所述第四开关管为NMOS管。
一种使能控制方法,应用于使能电路,所述使能电路包括至少一个目标开关管,所述使能控制方法包括:
产生一参考电压;
将所述参考电压转换成第一电流,并基于所述第一电流产生控制电压以作用于所述目标开关管的衬底,所述控制电压小于所述参考电压;
接收使能电压,基于所述使能电压产生第二电流,当所述第二电流等于所述第一电流时,将输出的使能信号从第一信号切换成第二信号。
可选的,所述使能电路包括第一开关管,所述将所述参考电压转换成第一电流,包括:
将所述参考电压作用到所述第一开关管的控制端,以使所述第一开关管导通;
获取所述第一开关管的源极或漏极上的电流,确定所述电流为所述第一电流。
可选的,所述使能电路还包括串接在所述第一开关管的输出端与地之间的分压支路,所述分压支路包括串联的第二电阻以及第三电阻,所述基于所述第一电流产生控制电压,包括:
控制所述第一电流流经所述分压支路;
获取所述第二电阻与所述第三电阻的串联中点的电压值;
确定所述电压值为所述控制电压。
一种电子设备,包括任意一项上述的使能电路。
基于上述技术方案,本发明实施例提供了一种使能电路、使能控制方法以及电子设备,该使能电路,包括:参考电压产生电路、转换电路以及使能控制电路,其中,使能控制电路包括至少一个目标开关管。具体的,参考电压产生电路的输出端与转换电路的输入端相连,用于产生一参考电压作为转换电路的输入电压。转换电路的第一输出端与使能控制电路的第一输入端相连,转换电路的第二输出端与目标开关管的衬底相连,转换电路用于将参考电压转换成流经转换电路的第一电流,以及基于第一电流产生控制电压以作用于所述目标开关管的衬底,其中,控制电压小于参考电压。使能控制电路的第二输入端与使能电压相连,用于基于使能电压产生第二电流,当第二电流等于第一电流时,输出的使能信号从第一信号切换成第二信号。由于本方案中控制电压作用到目标开关管的衬底,使得目标开关管的阈值电压降低,进而使得该使能电路的转折电平降低,实现了适配较低的使能电压的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术提供的一种使能电路的结构示意图;
图2为现有技术提供的一种使能电路的又一结构示意图;
图3为本发明实施例提供的一种使能电路的示意图;
图4为本发明实施例提供的一种使能电路中参考电压产生电路的电路图;
图5为本发明实施例提供的一种使能电路中转换电路的电路图;
图6为本发明实施例提供的一种使能电路中使能控制电路的电路图;
图7为本发明实施例提供的一种使能电路的一具体实现电路图;
图8为本发明实施例提供的一种使能控制方法的流程示意图。
具体实施方式
结合背景技术,处理器的控制电平正逐步降低。请参阅图1,图1为现有技术中一种使能电路的结构示意图,发明人发现,该使能电路的转折电平和开关管M3的阈值有关,在开关管M3的开启阈值较高的情况下,该使能电路的转折电平高于1.2V,即不能满足1.2V的逻辑需求。
除此,如图2所示,图2为现有技术中的另一种使能电路的结构示意图,该使能电路采用一个耗尽型NMOS产生一恒定的电流,该电流能够在不同的电源电压VDD下保持基本恒定,从而使得转折电平保持在较小的变化区间内,然而该使能电路中开关管M3的阈值也较高,使得该使能电路的转折电平扔不能满足1.2V的逻辑需求。
基于此,本发明实施例提供了一种使能电路,如图3所示,该使能电路包括:参考电压产生电路10、转换电路20以及使能控制电路30,其中,使能控制电路30包括至少一个目标开关管。
具体的,该使能电路中各器件的连接关系为:
参考电压产生电路10的输出端与转换电路20的输入端相连。转换电路20的第一输出端与使能控制电路30的第一输入端相连,转换电路20的第二输出端与目标开关管的衬底相连。使能控制电路30的第二输入端与使能电压VEN相连。
结合上述连接关系,对本发明实施例提供的使能电路的工作原理进行说明,如下:
在本实施例中,参考电压产生电路10首先产生一参考电压V1,然后将该参考电压V1输出至转换电路,并作为转换电路的输入电压。然后转换电路20将参考电压V1转换成流经该转换电路的第一电流IB,并基于第一电流IB产生一控制电压VA,之后将该控制电压VA输出至目标开关管的衬底,以使控制电压VA作用在目标开关管的衬底上。进一步的,使能控制电路30基于使能电压VEN产生第二电流IM4,具体的,随着使能电压VEN从0逐步上升,当使能电压VEN大于目标开关管的阈值电压时,目标开关管导通,此时产生一流经目标开关管的第二电流IM4,该第二电流IM4与使能电压VEN正相关,因此随着使能电压VEN的上升,第二电流IM4也逐步上升,当第二电流IM4等于第一电流IB时,输出的使能信号VO从第一信号切换成第二信号,例如从0变为1,即使能电路的输出发生反转,定义此时的使能电压VEN的大小为转折电平。
由于本方案中,控制电压作用到目标开关管的衬底,利用衬底效应降低目标开关管的导通阈值,即本方案中目标开关管的导通阈值要低于现有技术中的开关管的导通阈值,又由于使能电路的转折电平与目标开关管的导通阈值呈正相关,因此在目标开关管的导通阈值降低的情况下,本使能电路的转折电平也随之降低,进而能够适配较低的使能电压。
在上述实施例的基础上,结合图4-图7,本发明实施例还提供了一种参考电压产生电路、转换电路以及使能控制电路的具体实现电路。
如图4所示,图4为本发明实施例提供的一种参考电压产生电路的具体实现电路,该参考电压产生电流10包括:第一电阻R1以及串联支路101。
其中,串联支路101包括至少一个二极管D1-DN,例如图4所示的,二极管D1的阳极作为该串联支路101的输入端A,二极管D1的阴极与下一个二极管的阳极相连,以此类推,直至倒数第二个二极管的阴极与最后一个二极管DN的阳极相连,二极管DN的阴极作为该串联支路101的输出端B。
之后,第一电阻R1的一端与外接电源电压VDD相连,另一端与串联支路的输入端A相连,并作为参考电压产生电路10的输出端,用于输出参考电压V1,串联支101的输出端B接地。
在本实施例中,可以通过调节第一电阻R1的取值,使得串联支路101上的压降为二极管的正向导通阈值。例如,当选用第一电阻为阻值大于1Mohm的电阻,此时,串联支路上的正向导通阈值为N*Vbe,其中,Vbe为一个二极管的正向导通阈值。具体的,假设串联支路只包括一个二极管D1,如图7所示,那么基于二极管的特性以及阻值较大的第一电阻,则该参考电压产生电路10产生的参考电压约为Vbe,其中,Vbe通常为0.7V。
如图5所示,图5为本发明实施例提供的一种转换电路20的具体实现电路,该转换电路20包括:第一开关管M1、第二开关管M2、第二电阻R2以及第三电阻R3。
其中,第二开关管M2的源级与外接电源电压VDD相连,第二开关管M2的栅极与第二开关管M2的漏极以及第一开关管M1的漏极相连,并作为转换电路20的第一输出端。第一开关管M1的栅极作为转换电路20的输入端,用于接收上述参考电压产生电路10输出的参考电压V1,然后将参考电压V1转换成流经该转换电路的第一电流IB。在本实施例中,第一开关管为NMOS,第二开关管为PMOS。为了便于计算,可以将第一开关管M1选用本征开关管(Native器件),即第一开关管M1的阈值电压约等于0V,那么,第一开关管M1的源级电压Vs=串联支路上的正向导通阈值N*Vbe。
除此,在本转换电路20中,第一开关管M1的源级与第二电阻R2的一端相连,第二电阻R2的另一端与第三电阻R3的一端相连,并作为转换电路20的第二输出端,可见,本转换电路20中第一电流IB流经第二电阻R2以及第三电阻R3,通过设定第二电阻R2以及第三电阻R3的取值,可以输出一控制电压VA,然后将该控制电压作用于目标开关管的衬底。第三电阻R3的另一端接地。结合本转换电路20的电路连接关系,可知,在本实施例中,控制电压VA要小于参考电压V1。流过第二开关管M2的第一电流
如图6所示,图6为本发明实施例提供的一种使能控制电路30的具体实现电路,该使能控制电路30包括:第三开关管M3、第四开关管M4、第五开关管M5以及反相器INV。
其中,第三开关管M3的源级与外接电源电压VDD相连,第三开关管M3的栅极作为使能控制电路30的第一输入端,与转换电路20的第一输出端相连,且由于本方案中,第三开关管M3的大小与第二开关管M2的大小相同,二者构成电流镜,使得流过第三开关管M3的电流等于流经第二开关管M2的第一电流IB。
除此,本使能控制电路30中,第三开关管M3的漏极与第五开关管M5的源级以反相器INV的输入端相连,反相器INV的输出端作为使能控制电路30的输出端。第五开关管M5的栅极与第四开关管M4的栅极相连,并作为使能控制电路30的第二输入端VEN。需要进行说明的是,在本使能控制电流30中,第四开关管M4作为目标开关管,具体的,第四开关管M4的漏极与第五开关管M5的漏极相连,第四开关管M4的漏极接地,第四开关管M4的衬底接转换电流20输出的控制电压VA。
在本实施例中,第三开关管M3以及第五开关管M5可以为PMOS,第四开关管M4可以为NMOS。
具体的,随着使能电压VEN从0逐步上升,当使能电压VEN大于第四开关管M4的阈值电压时,第四开关管M4导通,此时产生一流经第四开关管M4的第二电流IM4。在本实施例中,假设第四开关管M4的宽长分别为W、L,第四开关管M4的阈值为Vtn4,电子迁移率为un,单位面积的栅电容为Cox。则当VEN高于第四开关管的阈值Vth4时,第四开关管M4中产生的第二电流
正如上文,当第二电流IM4等于第一电流IB时,输出VOB发生从VDD到GND的转折,此时,使能控制电路30输出的使能信号VO从第一信号切换成第二信号,例如从0变为1,即使能电路的输出发生反转,定义此时的使能电压VEN的大小为转折电平Vslew。
而IM4=IB,即,则可以计算出转折电平
从上式不难发现,本实施例提供的使能电路中的转折电平Vslew与第四开关管M4的阈值呈正相关,而在本方中,由于将控制电压VA作用到第四开关管M4的衬底,基于衬底效应,在本实施例中,第四开关管M4的阈值Vth4要低于现有技术中的开关管的导通阈值(或低于第四开关管的衬底不加电压时的第四开关管的阈值),即本方案中,第四开关管M4的导通阈值降低,进而使得转折电平Vslew也降低,能够适配较低的使能电压。
需要说明的是,第五开关管M5用于消除当VEN为电源电压VDD或者大于电源电压VDD时通过第五开关管M5的电流。
在上述实施例的基础上,如图8所示,本发明实施例还提供了一种使能控制方法,该使能控制方法应用于上述的使能电路,其中,使能电路包括至少一个目标开关管。该使能控制方法包括步骤:
S81、产生一参考电压;
S82、将所述参考电压转换成第一电流,并基于所述第一电流产生控制电压以作用于所述目标开关管的衬底,所述控制电压小于所述参考电压;
S83、接收使能电压,基于所述使能电压产生第二电流,当所述第二电流等于所述第一电流时,将输出的使能信号从第一信号切换成第二信号。
具体的,本发明实施例还提供了一种将所述参考电压转换成第一电流的具体实现方式,其中,使能电路包括第一开关管,该具体实现方式包括步骤:
将所述参考电压作用到所述第一开关管的控制端,以使所述第一开关管导通;
获取所述第一开关管的源极或漏极上的电流,确定所述电流为所述第一电流。
除此,本发明实施例还提供了一种基于所述第一电流产生控制电压的具体实现方式,其中,所述使能电路还包括串接在所述第一开关管的输出端与地之间的分压支路,所述分压支路包括串联的第二电阻以及第三电阻,该具体实现方式包括步骤:
控制所述第一电流流经所述分压支路;
获取所述第二电阻与所述第三电阻的串联中点的电压值;
确定所述电压值为所述控制电压。
本发明实施例提供的使能控制方法与上述实施例提供的使能电路中的各个模块和单元的具体工作原理相同,可参见上述实施例中的相应部分,此处不重复赘述。
除此,本发明实施例还提供了一种电子设备,包括任意一项上述的使能电路,其工作原理请参见上述使能电路的工作原理。
综上,本发明实施例提供了一种使能电路、使能控制方法以及电子设备,该使能电路,包括:参考电压产生电路、转换电路以及使能控制电路,其中,使能控制电路包括至少一个目标开关管。具体的,参考电压产生电路用于产生一参考电压作为转换电路的输入电压。转换电路用于将参考电压转换成流经转换电路的第一电流,以及基于第一电流产生控制电压以作用于目标开关管的衬底,控制电压小于参考电压。使能控制电路用于基于使能电压产生第二电流,当第二电流等于第一电流时,输出的使能信号从第一信号切换成第二信号。由于本方案将控制电压作用于目标开关管的衬底,使得目标开关管的阈值电压降低,进而使得该使能电路的转折电平降低,实现适配较低的使能电压。
本说明书中各个实施例采用并列或递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种使能电路,其特征在于,包括:参考电压产生电路、转换电路以及使能控制电路,所述使能控制电路包括至少一个目标开关管;
所述参考电压产生电路的输出端与所述转换电路的输入端相连,用于产生一参考电压作为所述转换电路的输入电压;
所述转换电路的第一输出端与所述使能控制电路的第一输入端相连,所述转换电路的第二输出端与所述目标开关管的衬底相连,所述转换电路用于将所述参考电压转换成第一电流,以及基于所述第一电流产生控制电压以作用于所述目标开关管的衬底,所述控制电压小于所述参考电压;
所述使能控制电路的第二输入端接收使能电压,用于基于所述使能电压产生第二电流,当所述第二电流等于所述第一电流时,将输出的使能信号从第一信号切换成第二信号,此时的所述使能电压的大小为转折电平,所述转折电平与所述目标开关管的阈值电压呈正相关。
2.根据权利要求1所述的使能电路,其特征在于,所述参考电压产生电路包括:第一电阻以及串联支路,所述串联支路包括至少一个二极管;
所述第一电阻的一端与外接电源电压相连,另一端与所述串联支路的输入端相连,并作为所述参考电压产生电路的输出端,所述串联支路的输出端接地。
3.根据权利要求2所述的使能电路,其特征在于,所述第一电阻为阻值大于1Mohm的电阻,所述参考电压为所述串联支路的正向导通阈值电压。
4.根据权利要求1所述的使能电路,其特征在于,所述转换电路包括:第一开关管、第二开关管、第二电阻以及第三电阻;
所述第二开关管的源级与外接电源电压相连;
所述第二开关管的栅极与所述第二开关管的漏极以及所述第一开关管的漏极相连,并作为所述转换电路的第一输出端;
所述第一开关管的栅极作为所述转换电路的输入端;
所述第一开关管的源级与第二电阻的一端相连;
所述第二电阻的另一端与所述第三电阻的一端相连,并作为所述转换电路的第二输出端;
所述第三电阻的另一端接地。
5.根据权利要求4所述的使能电路,其特征在于,所述第一开关管为本征NMOS管,所述第二开关管为PMOS管。
6.根据权利要求1所述的使能电路,其特征在于,所述使能控制电路包括:第三开关管、第四开关管、第五开关管以及反相器;
所述第三开关管的源级与外接电源电压相连;
所述第三开关管的栅极作为所述使能控制电路的第一输入端;
所述第三开关管的漏极与所述第五开关管的源级以所述反相器的输入端相连,所述反相器的输出端作为所述使能控制电路的输出端;
所述第五开关管的栅极与所述第四开关管的栅极相连,并作为所述使能控制电路的第二输入端;
所述第四开关管作为所述目标开关管,所述第四开关管的漏极与所述第五开关管的漏极相连,所述第四开关管的漏极接地。
7.根据权利要求6所述的使能电路,其特征在于,所述第三开关管以及所述第五开关管为PMOS管,所述第四开关管为NMOS管。
8.一种使能控制方法,其特征在于,应用于使能电路,所述使能电路包括至少一个目标开关管,所述使能控制方法包括:
产生一参考电压;
将所述参考电压转换成第一电流,并基于所述第一电流产生控制电压以作用于所述目标开关管的衬底,所述控制电压小于所述参考电压;
接收使能电压,基于所述使能电压产生第二电流,当所述第二电流等于所述第一电流时,将输出的使能信号从第一信号切换成第二信号,此时的所述使能电压的大小为转折电平,所述转折电平与所述目标开关管的阈值电压呈正相关。
9.根据权利要求8所述的使能控制方法,其特征在于,所述使能电路包括第一开关管,所述将所述参考电压转换成第一电流,包括:
将所述参考电压作用到所述第一开关管的控制端,以使所述第一开关管导通;
获取所述第一开关管的源极或漏极上的电流,确定所述电流为所述第一电流。
10.根据权利要求9所述的使能控制方法,其特征在于,所述使能电路还包括串接在所述第一开关管的输出端与地之间的分压支路,所述分压支路包括串联的第二电阻以及第三电阻,所述基于所述第一电流产生控制电压,包括:
控制所述第一电流流经所述分压支路;
获取所述第二电阻与所述第三电阻的串联中点的电压值;
确定所述电压值为所述控制电压。
11.一种电子设备,其特征在于,包括如权利要求1-7中任意一项所述的使能电路。
CN202010387126.4A 2020-05-09 2020-05-09 一种使能电路、使能控制方法以及电子设备 Active CN111510128B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010387126.4A CN111510128B (zh) 2020-05-09 2020-05-09 一种使能电路、使能控制方法以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010387126.4A CN111510128B (zh) 2020-05-09 2020-05-09 一种使能电路、使能控制方法以及电子设备

Publications (2)

Publication Number Publication Date
CN111510128A CN111510128A (zh) 2020-08-07
CN111510128B true CN111510128B (zh) 2023-09-26

Family

ID=71873885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010387126.4A Active CN111510128B (zh) 2020-05-09 2020-05-09 一种使能电路、使能控制方法以及电子设备

Country Status (1)

Country Link
CN (1) CN111510128B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882215B1 (en) * 1994-01-21 2005-04-19 Samsung Electronics Co., Ltd. Substrate bias generator in semiconductor memory device
CN102629146A (zh) * 2011-02-04 2012-08-08 精工电子有限公司 电压调节器
CN204731670U (zh) * 2015-06-19 2015-10-28 西安华芯半导体有限公司 一种可靠补偿mos管阈值电压变化的电路
CN204886695U (zh) * 2015-09-06 2015-12-16 北京兆易创新科技股份有限公司 一种电荷泵电路
CN108919875A (zh) * 2018-09-12 2018-11-30 上海艾为电子技术股份有限公司 使能产生电路及其使能控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882215B1 (en) * 1994-01-21 2005-04-19 Samsung Electronics Co., Ltd. Substrate bias generator in semiconductor memory device
CN102629146A (zh) * 2011-02-04 2012-08-08 精工电子有限公司 电压调节器
CN204731670U (zh) * 2015-06-19 2015-10-28 西安华芯半导体有限公司 一种可靠补偿mos管阈值电压变化的电路
CN204886695U (zh) * 2015-09-06 2015-12-16 北京兆易创新科技股份有限公司 一种电荷泵电路
CN108919875A (zh) * 2018-09-12 2018-11-30 上海艾为电子技术股份有限公司 使能产生电路及其使能控制方法

Also Published As

Publication number Publication date
CN111510128A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
US8736320B2 (en) Power-on reset circuit
US6411554B1 (en) High voltage switch circuit having transistors and semiconductor memory device provided with the same
JP2012065235A (ja) 電圧出力回路
JP2009130879A (ja) レベルシフト回路
JP4824599B2 (ja) 三角波生成回路
US8723555B2 (en) Comparator circuit
CN108233701B (zh) 一种升降压电压转换电路
US9000810B2 (en) Quantizer, comparator circuit, and semiconductor integrated circuit
CN107168433B (zh) 输出电路
CN111510128B (zh) 一种使能电路、使能控制方法以及电子设备
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
JP6461517B2 (ja) 半導体装置
US10126773B2 (en) Circuit and method for providing a secondary reference voltage from an initial reference voltage
JP4469894B2 (ja) 電圧制御発振回路
US20160026200A1 (en) Power supply circuit
CN114978146A (zh) 电平转换电路、芯片及电子设备
TWI389449B (zh) 訊號接收器以及電壓補償方法
JP6610223B2 (ja) 半導体集積回路
JP2006173721A (ja) 電流源セルおよびそれを用いたd/aコンバータ
CN110874110B (zh) 电压调节器及动态泄流电路
CN108919875B (zh) 使能产生电路及其使能控制方法
CN114430266A (zh) 一种防止电源电压影响关断时延的电路
US20090206900A1 (en) Duty cycle correction circuit and method for correcting duty cycle
US8779732B2 (en) Step-up circuit having reference voltage generator to control voltage increase in accordance with supply voltage
JP2014079047A (ja) Dc/dcコンバータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant