JP4469894B2 - 電圧制御発振回路 - Google Patents

Description

本発明は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に適用され、入力電圧に応じて発振周波数が制御される電圧制御発振回路に関するものである。

ＰＬＬ回路には、入力電圧に応じて発振周波数が制御される電圧制御発振回路が適用されている（例えば、特許文献１を参照）。

従来の電圧制御発振回路には、例えば、図５に示すように構成されているものがある。同図に示す電圧制御発振回路４００は、電圧電流変換回路４１０と電流制御発振回路４２０とが縦続接続されて構成されている。電圧電流変換回路４１０は、入力電圧（入力電圧Ｖｉｎ）に応じた電流（入力電圧変換電流）を生成する回路である。また、電流制御発振回路４２０は、電圧電流変換回路４１０が生成した入力電圧変換電流に応じて発振周波数が変化する回路である。

電圧電流変換回路４１０は、ＮチャネルＭＯＳトランジスタ４１１、ＰチャネルＭＯＳトランジスタ４１２および抵抗４１３を備えている。

ＮチャネルＭＯＳトランジスタ４１１は、入力電圧Ｖｉｎがゲートに接続され、ドレインがＰチャネルＭＯＳトランジスタ４１２のゲートおよびドレインに接続されている。また、ＮチャネルＭＯＳトランジスタ４１１のソースは、抵抗４１３を介して接地されている。ＰチャネルＭＯＳトランジスタ４１２は、入力電圧変換電流源を構成するトランジスタであり、ソースが電源ＶＤＤに接続されている。

電流制御発振回路４２０は、複数段の遅延セルを備えている。遅延セルの段数は、２以上の奇数段であればよいが、以下の説明では、７段の遅延セル４２１〜４２７を備えている例を説明する。なお、図５の例では、遅延セル４２１・４２７の２つを図示しているが
、４２１と４２７の間には、さらに遅延セル４２２〜４２６が設けられている。すなわち、４２１が初段の遅延セルであり、４２７が最終段の遅延セルである。遅延セルは、全て同じ構成であるので、代表で遅延セル４２１について説明する。

遅延セル４２１は、図５に示すように、ＰチャネルＭＯＳトランジスタ４２１ａ、ＰチャネルＭＯＳトランジスタ４２１ｂ、ＮチャネルＭＯＳトランジスタ４２１ｃおよびコンデンサ４２１ｄを備えている。

ＰチャネルＭＯＳトランジスタ４２１ａは、電流源を構成している。ＰチャネルＭＯＳトランジスタ４２１ａのソースは、電源ＶＤＤに接続され、ドレインはＰチャネルＭＯＳトランジスタ４２１ｂのソースに接続されている。また、ＰチャネルＭＯＳトランジスタ４２１ａのゲートは、ＰチャネルＭＯＳトランジスタ４１２のゲート、ドレイン、およびＮチャネルＭＯＳトランジスタ４１１のドレインの接続点の電位が接続されている。

ＰチャネルＭＯＳトランジスタ４２１ｂは、ドレインがＮチャネルＭＯＳトランジスタ４２１ｃのドレインに接続されるとともに、コンデンサ４２１ｄを介して接地されている。ＮチャネルＭＯＳトランジスタ４２１ｃのソースは、接地されている。

各遅延セルを構成するＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのドレインは、次段の遅延セルを構成するＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに接続されている。また、最終段の遅延セルを構成するＰチャネルＭＯＳトランジスタ４２１ｂとＮチャネルＭＯＳトランジスタ４２１ｃの各ドレイン（出力端と呼ぶことにする）は、初段の遅延セルを構成するＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに接続されている。

次に、電圧制御発振回路４００の動作を説明する。

まず、ＮチャネルＭＯＳトランジスタ４１１は、ソースフォロア接続されている。ＮチャネルＭＯＳトランジスタ４１１と抵抗４１３の接続点（接続点Ａ）の電位は、入力電圧ＶｉｎがＶｔｈよりも大きいとき、およそ（Ｖｉｎ−Ｖｔｈ）になる。Ｖｔｈは、トランジスタのしきい値電圧である。したがって、入力電圧Ｖｉｎが変化した場合は、この変化に従って接続点Ａの電位も変化し、抵抗４１３に流れる電流（入力電圧変換電流値Ｉｏ）は、抵抗４１３の抵抗値をＲ４１３とすると、次の式によって決定される。
Ｉｏ＝（Ｖｉｎ−Ｖｔｈ）／Ｒ４１３
上記電流と等しい電流が、ＮチャネルＭＯＳトランジスタ４１１、および入力電圧変換電流源を構成するＰチャネルＭＯＳトランジスタ４１２にも流れる。したがって、入力電圧ＶｉｎからＶｔｈ電圧シフトし、入力電圧Ｖｉｎに線形な電流が、入力電圧変換電流源（ＰチャネルＭＯＳトランジスタ４１２）に流れる。

一方、入力電圧変換電流源（ＰチャネルＭＯＳトランジスタ４１２）の電流を決定する、ＰチャネルＭＯＳトランジスタ４１２のゲート、ドレインおよびＮチャネルＭＯＳトランジスタ４１１のドレインの接続点の電位は、電流制御発振回路４２０内の各遅延セル内の電流源（ＰチャネルＭＯＳトランジスタ４２１ａ）の電流値を決定している。このため、これらの電流源の電流値は等しくなる。

続いて、遅延セルの動作を説明する。遅延セル内のＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧がＬｏｗレベルのとき、ＰチャネルＭＯＳトランジスタ４２１ｂは、電流を流し、ＮチャネルＭＯＳトランジスタ４２１ｃは、電流を流さない。このときＰチャネルＭＯＳトランジスタ４２１ｂが流す電流値は、遅延セル内の電流源（ＰチャネルＭＯＳトランジスタ４２１ａ）により決定され、入力電圧変換電流値Ｉｏとなる。この電流によって、コンデンサ４２１ｄに電荷が充電され、ＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃの接続点の電位が上昇する。

次に、ＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧がＬｏｗレベルから上昇し、ＮチャネルＭＯＳトランジスタ４２１ｃのしきい値電圧Ｖｔｈを超えるとＮチャネルＭＯＳトランジスタ４２１ｃが電流を流すようになる。ＮチャネルＭＯＳトランジスタ４２１ｃが流す電流は、ＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧によって決まる。さらにＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧が上昇し、ＰチャネルＭＯＳトランジスタ４２１ｂが流す電流よりもＮチャネルＭＯＳトランジスタ４２１ｃが流す電流量が多くなると、コンデンサ４２１ｄの電荷は、放電することになりＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃの接続点の電位は降下する。遅延セルは、以上の遷移を繰り返すことになる。

次に、入力電圧変換電流値Ｉｏと、出力信号Ｖｏｕｔ（最終段の遅延セルのＰチャネルＭＯＳトランジスタ４２１ｂ、ＮチャネルＭＯＳトランジスタ４２１ｃのドレインから出力される信号）の発振周波数（発振周波数ｆｏｕｔ）の関係を説明する。

入力電圧変換電流値Ｉｏと、出力信号Ｖｏｕｔの発振周波数ｆｏｕｔの関係は、遅延セルの段数により決まる。ここでは、７段の遅延セルを例に用いて説明する。

図６は、遅延セル４２１〜４２７それぞれのＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧を示している。遅延セル４２１のＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧がＬｏｗレベルのとき、遅延セル４２２のＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧が上昇する。遅延セル４２１のＰチャネルＭＯＳトランジスタ４２１ｂが流す電流は、遅延セル４２１の電流源（ＰチャネルＭＯＳトランジスタ４２１ａ）の電流によって決定されるので、図６に示すように一定の傾きで上昇する。

遅延セル４２２のＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧が上昇し、遅延セル４２２のＰチャネルＭＯＳトランジスタ４２１ｂが流す電流よりもＮチャネルＭＯＳトランジスタ４２１ｃが流す電流が多くなると、遅延セル４２３のＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧は、降下する。このとき、ＮチャネルＭＯＳトランジスタ４２１ｃが流す電流は、遅延セル４２２のＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧によって決定されるので、急激にＬｏｗレベルまで降下することになる。以上の動作を遅延セルが繰り返すことによって、所定の発振周期の信号が出力される。発振周期は、以下のようになる。

遅延セル内のＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧が上昇し、ＰチャネルＭＯＳトランジスタ４２１ｂが流す電流とＮチャネルＭＯＳトランジスタ４２１ｃが流す電流が等しくなる時の、ＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧をＶｓｗとし、ＬｏｗレベルからＶｓｗまで上昇するまでの時間をＴｓｗ、コンデンサ４２１ｄの容量値をＣｏとすると、
Ｔｓｗ＝Ｃｏ×Ｖｓｗ／Ｉｏ
と表される。図６にも示しているように７段の遅延セルの場合、１周期は７×Ｔｓｗとなる。同様にｎ段の遅延セルの場合、１周期はｎ×Ｔｓｗなので、ｎ段遅延セルの出力信号Ｖｏｕｔの発振周波数は、
ｆｏｕｔ＝１／（ｎ×Ｔｓｗ）
＝Ｉｏ／（ｎ×Ｃｏ×Ｖｓｗ）
と表すことができる。

そのため、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの発振周波数ｆｏｕｔの関係は、
ｆｏｕｔ＝（Ｖｉｎ−Ｖｔｈ）／（ｎ×Ｃｏ×Ｖｓｗ×Ｒ４１３）
となる。したがって、入力電圧ＶｉｎからＶｔｈ電圧シフトして、入力電圧Ｖｉｎに線形な出力信号Ｖｏｕｔの発振周波数ｆｏｕｔとなる。
特開平５−１４５４１２号公報

ところで、電圧制御発振回路は、ＰＬＬ回路の安定性に影響を与えるので入力電圧に対する出力周波数が線形であるという性能が要求される。

しかしながら、上記従来の電圧制御発振回路では、所定の周波数よりも低い領域では、入力電圧Ｖｉｎに対する出力信号Ｖｏｕｔの発振周波数ｆｏｕｔの線形性は良いものの、それよりも周波数の高い高周波領域では、入力電圧Ｖｉｎに対する出力信号Ｖｏｕｔの発振周波数ｆｏｕｔの線形性が悪化するという問題があった。

これは、従来の電圧制御発振回路は、所定の周波数よりも低い低周波領域では、電圧Ｖｓｗが入力電圧変換電流値Ｉｏに関わらず一定であるとみなしても差し支えないが、それよりも周波数の高い高周波領域では、以下に説明するようにＩｏへの依存性が大きくなるためである。

ＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧がＶｓｗの時、ＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃに流れる電流をそれぞれＩ４２１ｂ、Ｉ４２１ｃとすると、
Ｉ４２１ｂ＝Ｉｏ
Ｉ４２１ｃ＝β／２×（Ｖｓｗ−Ｖｔｈ）＾２
で表される。なお、記号＾は、べき乗を意味している。

上式におけるβは、β＝ｕ×Ｃｏｘ×Ｗ／Ｌ（ｕは電子移動度、Ｃｏｘはゲート容量、Ｗはトランジスタのチャネル幅、Ｌはトランジスタのチャネル長）を意味している。また、Ｖｔｈはトランジスタの閾値電圧を意味している。

上記のＩ４２１ｂとＩ４２１ｃが等しくなるので、
Ｉｏ＝β／２×（Ｖｓｗ−Ｖｔｈ）＾２
と表される。Ｉｏを用いてＶｓｗを表すと、
Ｖｓｗ＝Ｖｔｈ＋（２×Ｉｏ／β）＾０．５
と表される。上式は、遅延セル内のＰチャネルＭＯＳトランジスタ４２１ｂが流す電流とＮチャネルＭＯＳトランジスタ４２１ｃが流す電流が等しくなる時の、ＰチャネルＭＯＳトランジスタ４２１ｂおよびＮチャネルＭＯＳトランジスタ４２１ｃのゲートに印加される電圧Ｖｓｗが、電流源（ＰチャネルＭＯＳトランジスタ４２１ａ）の入力電圧変換電流値Ｉｏによりが変化することを表している。このとき入力電圧変換電流値Ｉｏと出力信号Ｖｏｕｔの発振周波数ｆｏｕｔの関係は、コンデンサ４２１ｄの容量をＣｏとした場合、ｆｏｕｔ＝Ｉｏ／（ｎ×Ｃｏ×（Ｖｔｈ＋（２×Ｉｏ／β）＾０．５））
となる。

上式は、高周波領域つまりＰチャネルＭＯＳトランジスタ４２１ａの入力電圧変換電流値Ｉｏが大きな時に出力信号Ｖｏｕｔの発振周波数ｆｏｕｔが低下して、線形性を悪化させることを意味している。

本発明は、上記の問題に着目してなされたものであり、高周波領域においても入力電圧に対する出力周波数を線形にすることができ、広い周波数範囲でＰＬＬ回路の安定性を向上することができる電圧制御発振回路を提供することを目的としている。

前記の課題を解決するため、本発明の一態様は、
入力電圧に応じた電流である入力電圧変換電流を生成する電圧電流変換回路と、前記入力電圧変換電流に応じて発振周波数が変化する電流制御発振回路とが縦続接続された電圧制御発振回路であって、
前記電圧電流変換回路は、前記入力電圧に比例する電流を出力する第１の電流源と、前記入力電圧をシフトさせた電圧に比例する電流を出力する複数の第２の電流源とを有し、前記第１の電流源が出力した電流と前記複数の第２の電流源が出力した電流とを加算した電流を、前記入力電圧変換電流として前記電流制御発振回路に出力し、
前記第１の電流源は、第１のＭＯＳトランジスタの電流経路の一端と基準電圧端とを抵 抗接続して、前記入力電圧を該第１のＭＯＳトランジスタのゲートに与えて前記電流経路 の他端に電流を生成し、
前記第２の電流源は、第２のＭＯＳトランジスタの電流経路の一端と前記基準電圧端と を抵抗接続して、前記入力電圧をシフトさせた電圧を該第２のＭＯＳトランジスタのゲー トに与えて前記電流経路の他端に電流を生成することを特徴とする。

本発明によれば、電圧制御発振回路において、広い周波数範囲で、入力電圧に対する出力周波数を線形にすることができる。それゆえ、本発明に係る電圧制御発振回路適用されたＰＬＬ回路では、広い周波数範囲でＰＬＬ回路の安定性を向上することができる。

以下、本発明の実施形態及び参考例について図面を参照しながら説明する。

《発明の実施形態１》
図１は、本発明の実施形態１に係る電圧制御発振回路３００の構成を示すブロック図である。電圧制御発振回路３００は、入力された電圧（入力電圧Ｖｉｎ）に応じた周波数の信号（出力信号Ｖｏｕｔ）を出力する回路である。電圧制御発振回路３００は、図１に示すように、電圧電流変換回路３１０と電流制御発振回路１２０とが縦続接続されて構成されている。電圧電流変換回路３１０は、入力電圧Ｖｉｎに応じた電流（入力電圧変換電流）を生成する回路である。また、電流制御発振回路１２０は、電圧電流変換回路３１０が生成した入力電圧変換電流に応じて発振周波数が変化する回路である。

電圧電流変換回路３１０は、ＮチャネルＭＯＳトランジスタ１１１、ＰチャネルＭＯＳトランジスタ１１２、抵抗２１１、および複数の電流源（電流源３１１〜３１ｐ）を備えている。

ＮチャネルＭＯＳトランジスタ１１１は、ゲートが入力電圧Ｖｉｎに接続され、ドレインがＰチャネルＭＯＳトランジスタ１１２のゲートおよびドレインに接続されている。また、ＮチャネルＭＯＳトランジスタ１１１のソースは、抵抗１１３を介して接地されている。

ＰチャネルＭＯＳトランジスタ１１２は、入力電圧変換電流源を構成するトランジスタである。ＰチャネルＭＯＳトランジスタ１１２のソースは、電源ＶＤＤに接続されている。

抵抗２１１は、図１に示すように、複数の抵抗が直列に接続されて構成されている。図１には抵抗２１１ａと抵抗２１１ｂの２つのみを図示しているが、さらに多くの抵抗を直列に接続してもよい。

各電流源は、入力された電圧に対して線形な電流を作成する回路である。図１の例では、３１１と３１ｐの２つを図示しているが、３１１と３１ｐの間には、さらに複数の電流源を設けてもよい。各電流源は、全て同じ構成であるので、代表で電流源３１１について説明する。

電流源３１１は、図１に示すように、ＮチャネルＭＯＳトランジスタ３１１ａと抵抗３１１ｂを備えている。

ＮチャネルＭＯＳトランジスタ３１１ａは、ソースが抵抗３１１ｂを介して接地され、ドレインが、ＮチャネルＭＯＳトランジスタ１１１とＰチャネルＭＯＳトランジスタ１１２の接続点に接続され、ゲートがＮチャネルＭＯＳトランジスタ１１１と抵抗２１１の接続点（接続点Ａ）あるいは抵抗同士（この例では抵抗２１１ａ〜２１１ｂ）の接続点の何れかに接続されている。すなわち、ＮチャネルＭＯＳトランジスタ３１１ａのゲートには、接続点Ａの電位、あるいは接続点Ａと接地間の電位を抵抗分割した電位が入力されている。

電流制御発振回路１２０は、複数段の遅延セルを備えている。遅延セルの段数は、２以上の奇数段であればよいが、以下の説明では、７段の遅延セル１２１〜１２７を備えている例を説明する。なお、図１の例では、遅延セル１２１・１２７の２つを図示しているが、１２１と１２７の間には、さらに複数の遅延セル１２２〜１２６が設けられている。すなわち、１２１が初段の遅延セルであり、１２７が最終段の遅延セルである。遅延セルは、全て同じ構成であるので、代表で遅延セル１２１について説明する。

遅延セル１２１は、図１に示すように、ＰチャネルＭＯＳトランジスタ１２１ａ・１２１ｂ、ＮチャネルＭＯＳトランジスタ１２１ｃおよびコンデンサ１２１ｄを備えている。

ＰチャネルＭＯＳトランジスタ１２１ａは、電流源を構成している。ＰチャネルＭＯＳトランジスタ１２１ａのソースは、電源ＶＤＤに接続され、ドレインはＰチャネルＭＯＳトランジスタ１２１ｂのソースに接続されている。また、ＰチャネルＭＯＳトランジスタ１２１ａのゲートは、ＰチャネルＭＯＳトランジスタ１１２のゲート、ドレインおよびＮチャネルＭＯＳトランジスタ１１１のドレインの接続点の電位が接続されている。

ＰチャネルＭＯＳトランジスタ１２１ｂは、ドレインがＮチャネルＭＯＳトランジスタ１２１ｃのドレインに接続されるとともに、コンデンサ１２１ｄを介して接地されている。ＮチャネルＭＯＳトランジスタ１２１ｃのソースは、接地されている。

各遅延セルを構成するＰチャネルＭＯＳトランジスタ１２１ｂおよびＮチャネルＭＯＳトランジスタ１２１ｃのドレインは、次段の遅延セルを構成するＰチャネルＭＯＳトランジスタ１２１ｂおよびＮチャネルＭＯＳトランジスタ１２１ｃのゲートに接続されている。また、最終段の遅延セルを構成するＰチャネルＭＯＳトランジスタ１２１ｂとＮチャネルＭＯＳトランジスタ１２１ｃのドレイン（出力端と呼ぶことにする）は、初段の遅延セルを構成するＰチャネルＭＯＳトランジスタ１２１ｂおよびＮチャネルＭＯＳトランジスタ１２１ｃのゲートに接続されている。

次に、電圧制御発振回路３００の動作を説明する。

電圧制御発振回路３００において、ＮチャネルＭＯＳトランジスタ３１１ａはソースフォロア接続されている。ＮチャネルＭＯＳトランジスタ３１１ａのゲートに印加される電圧をＶｃとすると、ＮチャネルＭＯＳトランジスタ３１１ａと抵抗３１１ｂの接続点の電圧は、ＮチャネルＭＯＳトランジスタ３１１ａのゲートに印加される電圧ＶｃがＶｔｈよりも大きいとき、およそ（Ｖｃ−Ｖｔｈ）となる。

したがって、ＮチャネルＭＯＳトランジスタ３１１ａと抵抗３１１ｂに流れる電流値Ｉ８は、抵抗３１１ｂの抵抗値をＲ３１１ｂとすると、
Ｉ８＝（Ｖｃ−Ｖｔｈ）／Ｒ３１１ｂ
で表すことができる。上式は、ＮチャネルＭＯＳトランジスタ３１１ａのゲートに印加される電圧ＶｃからＶｔｈだけ電圧シフトして、ＮチャネルＭＯＳトランジスタ３１１ａのゲートに印加される電圧Ｖｃに対して、線形な電流が流れることを意味している。

具体的に入力電圧変換電流値Ｉｏについて、電流源３１１〜３１ｐを用いて説明する。電流源３１１〜３１ｐのそれぞれにおけるＮチャネルＭＯＳトランジスタ３１１ａのゲートには、抵抗２１１ａ・２１１ｂによって、ＮチャネルＭＯＳトランジスタ１１１と抵抗２１１の接続点Ａの電圧を抵抗分割した電圧が印加される。

ここで、電流源３１１〜３１ｐのそれぞれにおけるＮチャネルＭＯＳトランジスタ３１１ａのゲートに印加される電圧をβ３１１×（Ｖｉｎ−Ｖｔｈ）〜β３１ｐ×（Ｖｉｎ−Ｖｔｈ）とする。ただし、β３１１〜β３１ｐは、０〜１の定数である。また、電流源３１１〜３１ｐのそれぞれの抵抗３１１ｂの抵抗値をＲ３１１〜Ｒ３１ｐとし、電流源３１１〜３１ｐのそれぞれのＮチャネルＭＯＳトランジスタ３１１ａに流れる電流値をＩ３１１〜Ｉ３１ｐとすると、
Ｉ３１１＝β３１１×（Ｖｉｎ−（Ｖｔｈ＋Ｖｔｈ／β３１１））／Ｒ３１１
Ｉ３１ｐ＝β３１ｐ×（Ｖｉｎ−（Ｖｔｈ＋Ｖｔｈ／β３１ｐ））／Ｒ３１ｐ
と表すことができる。

抵抗２１１に流れる電流Ｉ６と電流源３１１〜３１ｐのそれぞれのＮチャネルＭＯＳトランジスタ３１１ａに流れる電流Ｉ３１１〜Ｉ３１ｐが、ＰチャネルＭＯＳトランジスタ１１２に流れるので、入力電圧変換電流源（ＰチャネルＭＯＳトランジスタ１１２）に流れる入力電圧変換電流値Ｉｏは、
Ｉｏ＝（Ｖｉｎ−Ｖｔｈ）／Ｒ２１１＋β３１１×（Ｖｉｎ−（Ｖｔｈ＋Ｖｔｈ／β３１１））／Ｒ３１１＋・・・＋β３１ｐ×（Ｖｉｎ−（Ｖｔｈ＋Ｖｔｈ／β３１ｐ））／Ｒ３１ｐ
で決定される。

すなわち、入力電圧に対して線形特性を持つ電流Ｉ６だけだと高周波領域において発振周波数が低下するのを、電圧制御発振回路３００では、入力電圧に対して線形特性を持つ複数の電流Ｉ３１１〜Ｉ３１ｐによって補正することができる。

なお、抵抗２１１を構成する抵抗２１１ａ〜２１１ｂの抵抗値を変化させることで、電流源３１１〜３１ｐのそれぞれのＮチャネルＭＯＳトランジスタ３１１ａのゲートに印加する電圧を変更すれば、補正を開始する電圧を任意に設定することができる。すなわち、本実施形態では、補正したい領域を任意に選ぶことができ、また抵抗値Ｒ３１１〜Ｒ３１ｐを変更することで補正量を任意に選ぶことができる。

さらに、各電流源が出力する電流（線形な特性を持つ電流）は抵抗により決定されるので、以下に示す参考例やその変形例のように、傾きの増加率が正となる特性を持つ電流がトランジスタのコンダクタンスｇｍで決定されるのに比べ、製造プロセスや周辺温度の影響による電流値の変動を抑えることが可能になる。

《参考例１》
図２は、参考例１に係る電圧制御発振回路１００の構成を示すブロック図である。電圧制御発振回路１００は、入力された電圧（入力電圧Ｖｉｎ）に応じた周波数の信号（出力信号Ｖｏｕｔ）を出力する回路である。電圧制御発振回路１００は、図２に示すように、電圧電流変換回路１１０と電流制御発振回路１２０とが縦続接続されて構成されている。電圧電流変換回路１１０は、入力電圧Ｖｉｎに応じた電流（入力電圧変換電流）を生成する回路である。また、電流制御発振回路１２０は、電圧電流変換回路１１０が生成した入力電圧変換電流に応じて発振周波数が変化する回路である。

電圧電流変換回路１１０は、ＮチャネルＭＯＳトランジスタ１１１、ＰチャネルＭＯＳトランジスタ１１２、抵抗１１３、およびＮチャネルＭＯＳトランジスタ１１４を備えている。

ＮチャネルＭＯＳトランジスタ１１１は、ゲートが入力電圧Ｖｉｎに接続され、ドレインがＰチャネルＭＯＳトランジスタ１１２のゲートおよびドレインに接続されている。また、ＮチャネルＭＯＳトランジスタ１１１のソースは、抵抗１１３を介して接地されている。

ＰチャネルＭＯＳトランジスタ１１２は、入力電圧変換電流源を構成するトランジスタである。ＰチャネルＭＯＳトランジスタ１１２のソースは、電源ＶＤＤに接続されている。

ＮチャネルＭＯＳトランジスタ１１４は、ゲートが電圧電流変換回路１１０の入力電圧Ｖｉｎに接続されている。また、ＮチャネルＭＯＳトランジスタ１１４のソースは接地され、ドレインはＮチャネルＭＯＳトランジスタ１１１とＰチャネルＭＯＳトランジスタ１１２の接続点に接続されている。

電流制御発振回路１２０は、複数段の遅延セルを備えている。遅延セルの段数は、２以上の奇数段であればよいが、以下の説明では、７段の遅延セル１２１〜１２７を備えている例を説明する。なお、図２の例では、遅延セル１２１・１２７の２つを図示しているが、１２１と１２７の間には、さらに複数の遅延セル１２２〜１２６が設けられている。すなわち、１２１が初段の遅延セルであり、１２７が最終段の遅延セルである。遅延セルは、全て同じ構成であるので、代表で遅延セル１２１について説明する。

遅延セル１２１は、図２に示すように、ＰチャネルＭＯＳトランジスタ１２１ａ・１２１ｂ、ＮチャネルＭＯＳトランジスタ１２１ｃおよびコンデンサ１２１ｄを備えている。

ＰチャネルＭＯＳトランジスタ１２１ａは、電流源を構成している。ＰチャネルＭＯＳトランジスタ１２１ａのソースは、電源ＶＤＤに接続され、ドレインはＰチャネルＭＯＳトランジスタ１２１ｂのソースに接続されている。また、ＰチャネルＭＯＳトランジスタ１２１ａのゲートは、ＰチャネルＭＯＳトランジスタ１１２のゲート、ドレインおよびＮチャネルＭＯＳトランジスタ１１１のドレインの接続点の電位が接続されている。

ＰチャネルＭＯＳトランジスタ１２１ｂは、ドレインがＮチャネルＭＯＳトランジスタ１２１ｃのドレインに接続されるとともに、コンデンサ１２１ｄを介して接地されている。ＮチャネルＭＯＳトランジスタ１２１ｃのソースは、接地されている。

各遅延セルを構成するＰチャネルＭＯＳトランジスタ１２１ｂおよびＮチャネルＭＯＳトランジスタ１２１ｃのドレインは、次段の遅延セルを構成するＰチャネルＭＯＳトランジスタ１２１ｂおよびＮチャネルＭＯＳトランジスタ１２１ｃのゲートに接続されている。また、最終段の遅延セルを構成するＰチャネルＭＯＳトランジスタ１２１ｂとＮチャネルＭＯＳトランジスタ１２１ｃのドレイン（出力端と呼ぶことにする）は、初段の遅延セルを構成するＰチャネルＭＯＳトランジスタ１２１ｂおよびＮチャネルＭＯＳトランジスタ１２１ｃのゲートに接続されている。

次に、電圧制御発振回路１００の動作を説明する。

まず、図２に示す、ＮチャネルＭＯＳトランジスタ１１１と抵抗１１３の接続点（接続点Ａ）の電位は、入力電圧ＶｉｎがＶｔｈ（Ｖｔｈは、トランジスタのしきい値電圧）よりも大きいときは、およそ（Ｖｉｎ−Ｖｔｈ）となる。

したがって、ＮチャネルＭＯＳトランジスタ１１１および抵抗１１３に流れる電流Ｉ１は、抵抗１１３の抵抗値をＲ１１３とすると、
Ｉ１＝（Ｖｉｎ−Ｖｔｈ）／Ｒ１１３
によって決定される。すなわち、抵抗１１３には、入力電圧ＶｉｎからＶｔｈ電圧シフトし、入力電圧に対して線形な電流が流れることがわかる。

また、ＮチャネルＭＯＳトランジスタ１１４のゲートには、入力電圧Ｖｉｎが接続されているので、ＮチャネルＭＯＳトランジスタ１１４に流れる電流Ｉ２は、
Ｉ２＝β／２×（Ｖｉｎ−Ｖｔｈ）＾２
によって決定される。すなわち、ＮチャネルＭＯＳトランジスタ１１４には入力電圧ＶｉｎからＶｔｈ電圧シフトし、入力電圧に対して傾きの増加率が正となる特性を持つ電流が流れることがわかる。なお、記号＾は、べき乗を意味している。

ＮチャネルＭＯＳトランジスタ１１１および抵抗１１３に流れる電流Ｉ１と、ＮチャネルＭＯＳトランジスタ１１４に流れる電流Ｉ２がＰチャネルＭＯＳトランジスタ１１２に流れるので、入力電圧変換電流源（ＰチャネルＭＯＳトランジスタ１１２）に流れる電流値Ｉｏは、
Ｉｏ＝（Ｖｉｎ−Ｖｔｈ）／Ｒ１１３＋β／２×（Ｖｉｎ−Ｖｔｈ）＾２
によって決定される。上式におけるβは、β＝ｕ×Ｃｏｘ×Ｗ／Ｌ（ｕは電子移動度、Ｃｏｘはゲート容量、Ｗはトランジスタのチャネル幅、Ｌはトランジスタのチャネル長）を意味している。また、Ｖｔｈはトランジスタの閾値電圧を意味している。

遅延セル内のＰチャネルＭＯＳトランジスタ１２１ｂおよびＮチャネルＭＯＳトランジスタ１２１ｃのゲートに印加される電圧がＬｏｗレベルのときに、ＰチャネルＭＯＳトランジスタ１２１ｂが流す電流値は、遅延セル内の電流源（ＰチャネルＭＯＳトランジスタ１２１ａ）により決定され、入力電圧変換電流値Ｉｏ（＝Ｉ１＋Ｉ２）となる。

出力信号Ｖｏｕｔの発振周波数ｆｏｕｔは、入力電圧に対して線形な電流Ｉ１と、入力電圧に対して傾きの増加率が正となる特性を持つ電流Ｉ２とが加算された電流に応じて決定される。

すなわち、本参考例によれば、入力電圧に対して線形特性を持つ電流Ｉ１だけだと高周波領域において発振周波数が低下するのを、傾きの増加率が正となる特性を持つＩ２によって、補正することができる。

なお、ＮチャネルＭＯＳトランジスタ１１４の代わりに、入力電圧に対し傾きの増加率が正となる特性を持つ素子であるダイオードでも実現できる。

《参考例１の変形例》
また、電圧電流変換回路１１０においては、ＮチャネルＭＯＳトランジスタ１１４の代わりに、図３に示すように、ＮチャネルＭＯＳトランジスタ１１５を設けてもよい。

ＮチャネルＭＯＳトランジスタ１１５は、ゲートがＮチャネルＭＯＳトランジスタ１１１と抵抗１１３の接続点（接続点Ａ）に接続され、ドレインがＮチャネルＭＯＳトランジスタ１１１とＰチャネルＭＯＳトランジスタ１１２の接続点と接続され、ソースが接地されている。

この変形例において、接続点Ａの電位は、入力電圧Ｖｉｎがしきい値電圧Ｖｔｈよりも大きいときは、およそ（Ｖｉｎ−Ｖｔｈ）となる。したがって、抵抗１１３に流れる電流Ｉ３は、抵抗１１３の抵抗値をＲ１１３とすると、
Ｉ３＝（Ｖｉｎ−Ｖｔｈ）／Ｒ１１３
によって決定される。すなわち、抵抗１１３には、入力電圧ＶｉｎからＶｔｈ電圧シフトし、入力電圧に対して線形な電流が流れることがわかる。

さらに接続点Ａの電圧がＮチャネルＭＯＳトランジスタ１１５のゲートに接続されるので、ＮチャネルＭＯＳトランジスタ１１５に流れる電流Ｉ４は、
Ｉ４＝β／２×（Ｖｉｎ−２×Ｖｔｈ）＾２
によって決定される。すなわち、ＮチャネルＭＯＳトランジスタ１１５には入力電圧Ｖｉｎから２×Ｖｔｈ電圧シフトし、入力電圧に対して傾きの増加率が正となる特性を持つ電流が流れることがわかる。

抵抗１１３に流れる電流Ｉ３とＮチャネルＭＯＳトランジスタ１１５に流れる電流Ｉ４が、それぞれＰチャネルＭＯＳトランジスタ１１２に流れるので、入力電圧変換電流源（ＰチャネルＭＯＳトランジスタ１１２）に流れる電流値Ｉｏは、
Ｉｏ＝（Ｖｉｎ−Ｖｔｈ）／Ｒ１１３＋β／２×（Ｖｉｎ−２×Ｖｔｈ）＾２
によって決定される。

したがって、本変形例においても、高周波領域において発振周波数が低下するのを、入力電圧に対して、傾きの増加率が正となる特性を持つ電流Ｉ４によって補正することができる。

なお、本変形例においても、ＮチャネルＭＯＳトランジスタ１１５の代わりに、入力電圧に対し、傾きの増加率が正となる特性を持つ素子であるダイオードでも実現できる。

《参考例２》
図４は、参考例２に係る電圧制御発振回路２００の構成を示すブロック図である。電圧制御発振回路２００は、図４に示すように、電圧電流変換回路２１０と電流制御発振回路１２０を備えている。

電圧電流変換回路２１０は、ＮチャネルＭＯＳトランジスタ１１１、ＰチャネルＭＯＳトランジスタ１１２、抵抗２１１、およびＮチャネルＭＯＳトランジスタ２１２を備えている。

抵抗２１１は、抵抗２１１ａと抵抗２１１ｂが直列に接続されて構成されている。抵抗２１１の一端はＮチャネルＭＯＳトランジスタ１１１のソースと接続され、他端は接地されている。

ＮチャネルＭＯＳトランジスタ２１２のゲートは、ＮチャネルＭＯＳトランジスタ１１１と抵抗２１１の接続点あるいは、抵抗２１１ａと２１１ｂの接続点の何れかに接続される。図４に示す例では、抵抗２１１ａと２１１ｂの接続点に接続されている。

また、ＮチャネルＭＯＳトランジスタ２１２のドレインは、ＮチャネルＭＯＳトランジスタ１１１とＰチャネルＭＯＳトランジスタ１１２の接続点に接続され、ソースは接地されている。

次に、電圧制御発振回路２００の動作を説明する。

電圧制御発振回路２００においてＮチャネルＭＯＳトランジスタ１１１と抵抗２１１の接続点Ａの電圧は、入力電圧がＶｔｈより大きいときには、およそ（Ｖｉｎ−Ｖｔｈ）となる。それゆえ、抵抗２１１およびＮチャネルＭＯＳトランジスタ１１１に流れる電流Ｉ６は、抵抗２１１の抵抗値をＲ２１１とすると、
Ｉ６＝（Ｖｉｎ−Ｖｔｈ）／Ｒ２１１
によって決定される。したがって、抵抗２１１には、入力電圧ＶｉｎからＶｔｈ電圧シフトし、入力電圧に対して線形な電流が流れることがわかる。

また、ＮチャネルＭＯＳトランジスタ２１２のゲートには、接続点Ａの電圧を抵抗分割した電圧が印加される。ＮチャネルＭＯＳトランジスタ２１２のゲートの電位をＶｂとすると、
Ｖｂ＝α×（Ｖｉｎ−Ｖｔｈ）
と表される。上式のαは０〜１の定数である。

したがって、ＮチャネルＭＯＳトランジスタ２１２に流れる電流Ｉ７は、ＮチャネルＭＯＳトランジスタ２１２のゲートの電位をＶｂとすると、
Ｉ７＝β／２×（Ｖｂ−Ｖｔｈ）＾２
によって決定される。ゲート電位Ｖｂを代入すると、
Ｉ７＝β／２×α＾２×（Ｖｉｎ−（Ｖｔｈ＋Ｖｔｈ／α））＾２
と表される。したがって、ＮチャネルＭＯＳトランジスタ２１２には入力電圧Ｖｉｎから（Ｖｔｈ＋Ｖｔｈ／α）電圧シフトし、入力電圧に対して傾きの増加率が正となる特性を持つ電流が流れることがわかる。

抵抗２１１および、ＮチャネルＭＯＳトランジスタ１１１に流れる電流Ｉ６とＮチャネルＭＯＳトランジスタ２１２に流れる電流Ｉ７がＰチャネルＭＯＳトランジスタ１１２に流れるので、入力電圧変換電流源（ＰチャネルＭＯＳトランジスタ１１２）に流れる入力電圧変換電流値Ｉｏは、
Ｉｏ＝（Ｖｉｎ−Ｖｔｈ）／Ｒ１０５＋β／２×α＾２×（Ｖｉｎ−（Ｖｔｈ＋Ｖｔｈ／α））＾２
によって決定される。

以上のように、電圧制御発振回路２００では、高周波領域において発振周波数が低下するのを、入力電圧に対して、傾きの増加率が正となる特性を持つＩ７によって補正することができる。

また、抵抗２１１を構成する抵抗２１１ａ〜２１１ｂの抵抗値を変化させることで、ＮチャネルＭＯＳトランジスタ２１２のゲートに印加する電圧を変更すれば、出力周波数の補正を開始する電圧を任意に設定することができる。

なお、本参考例においても、ＮチャネルＭＯＳトランジスタ２１２の代わりに、入力電圧に対し、傾きの増加率が正となる特性を持つ素子であるダイオードでも実現できる。

本発明に係る電圧制御発振回路は、広い周波数範囲で、入力電圧に対する出力周波数を線形にすることができるという効果を有する。そのため、ＰＬＬ回路に適用されて、入力電圧に応じて発振周波数が制御される電圧制御発振回路等として有用である。

図１は、実施形態１に係る電圧制御発振回路の構成を示すブロック図である。 図２は、参考例１に係る電圧制御発振回路の構成を示すブロック図である。 図３は、参考例１の変形例に係る電圧制御発振回路の構成を示すブロック図である。 図４は、参考例２に係る電圧制御発振回路の構成を示すブロック図である。 図５は、従来例の電圧制御発振回路の構成を示すブロック図である。 図６は、遅延セルの出力信号を示す図である。

１００ 電圧制御発振回路
１１０ 電圧電流変換回路
１１１ ＮチャネルＭＯＳトランジスタ
１１２ ＰチャネルＭＯＳトランジスタ
１１３ 抵抗
１１４ ＮチャネルＭＯＳトランジスタ
１１５ ＮチャネルＭＯＳトランジスタ
１１６ ＰチャネルＭＯＳトランジスタ
１２０ 電流制御発振回路
１２１〜１２７ 遅延セル
１２１ａ ＰチャネルＭＯＳトランジスタ
１２１ｂ ＰチャネルＭＯＳトランジスタ
１２１ｃ ＮチャネルＭＯＳトランジスタ
１２１ｄ コンデンサ
２００ 電圧制御発振回路
２１０ 電圧電流変換回路
２１１ 抵抗
２１１ａ〜２１１ｂ 抵抗
２１２ ＮチャネルＭＯＳトランジスタ
３００ 電圧制御発振回路
３１０ 電圧電流変換回路
３１１〜３１ｐ 電流源
３１１ａ ＮチャネルＭＯＳトランジスタ
３１１ｂ 抵抗

Claims (3)

1. 入力電圧に応じた電流である入力電圧変換電流を生成する電圧電流変換回路と、前記入力電圧変換電流に応じて発振周波数が変化する電流制御発振回路とが縦続接続された電圧制御発振回路であって、
   前記電圧電流変換回路は、前記入力電圧に比例する電流を出力する第１の電流源と、前記入力電圧をシフトさせた電圧に比例する電流を出力する複数の第２の電流源とを有し、前記第１の電流源が出力した電流と前記複数の第２の電流源が出力した電流とを加算した電流を、前記入力電圧変換電流として前記電流制御発振回路に出力し、
   前記第１の電流源は、第１のＭＯＳトランジスタの電流経路の一端と基準電圧端とを抵抗接続して、前記入力電圧を該第１のＭＯＳトランジスタのゲートに与えて前記電流経路の他端に電流を生成し、
   前記第２の電流源は、第２のＭＯＳトランジスタの電流経路の一端と前記基準電圧端とを抵抗接続して、前記入力電圧をシフトさせた電圧を該第２のＭＯＳトランジスタのゲートに与えて前記電流経路の他端に電流を生成することを特徴とする電圧制御発振回路。
2. 請求項１の電圧制御発振回路において、
   前記第１及び第２のＭＯＳトランジスタが、ＮチャンネルＭＯＳトランジスタであり、かつ、前記基準電圧端が、接地であることを特徴とする電圧制御発振回路。
3. 請求項１の電圧制御発振回路において、
   前記第１のＭＯＳトランジスタの電流経路の一端と前記基準電圧端とを複数個の抵抗を直列接続して、その抵抗の接続部から前記シフトさせた電圧を出力することを特徴とする電圧制御発振回路。

Images