JP6371581B2 - 発振回路、電流生成回路および発振方法 - Google Patents
発振回路、電流生成回路および発振方法 Download PDFInfo
- Publication number
- JP6371581B2 JP6371581B2 JP2014098864A JP2014098864A JP6371581B2 JP 6371581 B2 JP6371581 B2 JP 6371581B2 JP 2014098864 A JP2014098864 A JP 2014098864A JP 2014098864 A JP2014098864 A JP 2014098864A JP 6371581 B2 JP6371581 B2 JP 6371581B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- characteristic
- source
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
図1ないし図7を参照して、本実施の形態に係る発振回路100および電流生成回路50ついて説明する。図1は、本実施の形態に係る発振回路を示す機能ブロック図であり、
図2ないし図4、および図7は、各々図1における電流源1、電流源2、減算回路5、およびクロック生成回路9の具体的回路を示している。また、図5は、本実施の形態に係る電流源1および電流源2の温度依存性を説明するためのグラフであり、図6は、本実施の形態に係る電流源1および電流源2の温度依存性の抑制を説明するためのグラフである。
トリミング回路6は、トリミング信号trim<6:0>によって電流B−Aのk倍の電流Cを生成する。クロック生成回路9は、en信号(図7参照)がHレベルのときに、電流B−Aによりキャパシタ(容量)C0およびC1(図7参照)を交互に充電および放電して発振する発振回路であり、当該発振によりクロック信号clkoutを生成する。
MN1のゲート−ソース間電圧Vgs(MN1)よりも小さくなり、抵抗R0にかかる電圧をV(R0)とすると、下記の式(1)が充足される。
V(R0)+Vgs(MN0)=Vgs(MN1) ・・・ (1)
電流I1として出力される。
電流I2も電流I1より小さく、そのため、電流I2の温度依存性の傾きも、電流I1の温度依存性の傾きより小さい(図5参照)。また、本実施の形態に係る電流源1および電流源2は、ともに正の温度依存性を示すいわゆる、PTAT(Proportional To Absolute Temperature)電流を生成する回路を採用している。なお、電流源1および電流源2の温度依存性はこれに限られず、負の温度依存性を示すいわゆるCTAT(Complimentary To Absolute Temperature)電流を生成する回路を採用してもよい。
電流Bから電流Aを減算する形態の減算回路5を例示して説明したが、電流Aと電流Bとの差分を求めればよいのでこれに限られず、電流Aから電流Bを減算する形態の減算回路5としてもよい。
図7に示すように、本実施の形態に係るクロック生成回路9は、Pチャネル型MOSトランジスタMP20ないしMP25、Nチャネル型MOSトランジスタMN20ないしMN25、SRラッチ23、2入力NAND21、25、インバータ22、24、26〜28、およびキャパシタC0,C1を含んで構成されている。
およびインバータ22を介しSRラッチ23のS入力がHレベルとなるので、Q出力はHレベルを保持している。また、インバータ27を介してゲート電位がLレベルとなるのでMN20およびMN23はオフし、MP20およびMP23がオンする。
その結果MP20を介して電流is1(電流C)が流入することによりキャパシタC0が充電される。一方、QN出力がHレベルとなっていることによりMN24がオンして、ノードanをLレベルに保持する。
インバータ22を介してSRラッチ23のS入力がLレベルとなり、Q出力がHレベルになるので、MN21がオンしてキャパシタC0の電荷が放電される。また、SRラッチ23のS入力がLレベルとなることによりQN出力がLレベルとなるので、MN24がオフとなり、MP23を介して電流is3(電流C)が流入することによりキャパシタC1が充電される。
交互に充電および放電される2個のキャパシタC0、C1に、各々MP21およびMN22から構成されるインバータ、MP24およびMN25から構成されるインバータが接続されている。そして、MP21およびMN22から構成されるインバータには電源電圧VDDの変わりに電流供給源としての電流源is0(電流C)が接続され、MP24およびMN25から構成されるインバータには電源電圧VDDの変わりに電流供給源としての電流源is2(電流C)が接続されている。
図8および図9を参照して、本実施の形態に係る発振回路200について説明する。図8に示すように、発振回路200は、図1に示す発振回路100における電流源1を電流源1aに、電流生成回路50を電流生成回路50aに置き換えたものである。したがって、同じ構成には同じ符号を付してその説明を省略する。
キャパシタC0、C1の充電電流が高温で増加して発振周波数が高くなってしまうという問題があった。本実施の形態に係る電流生成回路50a、発振回路200は、この問題を解決しようとするものである。
MN54、MN55、およびMN56を接続した回路となっている。なお、htc_trim<0>〜htc_trim<3>に接続されたMN55、MN56に相当するNチャネル型MOSトランジスタの符号は省略している。
Vd(MN52)=Vgs(MN52)+Vds(MN53) ・・・ (2)
Vgs(MN54)=Vd(MN52)−Vgs(MN55)
=Vgs(MN52)+Vds(MN53)−Vgs(MN55)
・・・ (3)
Vgs(MN54)≒Vds(MN53) ・・・ (4)
つまり、MN55の閾値電圧の数分の一程度の電圧となって、MN54はサブスレッショルド領域で動作する。したがって、高温で指数関数的に増加する電流をMN54に流すことができる。
図10および図11を参照して、本実施の形態に係る発振回路300について説明する。
MP7とMP8、MP9、MP10の各々とのサイズ比に基づいて複製される。MP11、MP12、およびMP13は、各々MP8、MP9、およびMP10をオン・オフさせるスイッチとなっており、当該スイッチのゲートが各々トリミング信号vdd_trim<2>、vdd_trim<1>、およびvdd_trim<0>に接続されている。つまり、電流IR4に対するミラー比がトリミング信号vdd_trim<2:0>により選択されることにより、電流Dとして出力される。
3、4、6 トリミング回路
5、8 減算回路
7 VDD補正回路
9 クロック生成回路
21、25 2入力NAND
22、24、26〜28 インバータ
23 SRラッチ
50、50a 電流生成回路
100、200、300 発振回路
a、a2、an、an2 ノード
C0、C1 キャパシタ
MP Pチャネル型MOSトランジスタ
MN Nチャネル型MOSトランジスタ
R0〜R4 抵抗
Claims (9)
- 電流値の温度に対する依存性が第1の特性を示す第1の電流源と、
電流値の温度に対する依存性が第2の特性を示す第2の電流源と、
前記第1の電流源の電流を入力し前記第1の特性が所定の特性に変換された第1の電流を出力する第1の変換部と、
前記第2の電流源の電流を入力し前記第2の特性が前記所定の特性に変換された第2の電流を出力する第2の変換部と、
前記第1の電流および前記第2の電流を入力し前記第1の電流と前記第2の電流との差分である差電流を出力する減算部と、
前記差電流に基づいて第1の容量と第2の容量とを交互に充電および放電してクロック信号を生成するクロック生成部と、を含み、
前記第1の電流源および前記第2の電流源の少なくとも一方は、定電流回路と、該定電流回路が高温時に発生するリーク電流に相当する電流を発生させるとともに該発生させたリーク電流に相当する電流を前記定電流回路の電流に加算する電流補正回路と、前記加算された電流を所定の比率で複製する複製回路と、を含んで構成されるカレントミラー回路であり、
前記電流補正回路は、MOSトランジスタをサブスレッショルド領域で動作させることにより前記リーク電流に相当する電流を発生させ、該発生させた前記リーク電流に相当する電流を前記定電流回路の電流に加算する
発振回路。 - 前記第1の特性が第1の傾きを有する一次関数で表され、
前記第2の特性が第2の傾きを有する一次関数で表され、
前記第1の傾きおよび前記第2の傾きの符号がともに正である、
請求項1に記載の発振回路。 - 前記第1の変換部および前記第2の変換部の各々は、定電流回路と、前記定電流回路の電流を比率を異ならせて複製する複数の複製回路と、前記複数の複製回路の各々に接続され前記複製回路の導通、非導通を切り替えるスイッチと、を含んで構成されるカレントミラー回路である、
請求項1または請求項2に記載の発振回路。 - 前記減算部は、前記第1の電流が流れる信号線と前記第2の電流が流れる信号線とをワイヤード接続して構成した定電流回路および前記定電流回路に流れる電流を複製する複製回路を含んで構成されるカレントミラー回路である、
請求項1〜請求項3のいずれか1項に記載の発振回路。 - Pチャネル型MOSトランジスタとNチャネル型MOSトランジスタとが相補型に接続されるとともに、前記差電流が貫通して流れるように構成され、かつ出力に前記第1の容量が接続された第1のインバータ回路と、
Pチャネル型MOSトランジスタとNチャネル型MOSトランジスタとが相補型に接続されるとともに、前記差電流が貫通して流れるように構成され、かつ出力に前記第2の容量が接続された第2のインバータ回路と、
をさらに含む請求項1〜請求項4のいずれか1項に記載の発振回路。 - Pチャネル型MOSトランジスタとNチャネル型MOSトランジスタとが相補型に接続されるとともに、前記差電流が貫通して流れるように構成され、かつ入力に前記第1の容量が接続された第3のインバータ回路と、
Pチャネル型MOSトランジスタとNチャネル型MOSトランジスタとが相補型に接続されるとともに、前記差電流が貫通して流れるように構成され、かつ入力に前記第2の容量が接続された第4のインバータ回路と、をさらに含む
請求項1〜請求項5のいずれか1項に記載の発振回路。 - 電源の電圧変動を検知し検知した結果を検知電流として出力する検知部と、
前記差電流および前記検知電流を入力し前記差電流と前記検知電流との差分の電流を出力する第2の減算部と、をさらに含み、
前記クロック生成部は、前記差電流と前記検知電流との差分の電流に基づいて第1の容量および第2の容量を交互に充電および放電してクロック信号を生成する、
請求項1〜請求項6のいずれか1項に記載の発振回路。 - 電流値の温度に対する依存性が第1の特性を示す第1の電流源と、
電流値の温度に対する依存性が第2の特性を示す第2の電流源と、
前記第1の電流源の電流を入力し前記第1の特性が所定の特性に変換された第1の電流を出力する第1の変換部と、
前記第2の電流源の電流を入力し前記第2の特性が前記所定の特性に変換された第2の電流を出力する第2の変換部と、
前記第1の電流および前記第2の電流を入力し前記第1の電流と前記第2の電流との差分である差電流を出力する減算部と、を含み、
前記第1の電流源および前記第2の電流源の少なくとも一方は、定電流回路と、該定電流回路が高温時に発生するリーク電流に相当する電流を発生させるとともに該発生させたリーク電流に相当する電流を前記定電流回路の電流に加算する電流補正回路と、前記加算された電流を所定の比率で複製する複製回路と、を含んで構成されるカレントミラー回路であり、
前記電流補正回路は、MOSトランジスタをサブスレッショルド領域で動作させることにより前記リーク電流に相当する電流を発生させ、該発生させた前記リーク電流に相当する電流を前記定電流回路の電流に加算する
電流生成回路。 - 電流値の温度に対する依存性が第1の特性を示す第1の電流源の電流を第1の変換部に入力して前記第1の特性が所定の特性に変換された第1の電流を前記第1の変換部から出力させ、
電流値の温度に対する依存性が第2の特性を示す第2の電流源の電流を第2の変換部に入力して前記第2の特性が前記所定の特性に変換された第2の電流を前記第2の変換部から出力させ、
前記第1の電流および前記第2の電流を減算部に入力して前記第1の電流と前記第2の電流との差分である差電流を前記減算部から出力させ、
前記差電流に基づいて第1の容量と第2の容量とを交互に充電および放電してクロック信号を生成する、発振方法であって、
前記第1の電流源および前記第2の電流源の少なくとも一方は、定電流回路と、該定電流回路が高温時に発生するリーク電流に相当する電流を発生させるとともに該発生させたリーク電流に相当する電流を前記定電流回路の電流に加算する電流補正回路と、前記加算された電流を所定の比率で複製する複製回路と、を含んで構成されるカレントミラー回路であり、
前記電流補正回路は、MOSトランジスタをサブスレッショルド領域で動作させることにより前記リーク電流に相当する電流を発生させ、該発生させた前記リーク電流に相当する電流を前記定電流回路の電流に加算する
発振方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014098864A JP6371581B2 (ja) | 2014-05-12 | 2014-05-12 | 発振回路、電流生成回路および発振方法 |
US14/698,193 US9350292B2 (en) | 2014-05-12 | 2015-04-28 | Oscillation circuit, current generation circuit, and oscillation method |
CN201510237985.4A CN105099368B (zh) | 2014-05-12 | 2015-05-12 | 振荡电路、电流生成电路以及振荡方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014098864A JP6371581B2 (ja) | 2014-05-12 | 2014-05-12 | 発振回路、電流生成回路および発振方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015216536A JP2015216536A (ja) | 2015-12-03 |
JP6371581B2 true JP6371581B2 (ja) | 2018-08-08 |
Family
ID=54368694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014098864A Active JP6371581B2 (ja) | 2014-05-12 | 2014-05-12 | 発振回路、電流生成回路および発振方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9350292B2 (ja) |
JP (1) | JP6371581B2 (ja) |
CN (1) | CN105099368B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6407902B2 (ja) * | 2016-02-17 | 2018-10-17 | 株式会社東芝 | 発振回路 |
US10742197B2 (en) * | 2018-11-27 | 2020-08-11 | Stmicroelectronics Asia Pacific Pte Ltd | Temperature stable oscillator |
CN111313891B (zh) * | 2018-12-12 | 2023-08-08 | 上海川土微电子有限公司 | 一种环形压控振荡器 |
JP2021083054A (ja) * | 2019-11-22 | 2021-05-27 | エイブリック株式会社 | 発振回路 |
CN116414170B (zh) * | 2023-03-03 | 2023-10-10 | 西安航天民芯科技有限公司 | 一种零温度系数电流产生电路 |
CN117742440A (zh) * | 2024-02-19 | 2024-03-22 | 昱兆微电子科技(上海)有限公司 | 一种低功耗的基准电压源 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3569310B2 (ja) * | 1993-10-14 | 2004-09-22 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP3521320B2 (ja) * | 1995-06-23 | 2004-04-19 | Hoya株式会社 | 定電流回路 |
US6020792A (en) * | 1998-03-19 | 2000-02-01 | Microchip Technology Inc. | Precision relaxation oscillator integrated circuit with temperature compensation |
US6528980B1 (en) * | 2001-03-22 | 2003-03-04 | National Semiconductor Corporation | Method and system for multiple bias current generator circuits that start each other |
JP2005198199A (ja) * | 2004-01-09 | 2005-07-21 | Nec Electronics Corp | 発振回路及びその動作方法 |
US7116183B2 (en) * | 2004-02-05 | 2006-10-03 | Qualcomm Incorporated | Temperature compensated voltage controlled oscillator |
US7598822B2 (en) * | 2005-04-07 | 2009-10-06 | Texas Instruments Incorporated | Process, supply, and temperature insensitive integrated time reference circuit |
US7893777B2 (en) * | 2006-03-23 | 2011-02-22 | Panasonic Corporation | Voltage controlled oscillation circuit |
KR100744912B1 (ko) * | 2006-05-26 | 2007-08-01 | 삼성전기주식회사 | 자가조정 기능을 갖는 rc 발진기 |
JP4985035B2 (ja) | 2007-03-30 | 2012-07-25 | 富士通セミコンダクター株式会社 | 発振回路 |
JP2009093483A (ja) * | 2007-10-10 | 2009-04-30 | Kobe Univ | 温度補償バイアス回路 |
JP4837111B2 (ja) * | 2009-03-02 | 2011-12-14 | 株式会社半導体理工学研究センター | 基準電流源回路 |
JP2011135349A (ja) | 2009-12-24 | 2011-07-07 | Fujitsu Semiconductor Ltd | 発振装置 |
JP5451541B2 (ja) * | 2010-06-28 | 2014-03-26 | スパンション エルエルシー | 発振回路 |
ITTO20110254A1 (it) * | 2011-03-24 | 2012-09-25 | Onetastic S R L | Metodo e sistema per controllare e stabilizzare la frequenza di un segnale generato da un oscillatore di tipo controllabile |
WO2013137867A1 (en) * | 2012-03-13 | 2013-09-19 | Intel Corporation | Temperature compensation for oscillator |
-
2014
- 2014-05-12 JP JP2014098864A patent/JP6371581B2/ja active Active
-
2015
- 2015-04-28 US US14/698,193 patent/US9350292B2/en not_active Expired - Fee Related
- 2015-05-12 CN CN201510237985.4A patent/CN105099368B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9350292B2 (en) | 2016-05-24 |
CN105099368A (zh) | 2015-11-25 |
CN105099368B (zh) | 2021-08-03 |
US20150326179A1 (en) | 2015-11-12 |
JP2015216536A (ja) | 2015-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6371581B2 (ja) | 発振回路、電流生成回路および発振方法 | |
JP5323142B2 (ja) | 基準電流源回路 | |
US9300247B2 (en) | RC oscillator with additional inverter in series with capacitor | |
US8836413B2 (en) | Low-power resistor-less voltage reference circuit | |
US9112513B2 (en) | Calibrating temperature coefficients for integrated circuits | |
CN106712754B (zh) | 用于mos的自适应本体偏置的动态阈值发生器 | |
CN110719102A (zh) | 振荡电路及时钟电路 | |
Nagulapalli et al. | A novel current reference in 45nm cmos technology | |
JP2009141393A (ja) | 電圧電流変換回路、及び電圧制御発振回路 | |
JP5515708B2 (ja) | バイアス回路及びそれを有する増幅回路 | |
JP7189456B2 (ja) | 電圧制御発振器およびそれを用いたpll回路 | |
Osaki et al. | Nano-ampere CMOS current reference with little temperature dependence using small offset voltage | |
JP2013214915A (ja) | 発振装置、半導体装置、及び発振装置の動作方法 | |
Jorge et al. | A 1-V PTAT current reference circuit with 0.05%/V current sensitivity to VDD | |
CN211352180U (zh) | 振荡电路及时钟电路 | |
KR100832887B1 (ko) | Cmos 소자로만 구성된 온도 보상 기능을 갖춘 기준전류 생성기 | |
JP2011065208A (ja) | 定電流発生回路および該定電流発生回路を用いた半導体装置ならびに電子機器 | |
Babu et al. | A floating gate MOSFET based current reference with subtraction technique | |
US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device | |
JP5361922B2 (ja) | 電流源回路のための電流補正回路 | |
JP2011188361A (ja) | パワーオンリセット回路 | |
KR102485209B1 (ko) | 반도체 장치 | |
JP2019161379A (ja) | 発振回路 | |
US9276584B2 (en) | Compensated oscillator | |
CN212726944U (zh) | 一种环形振荡器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6371581 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |