JP2021083054A

JP2021083054A - 発振回路

Info

Publication number: JP2021083054A
Application number: JP2019211617A
Authority: JP
Inventors: 稔佐野; Minoru Sano
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2019-11-22
Filing date: 2019-11-22
Publication date: 2021-05-27
Also published as: CN112838844A; US11290057B2; US20210159853A1

Abstract

【課題】従来の弛張型発振回路は、バンドギャップリファレンス回路、および電圧—電流変換回路が必要であり、少なくともオペアンプが３個必要となる。従って、従来の弛張型発振回路は、消費電力が大きく、低消費電力が必要な機器では用いられない。【解決手段】第１と第２の電流源回路と、抵抗器と、第１と第２の容量と、第１と第２の比較回路と、ＲＳラッチを備え、ＲＳラッチの出力の値により第２の電流源回路の出力電流を、第１の容量または第２の容量に入力し、第１の電流源回路の出力電流と抵抗器の抵抗値で決まる基準電圧と、第１の容量の電圧とを、第１の比較回路に入力し、基準電圧と、第２の容量の電圧とを、第２の比較回路に入力し、第１の比較回路の出力と第２の比較回路の出力を、ＲＳラッチに入力する発振回路とした。【選択図】図１

Description

本発明は発振回路に関する。

従来、水晶振動子を用いない発振回路として、弛張型発振回路が知られている。図９に示す弛張型発振回路８０１は、抵抗ＲＶ、容量Ｃ１、Ｃ２、インバータＩＮＶ１、ＩＮＶ２、比較回路ＣＯＭＰを有するＣＲ発振回路８０２と、バンドギャップリファレンス回路８０３と、電圧電流変換回路８０４と、から構成されている。この弛張型発振回路の発振周波数は、インバータＩＮＶ１の出力に接続された抵抗ＲＶを経て充電される容量Ｃ１、Ｃ２の電圧を、比較回路ＣＯＭＰで基準電圧Ｖｒｅｆと比較することで決定される。

バンドギャップリファレンス回路８０３は、温度に依存しない基準電圧を、電圧電流変換回路８０４へ出力する。電圧電流変換回路８０４は、バンドギャップリファレンス回路８０３の出力する電圧を電流に変換して比較回路ＣＯＭＰにバイアス電流を供給する。比較回路ＣＯＭＰは、供給されるバイアス電流量に応じて、比較回路ＣＯＭＰの応答速度が制御される。

特開２０１３−００５１０９号公報

図９に示す弛張型発振回路は、バンドギャップリファレンス回路、および電圧―電流変換回路が必要であり、少なくともオペアンプが３個必要となる。従って、図９に示す弛張型発振回路は、消費電力が大きく、低消費電力が必要な機器では用いられない。本発明は、低消費電力の発振回路を提供することを目的とする。

第１と第２の電流源回路と、抵抗器と、第１と第２の容量と、第１と第２の比較回路と、ＲＳラッチを備え、第２の電流源回路を、ＲＳラッチの出力によって第１の容量または第２の容量に接続し、第１の電流源回路と抵抗器で決まる基準電圧と、第１の容量の電圧とを第１の比較回路に入力し、基準電圧と第２の容量の電圧を第２の比較回路に入力し、第１の比較回路と第２の比較回路の出力をＲＳラッチに接続する発振回路とした。

本発明の発振回路によれば、回路規模が小さくなり、低消費電力の発振回路とすることができる。

本発明の第１の実施形態の発振回路の回路図である。本発明の第１の実施形態の第１の電流源回路の回路図である。本発明の第１の実施形態の起動回路の動作を説明するタイミングチャートである。本発明の第１の実施形態の第２の電流源回路の回路図である。本発明の第１の実施形態の比較回路の回路図である。本発明の第１の実施形態の全体の動作を説明するタイミングチャートである。本発明の第２の実施形態の第１の電流源回路の回路図である。本発明の第２の実施形態の第２の電流源回路の回路図である。従来の発振回路の回路図である。

（第１実施形態）
図１は、本発明の第１の実施形態の発振回路の回路図を示す。本実施形態の発振回路１は、イネーブル信号入力端子ＥＮＩＮＰと、出力端子ＯＳＣＯＵＴと、スイッチ１０〜１５と、インバータ２０、２１と、３入力ＮＡＮＤ回路２２と、抵抗器２５と、容量３０、３１と、ＲＳラッチ４０と、電流源回路１００、２００と、比較回路３００、４００と、を備えている。ここで、スイッチ１０〜１５は、制御端子にＨｉｇｈレベルが入力されたときオン（接続状態）し、Ｌｏｗレベルが入力されたときオフ（切断状態）する。電流源回路１００、２００は、電源端子と、出力端子ＩＯＵＴと、イネーブル信号入力端子ＥＮＩＮと、スタートアップ信号出力端子ＳＴＵＰを有する。比較回路３００、４００は非反転入力端子ＩＮＰと、反転入力端子ＩＮＮと、出力端子ＯＵＴと、イネーブル信号入力端子ＥＮを有する。ＲＳラッチ４０は、２入力ＮＡＮＤ回路２３と３入力ＮＡＮＤ回路２４を有し、３つの入力端子Ｔａ１、Ｔａ２、Ｔａ３と１つの出力端子Ｔａ４を有する。なお、電源ＶＤＤと電源ＧＮＤについては、一部接続の説明を省略している。

電流源回路１００の電源端子は電源ＶＤＤに接続され、出力端子ＩＯＵＴは、抵抗器２５を介して電源ＧＮＤに接続される。電流源回路２００の電源端子は電源ＶＤＤに接続され、出力端子ＩＯＵＴは、スイッチ１４と容量３０を介して電源ＧＮＤに接続され、かつスイッチ１５と容量３１を介して電源ＧＮＤに接続される。

比較回路３００の非反転入力端子ＩＮＰは、電流源回路１００の出力端子ＩＯＵＴと接続され、反転入力端子ＩＮＮは、スイッチ１４と容量３０の中間の接続点Ｐ１に接続される。比較回路３００は、反転入力端子ＩＮＮに入力される電圧が非反転入力端子ＩＮＰに入力される電圧より大きいとき、出力端子ＯＵＴからＬｏｗレベルの電圧を出力する。非反転入力端子ＩＮＰに入力される電圧が反転入力端子ＩＮＮに入力される電圧より大きいとき、出力端子ＯＵＴからＨｉｇｈレベルの電圧を出力する。

比較回路４００の非反転入力端子ＩＮＰは、電流源回路１００の出力端子ＩＯＵＴに接続され、反転入力端子ＩＮＮは、スイッチ１５と容量３１の中間の接続点Ｐ２に接続される。比較回路４００は、比較回路３００と同様に、反転入力端子ＩＮＮに入力される電圧が非反転入力端子ＩＮＰに入力される電圧より大きいとき、出力端子ＯＵＴからＬｏｗレベルの電圧を出力する。非反転入力端子ＩＮＰに入力される電圧が反転入力端子ＩＮＮに入力される電圧より大きいとき、出力端子ＯＵＴからＨｉｇｈレベルの電圧を出力する。

比較回路３００の出力端子ＯＵＴはＲＳラッチ４０の第１の入力端子に接続される。比較回路４００の出力端子ＯＵＴはＲＳラッチ４０の第２の入力端子に接続される。ＲＳラッチ４０の出力端子は、スイッチ１２の制御端子と、スイッチ１４の制御端子と、インバータ２１の入力端子に接続され、インバータ２１の出力端子は、スイッチ１０の制御端子と、スイッチ１５の制御端子と、出力端子ＯＳＣＯＵＴに接続される。

ＲＳラッチ４０の内部接続を説明する。ＲＳラッチ４０の第１の入力端子Ｔａ１は、２入力ＮＡＮＤ回路２３の第１の入力端子に接続される。２入力ＮＡＮＤ回路２３の出力端子は、３入力ＮＡＮＤ回路２４の第１の入力端子に接続される。ＲＳラッチ４０の第２の入力端子Ｔａ２は、３入力ＮＡＮＤ回路２４の第２の入力端子に接続される。３入力ＮＡＮＤ回路２４の出力端子は、２入力ＮＡＮＤ回路２３の第２の入力端子と、ＲＳラッチ４０の出力端子Ｔａ４に接続される。ＲＳラッチ４０の第３の入力端子Ｔａ３は３入力ＮＡＮＤ回路２４の第３の入力端子に接続される。

スイッチ１０〜１３の接続を説明する。スイッチ１０とスイッチ１１の第１端子は、容量３０の第１端子に接続され、スイッチ１０とスイッチ１１の第２端子は、容量３０の第２端子に接続される。容量３０の第２端子は、電源ＧＮＤに接続される。スイッチ１２とスイッチ１３の第１端子は、容量３１の第１端子に接続され、スイッチ１２とスイッチ１３の第２端子は、容量３１の第２端子に接続される。容量３１の第２端子は、電源ＧＮＤに接続される。

イネーブル信号入力端子ＥＮＩＮＰは、電流源回路１００のイネーブル信号入力端子ＥＮＩＮと、電流源回路２００のイネーブル信号入力端子ＥＮＩＮと、３入力ＮＡＮＤ回路２２の第１の入力端子に接続される。電流源回路１００のスタートアップ信号出力端子ＳＴＵＰ端子は、３入力ＮＡＮＤ回路２２の第２の入力端子に接続される。電流源回路２００のスタートアップ信号出力端子ＳＴＵＰ端子は、３入力ＮＡＮＤ回路２２の第３の入力端子に接続される。３入力ＮＡＮＤ回路２２の出力端子は、接続点Ｐ０を介して、スイッチ１１の制御端子と、スイッチ１３の制御端子と、インバータ２０の入力端子に接続される。インバータ２０の出力端子は、ＲＳラッチ４０の第３の入力端子と、比較回路３００のＥＮ入力端子と、比較回路４００のＥＮ入力端子に接続される。

図２は、本実施形態の電流源回路１００の回路図を示す。本実施形態の電流源回路１００は、イネーブル信号入力端子ＥＮＩＮと、出力端子ＩＯＵＴと、スタートアップ信号出力端子ＳＴＵＰと、Ｐチャネル型ＭＯＳトランジスタＭＰ１００、ＭＰ１０１、ＭＰ１０２（以下ＰＭＯＳトランジスタと記す）と、Ｎチャネル型ＭＯＳトランジスタＭＮ１００、ＭＮ１０１（以下ＮＭＯＳトランジスタと記す）と、スイッチ１０１、１０２と、インバータ１０３と、抵抗Ｒ１０４と、起動回路１１０とを備えている。電流源回路１００は、トランジスタMN１００、MN１０１が弱反転領域で動作するワイドラー電流源回路で構成される。抵抗R１０４は、トランジスタMN１００、MN１０１が弱反転領域で動作するように、大きな抵抗値が設定される。

スイッチ１０１、１０２は、制御端子にＨｉｇｈレベルが入力されたときオンし、Ｌｏｗレベルが入力されたときオフする。本実施形態のスイッチは、ＰＭＯＳトランジスタ、またはＮＭＯＳトランジスタで構成することができる。制御端子に印加される制御信号とオン、オフとの対応関係は、制御端子に印加される信号をインバータで反転することで調整できる。

起動回路１１０は、１つの入力端子Ｔａ１０と、２つの出力端子Ｔａ１１、Ｔａ１２と、ＰＭＯＳトランジスタＭＰ１１０、ＭＰ１１１と、インバータ１１４、１１５、１１６と、スイッチ１１１、１１２と、容量１１３とを備えている。スイッチ１１１、１１２は、制御端子にＨｉｇｈレベルが入力されたときオンし、Ｌｏｗレベルが入力されたときオフする。

電流源回路１００の接続について説明する。イネーブル信号入力端子ＥＮＩＮは、起動回路１１０の入力端子Ｔａ１０とインバータ１０３の入力に接続される。インバータ１０３の出力は、スイッチ１０１の制御端子とスイッチ１０２の制御端子に接続される。ＰＭＯＳトランジスタＭＰ１００のソース端子は電源VDDに接続され、ドレイン端子はＮＭＯＳトランジスタＭＮ１００のドレイン端子とゲート端子と起動回路の第１の出力端子Ｔａ１１とＮＭＯＳトランジスタＭＮ１０１のゲート端子とスイッチ１０１の第１端子に接続され、ゲート端子はＰＭＯＳトランジスタＭＰ１０１のゲート端子とドレイン端子とＮＭＯＳトランジスタＭＮ１０１のドレイン端子とＰＭＯＳトランジスタＭＰ１０２のゲート端子とスイッチ１０２の第２端子に接続される。ＮＭＯＳトランジスタＭＮ１００のソース端子は電源ＧＮＤに接続される。ＰＭＯＳトランジスタＭＰ１０１のソース端子は電源VDDに接続される。ＮＭＯＳトランジスタＭＮ１０１のソース端子は抵抗１０４を介して電源ＧＮＤに接続される。ＰＭＯＳトランジスタＭＰ１０２のソース端子は電源VDDに接続され、ドレイン端子は出力端子ＩＯＵＴに接続される。スイッチ１０１の第２端子は電源ＧＮＤに接続される。スイッチ１０２の第１端子は電源VDDに接続される。

起動回路１１０の接続を説明する。起動回路１１０の入力端子Ｔａ１０は、インバータ１１４の入力端子とスイッチ１１２の制御端子に接続される。インバータ１１４の出力は、接続点Ｐ１１を介してＰＭＯＳトランジスタＭＰ１１０のゲート端子とスイッチ１１１の制御端子に接続される。ＰＭＯＳトランジスタＭＰ１１０のソース端子は電源VDDに接続され、ドレイン端子は、接続点Ｐ１２を介してＰＭＯＳトランジスタＭＰ１１１のゲート端子とインバータ１１５の入力端子と容量１１３の第１端子とスイッチ１１１の第１端子に接続される。ＰＭＯＳトランジスタＭＰ１１１のソース端子はスイッチ１１２の第２端子に接続され、ドレイン端子は第１の出力端子Ｔａ１１に接続される。インバータ１１５の出力はインバータ１１６の入力に接続される。インバータ１１６の出力は、第２の出力端子Ｔａ１２を介して、スタートアップ信号出力端子ＳＴＵＰに接続される。容量１１３の第２端子は、電源ＧＮＤに接続される。スイッチ１１２の第１端子は電源VDDに接続される。スイッチ１１１の第２端子は電源ＧＮＤに接続される。

図３は、起動回路１１０と起動回路２１０の動作を示すタイミングチャートである。図３は、横軸に時間を、縦軸に起動回路の各部の信号レベルを表示している。図３の上側半分が、起動回路１１０の動作を示し、下側半分が起動回路２１０の動作を示すタイミングチャートである。

図３を用いて起動回路１１０の動作を説明する。起動回路１１０の入力端子Ｔａ１０にＬｏｗレベルの信号が入力されている状態（図３のＴ０）では、接続点Ｐ１１がＨｉｇｈレベルとなり、スイッチ１１１がオン状態、スイッチ１１２がオフ状態、ＰＭＯＳトランジスタＭＰ１１０がオフ状態となっている。容量１１３は、スイッチ１１１によって両端が短絡され、接続点Ｐ１２が電源ＧＮＤレベルの電圧になる。ＰＭＯＳトランジスタＭＰ１１１はオン状態であるが、スイッチ１１２がオフ状態なので、第１の出力端子Ｔａ１１は電圧を出力しない。第２の出力端子Ｔａ１２は、Ｌｏｗレベルの信号を出力する。

起動回路１１０の入力端子Ｔａ１０にＨｉｇｈレベルの信号が入力された状態（図３のＴ１）では、接続点Ｐ１１がＬｏｗレベルとなり、スイッチ１１１がオフ状態、スイッチ１１２がオン状態、ＰＭＯＳトランジスタＭＰ１１０がオン状態となっている。容量１１３は、ＰＭＯＳトランジスタＭＰ１１０からの電流で充電され、接続点Ｐ１２の電圧が電源ＧＮＤレベルから上昇していく。接続点Ｐ１２の電位が、ＰＭＯＳトランジスタＭＰ１１１の閾値電圧Ｖｔｈ（ＭＰ１１１）を超えると、ＰＭＯＳトランジスタＭＰ１１１はオフ状態となり、スイッチ１１２からの電位を起動回路１１０の第１の出力端子Ｔａ１１から起動信号として出力する。第２の出力端子Ｔａ１２は、Ｈｉｇｈレベルの信号をスタートアップ信号として出力する。

図４は、本実施形態の電流源回路２００の回路図を示す。起動回路２１０の容量２１３の容量値以外は電流源回路１００と同じくトランジスタMN２００、MN２０１が弱反転領域で動作するワイドラー電流源回路で構成されるので説明を省略する。電流源回路１００と電流源回路２００は、前記容量値以外の回路構成を同一にしてあるので、温度変化に対する出力電流の変化が同一になる。電流源回路２００の容量２１３の容量値は、電流源回路１００の容量１１３の容量値より大きな容量値とする。

図３を用いて起動回路２１０の動作を説明する。起動回路２１０は、容量２１３の容量値以外は起動回路１１０と同じであるので、起動回路１１０と同様の動作をする。容量２１３の容量値が容量１１３の容量値より大きく設定されているので、容量２１３が充電されてPMOSトランジスタMP２１１の閾値電圧Ｖｔｈ（２１１）を超え、起動信号が第１の出力端子Ｔａ２１から出力されるまでの時間（Ｔ１〜Ｔ２）は、容量１１３が充電されてPMOSトランジスタMP１１１の閾値電圧Ｖｔｈ（１１１）を超え、起動信号が起動回路１１０の第１の出力端子Ｔａ１１から出力されるまでの時間（Ｔ１〜Ｔ１５）より大きい。また、インバータ２１５の閾値電圧（ここでは図示しない）を超え、スタートアップ信号が第２の出力端子Ｔａ２２から出力されるまでの時間は、インバータ１１５の閾値電圧（ここでは図示しない）を超え、スタートアップ信号が起動回路１１０の第２の出力端子Ｔａ１２から出力されるまでの時間より大きい。

図５は、本実施形態の比較回路３００の回路図を示す。比較回路３００は、非反転入力端子ＩＮＰと、反転入力端子ＩＮＮとイネーブル信号入力端子ＥＮと、出力端子ＯＵＴと、ＰＭＯＳトランジスタＭＰ３００、ＭＰ３０１と、ＮＭＯＳトランジスタＭＮ３００、ＭＮ３０１、ＭＮ３０２と、インバータ３０５、３０６、３０７と、電流源回路Ｉ３００、Ｉ３０１と、スイッチ３０１、３０２、３０３、３０４を備えている。スイッチ３０１〜３０４は、制御端子にＨｉｇｈレベルが入力されたときオンし、Ｌｏｗレベルが入力されたときオフする。

比較回路３００の接続について説明する。非反転入力端子ＩＮＰは、ＰＭＯＳトランジスタＭＰ３００のゲート端子に接続される。反転入力端子ＩＮＮは、ＰＭＯＳトランジスタＭＰ３０１のゲート端子に接続される。電流源回路Ｉ３００の第１端子は電源VDDに接続され、第２端子はスイッチ３０３の第１端子に接続される。スイッチ３０３の第２端子は、ＰＭＯＳトランジスタＭＰ３００のソース端子とＰＭＯＳトランジスタＭＰ３０１のソース端子に接続される。ＰＭＯＳトランジスタＭＰ３００のドレイン端子は、ＮＭＯＳトランジスタＭＮ３００のドレイン端子とゲート端子とＮＭＯＳトランジスタＭＮ３０１のゲート端子とスイッチ３０１の第１端子に接続される。ＰＭＯＳトランジスタＭＰ３０１のドレイン端子は、ＮＭＯＳトランジスタＭＮ３０１のドレイン端子とＮＭＯＳトランジスタＭＮ３０２のゲート端子とスイッチ３０２の第１端子に接続される。

電流源回路Ｉ３０１の第１端子は電源VDDに接続され、第２端子はＮＭＯＳトランジスタ３０２のドレインとインバータ３０６の入力端子とスイッチ３０４の第２端子に接続される。スイッチ３０４の第１端子は電源VDDに接続される。インバータ３０６の出力端子はインバータ３０７の入力端子に接続される。インバータ３０７の出力端子は、出力端子ＯＵＴに接続される。ＮＭＯＳトランジスタＭＮ３００のソース端子と、ＮＭＯＳトランジスタＭＮ３０１のソース端子と、ＮＭＯＳトランジスタ３０２のソース端子と、スイッチ３０１の第２端子と、スイッチ３０２の第２端子は、電源ＧＮＤに接続される。

イネーブル信号入力端子ＥＮは、スイッチ３０３の制御端子と、インバータ３０５の入力端子に接続される。インバータ３０５の出力端子は、スイッチ３０１の制御端子と、スイッチ３０２の制御端子と、スイッチ３０４の制御端子と、に接続される

比較回路３００は、イネーブル信号入力端子ＥＮにＬｏｗレベルの信号が入力されると、出力端子ＯＵＴからＨｉｇｈレベルの信号を出力し、イネーブル信号入力端子ＥＮにＨｉｇｈレベルの信号が入力されると、非反転入力端子ＩＮＰと反転入力端子ＩＮＮに入力される信号に応じて、出力端子ＯＵＴからＨｉｇｈレベルまたはＬｏｗレベルの信号を出力する比較回路として動作する。

比較回路４００は、比較回路３００と同一の構成であるので、説明を省略する。

図１と図６を参照して、本実施形態の発振回路１の動作を説明する。図６は、横軸に時間を、縦軸に各信号の信号レベルを表示している。

＜ＥＮＩＮＰ＝Ｌｏｗのとき＞
イネーブル信号入力端子ＥＮＩＮＰにＬｏｗレベルの信号が入力されている状態（図６のＴ０）では、電流源回路１００、２００は、スタートアップ信号出力端子ＳＴＵＰからＬｏｗレベルの信号を出力し、３入力ＮＡＮＤ回路２２の入力端子にＬｏｗレベルの信号が入力される。３入力ＮＡＮＤ回路２２は、出力端子からＨｉｇｈレベルの信号が出力し、接続点Ｐ０はＨｉｇｈレベルとなる。スイッチ１１、１３がオンになり、比較回路３００、４００のイネーブル信号入力端子ＥＮとＲＳラッチ４０の第３の入力端子Ｔａ３にＬｏｗレベルの信号が入力される。比較回路３００、４００は、出力端子ＯＵＴからＨｉｇｈレベルの信号が出力し、ＲＳラッチ４０の第１の入力端子Ｔａ１と第２の入力端子Ｔａ２にＨｉｇｈレベルの信号が入力される。

ＲＳラッチ４０は、第３の入力端子Ｔａ３にＬｏｗレベルの信号が入力されるので、出力端子Ｔａ４からＨｉｇｈレベルの信号が出力する。発振回路１は、ＯＳＣＯＵＴからＬｏｗレベルの信号を出力する。また、スイッチ１２、１４がオンし、スイッチ１３、１５がオフとなる。

＜ＥＮＩＮＰ＝Ｈｉｇｈのとき＞
次に、イネーブル信号入力端子ＥＮＩＮＰにＨｉｇｈレベルの信号が入力された場合の動作を説明する。時間Ｔ１において、本実施形態の発振回路１は、イネーブル信号入力端子ＥＮＩＮＰにＨｉｇｈレベルの信号が入力される。電流源回路１００内の起動回路１１０の容量１１３は、電流源回路２００内の起動回路２１０の容量２１３より小さいため、時間Ｔ１とＴ２の間で、最初に、電流源回路１００の出力端子ＩＯＵＴから電流が出力され、電流源回路１００のスタートアップ信号出力端子ＳＴＵＰからＨｉｇｈレベルの信号が出力される。

電流源回路１００の出力端子ＩＯＵＴは、抵抗器２５を介して電源ＧＮＤに接続されているので、電流源回路１００の出力する電流値と抵抗器２５で決定される電圧が抵抗器２５の両端に現れる。この抵抗器２５の両端の電圧は基準電圧Ｖｒｅｆとして、比較回路３００、４００の非反転入力端子ＩＮＰに入力される。

基準電圧Ｖｒｅｆは、抵抗器２５と電流源回路１００の抵抗１０４が同じ材質の抵抗で構成されていれば、ＮＭＯＳトランジスタＭＮ１００とＮＭＯＳトランジスタＭＮ１０１の大きさ比のみで決定され、基準電圧Ｖｒｅｆは温度に対して１次の比例関係を示す。

次に電流源回路２００の起動回路２１０において、容量２１３の第１端子の電圧が所定の電圧を超え、電流源回路２００の出力端子ＩＯＵＴから電流が出力され、電流源回路２００のスタートアップ信号出力端子ＳＴＵＰからＨｉｇｈレベルの信号が出力される（時間Ｔ２）。

時間Ｔ２において、３入力ＮＡＮＤ回路２２の入力端子に入力される信号がすべてＬｏｗレベルの信号となり、接続点Ｐ０の信号がＨｉｇｈレベルの信号からＬｏｗレベルの信号へ変わり、スイッチ１１、１３がオフとなる。また、接続点Ｐ０の信号は、インバータ２０で反転される。比較回路３００、４００のイネーブル信号入力端子ＥＮに入力される信号が、ＬｏｗレベルからＨｉｇｈレベルの信号に変わり、比較回路３００、４００の出力端子ＯＵＴからＨｉｇｈレベルの信号が出力される。

ＲＳラッチ４０の２入力ＮＡＮＤ回路２３は、２つの入力端子にＨｉｇｈレベルの信号が入力され、Ｌｏｗレベルの信号が出力される。ＲＳラッチ４０の３入力ＮＡＮＤ回路２４は、第１の入力端子に２入力ＮＡＮＤ回路２３の出力からＬｏｗレベルの信号が入力される。ＲＳラッチ４０の出力端子Ｔａ４の出力は、Ｈｉｇｈレベルの出力信号を維持する。発振回路１の出力端子ＯＳＣＯＵＴは、Ｌｏｗレベルの信号の出力を維持する。

スイッチ１４がオンし、スイッチ１０、１１がオフであるので、容量３０は電流源回路２００の電流で充電され、接続点Ｐ１の電圧が上昇を開始する。接続点Ｐ１の電圧が、基準電圧Ｖｒｅｆを超えると（時間Ｔ３）、比較回路３００は、出力端子ＯＵＴの信号をＨｉｇｈレベルからＬｏｗレベルへ変化させる。ＲＳラッチ４０の第１入力端子Ｔａ１の信号がＬｏｗレベルからＨｉｇｈレベルへ変化する。ＲＳラッチ４０の出力端子Ｔａ４の出力は、Ｈｉｇｈレベルの出力信号からＬｏｗレベルの出力信号へ変化する。発振回路１の出力端子ＯＳＣＯＵＴは、Ｌｏｗレベルの信号出力からＨｉｇｈレベルの信号出力へ変化する。

ＲＳラッチ４０の出力信号の変化によって、スイッチ１２、１４はオフし、スイッチ１３、１５はオンとなる。容量３０の接続点Ｐ１の電圧はゼロになり、比較回路３００の出力は、Ｈｉｇｈレベルの信号になる（時間Ｔ４）。

容量３１は、電流源回路２００の電流で充電され、接続点Ｐ２の電圧が上昇を開始する。接続点Ｐ２の電圧が、基準電圧Ｖｒｅｆを超えると（時間Ｔ５）、比較回路４００は、出力端子ＯＵＴの信号をＨｉｇｈレベルからＬｏｗレベルへ変化させる。ＲＳラッチ４０の第２の入力端子Ｔａ２の信号がＨｉｇｈレベルからＬｏｗレベルへ変化する。ＲＳラッチ４０の出力端子Ｔａ４の出力は、Ｌｏｗレベルの出力信号からＨｉｇｈレベルの出力信号へ変化する。発振回路１の出力端子ＯＳＣＯＵＴは、Ｈｉｇｈレベルの信号出力からＬｏｗレベルの信号出力へ変化する。

ＲＳラッチ４０の出力信号の変化によって、スイッチ１２、１４はオンし、スイッチ１３、１５はオフとなる。接続点Ｐ２の電圧はゼロになり、比較回路４００の出力は、Ｈｉｇｈレベルの信号になる（時間Ｔ６）。容量３０は、電流源回路２００の電流で充電され、接続点Ｐ１の電圧が上昇を開始する。この状態は、先に説明した時間Ｔ２の状態と同じである。本実施形態の発振回路は、時間Ｔ２の状態から時間Ｔ６の状態を繰り返して発振動作を行う。

ここで、電流源回路１００と電流源回路２００は、ワイドラー電流源回路である。一般にワイドラー電流源回路は、安定動作点が２つあることが知られている。安定動作点の１つは、出力電流がゼロとなる点であり、もう１つの安定動作点は、所望の出力電流が得られる点である。

本実施形態では、電流源回路１００、２００で出力電流ゼロとなる点が、安定動作点となることを避けるため、起動回路１１０、２１０を設けてある。

ここで電流源回路１００が起動するより前に電流源回路２００が起動して容量へ充電を開始すると、比較回路の非反転入力端子の入力電圧が、反転入力端子の電圧よりも高くなる場合がある。この場合、比較回路の出力端子の電圧は、Ｈｉｇｈレベルのままとなり、比較回路の出力端子の電圧が反転せず発振動作を開始しない。

本実施形態は、確実に発振動作を開始させるため、電流源回路１００の起動が電流源回路２００の起動より前となるように、起動回路２１０の容量２１３の容量値を起動回路１１０の容量１１３の容量値より大きくなるように設定してある。

本実施形態の発振回路によれば、回路規模が小さく、消費電力の小さい発振回路を得ることができる。
（第２実施形態）
図７は、本発明の第２の実施形態の発振回路の電流源回路１００ａの回路図であり、図８は、本発明の第２の実施形態の発振回路の電流源回路２００ａの回路図である。

図７の電流源回路１００ａと図２の電流源回路１００との相違点は、抵抗１０４ａがＮＭＯＳトランジスタＭＮ１００のドレイン端子とゲート端子間に接続され、ＮＭＯＳトランジスタＭＮ１０１のゲート端子がＮＭＯＳトランジスタＭＮ１００のドレイン端子と接続されている点である。

図２の電流源回路１００で生成する電流は、ＮＭＯＳトランジスタＭＮ１０１の基板バイアス効果の影響を受ける。これは、ＮＭＯＳトランジスタＭＮ１０１のソース端子と電源ＧＮＤとの間に抵抗１０４があることで、抵抗１０４に流れる電流によってソース端子の電圧よりバックゲートの電圧が、より低くなるためである。ＮＭＯＳトランジスタＭＮ１００とＮＭＯＳトランジスタＭＮ１０１の閾値電圧Ｖｔｈは、ＮＭＯＳトランジスタＭＮ１０１の基板バイアス効果の影響で完全に等しくならない。

図７の電流源回路１００ａは、ＮＭＯＳトランジスタＭＮ１０１に基板バイアス効果が発生しない構成であり、ＮＭＯＳトランジスタＭＮ１００とＮＭＯＳトランジスタＭＮ１０１の閾値電圧を相殺することが可能である。本実施形態の発振回路の温度による影響を削減することが期待できる。

図８の電流源回路２００ａと図７の電流源回路１００ａの差異は、図４の電流源回路２００と図２の電流源回路１００の差異と同様であるので、説明を省略する。

以上、本実施形態の発振回路によれば、回路規模が小さく消費電力も小さな発振回路が得られる。

１、発振回路
２５、抵抗器
３０、３１、容量
４０、ＲＳラッチ
１００、１００ａ、２００、２００ａ、電流源回路
１１０、２１０、起動回路
３００、４００、比較回路
ＥＮＩＮ、イネーブル信号入力端子

Claims

第１と第２の電流源回路と、抵抗器と、第１と第２の容量と、第１と第２の比較回路と、ＲＳラッチを備え、
前記ＲＳラッチの出力の値により、前記第２の電流源回路の出力電流を、前記第１の容量または前記第２の容量に入力し、
前記第１の電流源回路の出力電流と前記抵抗器の抵抗値で決まる基準電圧と、前記第１の容量の電圧とを、前記第１の比較回路に入力し、
前記基準電圧と、前記第２の容量の電圧とを、前記第２の比較回路に入力し、
前記第１の比較回路の出力と前記第２の比較回路の出力を、前記ＲＳラッチに入力することを特徴とする発振回路。
前記第１の電流源回路と前記第２の電流源回路は、温度変化に対する出力電流の変化が同一であることを特徴とする請求項１記載の発振回路。
前記第１の電流源回路と前記第２の電流源回路は、弱反転領域で動作するトランジスタを有するワイドラー電流源を備えることを特徴とする請求項２記載の発振回路。
前記第１の電流源回路と前記第２の電流源回路は、イネーブル信号入力端子と起動回路を有することを特徴とする請求項１記載の発振回路。
前記第１の電流源回路の起動回路の起動信号は、前記第２の電流源回路の起動回路が起動信号を出力する前に出力されることを特徴とする請求項４に記載の発振回路。