JP2013005109A - 発振回路 - Google Patents

Abstract

【課題】高精度発振が必要な場合には発振周波数の温度依存性を低減して高精度発振を可能とすると共に、高精度発振が不要な場合には発振回路の消費電流を低減することができる発振回路を提供する。
【解決手段】発振回路は、温度依存性が調整された出力電圧を出力するバンドギャップ回路と、第１の可変抵抗を備え、バンドギャップ回路から出力された出力電圧を第１の可変抵抗の抵抗値に応じた出力電流に変換し、変換された出力電流に基づいてバイアス電流を出力する電圧−電流変換回路と、第２の可変抵抗、容量及び比較部を備え、第２の可変抵抗の抵抗値と容量の容量値とに基づく発振周波数で発振すると共に、比較部が電圧−電流変換回路から入力されたバイアス電流の電流値に応じて動作するＣＲ発振回路と、を備える。
【選択図】図１

Description

本発明は、発振回路に係り、特に、高精度発振が可能な発振回路に関する。

従来、マイクロコンピュータの中央処理装置（ＣＰＵ：Central Processing Unit）等の集積回路上に搭載される発振回路として、高価な水晶発振回路に代えて、比較的安価で且つ高精度なＣＲ発振回路が用いられている。ＣＲ発振回路は、例えば、図７に示すように、抵抗Ｒ３、容量Ｃ１、容量Ｃ２、コンパレータ４、インバータ５、及びインバータ６から構成されている。ＣＲ発振回路の発振周波数は、抵抗Ｒと容量Ｃの値により、電源電圧に関係なく決定される。

しかしながら、抵抗Ｒは抵抗値が温度に依存して変動する温度依存性を有しており、発振周波数が温度に依存して変動する（即ち、発振周波数も温度依存性を有する）という問題がある。抵抗Ｒの温度依存性は、抵抗Ｒの製造ばらつきに伴って変化する。このため、抵抗Ｒの温度依存性を無くすことは実質的には困難である。また、抵抗Ｒ以外の要素（即ち、容量Ｃ、インバータ及びコンパレータ）の内部抵抗、寄生抵抗等による温度依存性により、発振周波数が温度に依存して変動することが知られている。

一方、高精度なＣＲ発振回路においては、発振周波数の温度依存性を調整（トリミング）して、発振周波数を温度によらず一定にすることが求められている。発振周波数の温度依存性をトリミングする手法としては、温度依存性の異なる２種類の抵抗を用いる方法が知られている。この方法では、正の温度依存性を有する抵抗と、負の温度依存性を有する抵抗とを組み合わせて、発振周波数の温度依存性を調整している。しかしながら、２種類の抵抗を用いてトリミングを行う場合には、回路規模が大きくなる、抵抗製造用にマスクを追加する必要がある、ひいては集積回路の製造コストが上昇する等、新たな問題が発生する。

また、抵抗の温度依存性を基準電圧の温度依存性で相殺することで、電流が温度に依存しないようにして、発振周波数が温度によらず一定となるようにした発振回路が提案されている。更に、この発振回路の改良として、抵抗素子の温度依存性のサンプル毎の違い（製造ばらつき）が大きい場合にも、発振周波数が温度によらず一定となるようにした発振回路が提案されている（特許文献１）。

特許文献１に記載の発振回路は、（１）基準電流を発生する基準抵抗、（２）基準抵抗に電流を供給するオペアンプ回路と、基準抵抗に印加する基準電圧を決定する基準電圧発生回路と、定電圧を発生する定電圧回路とを有し、基準電流と前記定電圧とに基づいて発振周波数を定める集積回路、（３）基準抵抗の温度依存性と同じ温度依存性となるように、基準電圧発生回路の出力する基準電圧の温度依存性を設定するレジスタ、を有する。

上記の発振回路によれば、集積回路の外部に設けられた基準抵抗により、基準電流が発生される。基準電圧発生回路により、基準抵抗に基準電圧が加えられる。レジスタにより、基準抵抗の温度依存性と同じ温度依存性となるように、基準電圧発生回路の出力基準電圧の温度依存性が設定される。温度に依存しない基準電流と定電圧をもとに発振周波数が定められる。これにより、サンプル毎に基準抵抗の温度依存性が異なる場合でも、それにあわせて基準電圧の温度依存性を設定することができるので、抵抗素子の温度依存性のサンプル毎の違いが大きい場合でも、安定して基準電流を発生できる。

特開２００８−２５２４１４号公報

しかしながら、特許文献１に記載の発振回路では、集積回路の外部に設けられた基準抵抗を用いている。設計環境において外付け抵抗は固定となるため、基準抵抗の温度依存性は調整できず、最終的に発振周波数の温度依存性を調整することは難しいという問題がある。また、特許文献１に記載の発振回路では、インバータから容量へ流れ込む電流量を制御する方式とされており、必要に応じて低消費と温度依存性の低減との両立を図ることが難しいという問題がある。即ち、高精度発振が必要なＣＰＵ動作時には発振周波数の温度依存性を低減すると同時に、高精度発振が不要な待機時やホルト時には発振回路の消費電流を低減することは難しい。

本発明は上記事情に鑑み成されたものであり、本発明の目的は、高精度発振が必要な場合には発振周波数の温度依存性を低減して高精度発振を可能とすると共に、高精度発振が不要な場合には発振回路の消費電流を低減することができる発振回路を提供することにある。

上記目的を達成するために、本発明の発振回路は、温度に依存せず出力電圧が一定となるように温度依存性が調整された出力電圧を出力するバンドギャップ回路と、第１の可変抵抗を備え、前記バンドギャップ回路から出力された出力電圧を前記第１の可変抵抗の抵抗値に応じた出力電流に変換し、変換された出力電流に基づいてバイアス電流を出力する電圧−電流変換回路と、第２の可変抵抗、容量及び比較部を備え、前記第２の可変抵抗の抵抗値と前記容量の容量値とに基づく発振周波数で発振すると共に、前記比較部が前記電圧−電流変換回路から入力されたバイアス電流の電流値に応じて動作するＣＲ発振回路と、を備えている。

本発明の発振回路では、電圧−電流変換回路は、バンドギャップ回路から出力された出力電圧を、第１の可変抵抗の抵抗値に応じた出力電流に変換し、変換された出力電流に基づいてバイアス電流を、ＣＲ発振回路の比較部に出力する。バンドギャップ回路及び電圧−電流変換回路により温度依存性が多段に調整されるので、発振周波数の温度依存性が低減され、発振周波数を温度によらず一定とすることができる。

また、電圧−電流変換回路は、第１の可変抵抗の抵抗値に応じた出力電流に変換するので、ＣＰＵ動作時など高精度発振が必要な場合には第１の可変抵抗の抵抗値を高くして発振周波数の温度依存性を低減し、待機時やホルト時など高精度発振が不要な場合には第１の可変抵抗の抵抗値を低くして消費電流を低減することができる。

本発明によれば、高精度発振が必要な場合には発振周波数の温度依存性を低減して高精度発振を可能とすると共に、高精度発振が不要な場合には発振回路の消費電流を低減することができる、という効果が得られる。

本発明の実施の形態に係る発振回路の構成の一例を示す回路図である。 バンドギャップ回路の構成の一例を示す回路図である。 図１に示すバンドギャップ回路の出力電圧の温度依存性を示すグラフである。 図１に示す電圧-電流変換回路の出力電流（バイアス電流）の温度依存性を示すグラフである。 （Ａ）は１００ｎＡのバイアス電流を流したときの発振周波数の温度依存性を示すグラフであり、（Ｂ）は発振波形を示す線図である。 （Ａ）は１０ｎＡのバイアス電流を流したときの発振周波数の温度依存性を示すグラフであり、（Ｂ）は発振波形を示す線図である。 従来のＣＲ発振回路の構成の一例を示す回路図である。

以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。

（ＣＲ発振回路の構成）
図１は本発明の実施の形態に係る発振回路の構成の一例を示す回路図である。発振回路１０は、マイクロコンピュータのＣＰＵ等の集積回路上に搭載されている。図１に示すように、発振回路１０は、温度依存性が調整された出力電圧Ｖｏｕｔを出力するバンドギャップ回路２０と、バンドギャップ回路２０の出力電圧Ｖｏｕｔを出力電流Ｉｏｕｔに変換し、出力電流Ｉｏｕｔに基づいてバイアス電流Ｉｂを出力する電圧−電流変換回路３０と、電圧−電流変換回路３０から入力されたバイアス電流Ｉｂに基づいて動作するＣＲ発振回路４０と、を備えている。

一般に、バンドギャップ回路は、順バイアスされた負の温度特性を有するダイオードの電位と、絶対温度（Ｔ）に比例する電圧とを加算することで、温度に依存しない出力電圧Ｖｏｕｔを得る回路である。以下では、絶対温度（Ｔ）に比例する電圧を「ＰＴＡＴ（Proportional To Absolute Temperature）電圧」という。順バイアスされた負の温度特性を有するダイオードの電位は、ＣＴＡＴ（Complementary To Absolute Temperature）電圧であることが知られている。従って、順バイアスされた負の温度特性を有するダイオードの電位（ＣＴＡＴ電圧）にＰＴＡＴ電圧を加算することで、ほぼ温度に依存しない出力電圧Ｖｏｕｔを得ることができる。負の温度特性を有するダイオードとしては、ＰＮ接合ダイオードやＭＯＳダイオード等を用いることが可能である。

バンドギャップ回路２０は、上記の動作原理により、温度依存性が調整された出力電圧Ｖｏｕｔを生成し、生成した出力電圧Ｖｏｕｔを出力端子であるノードＮ２２から出力する。なお、バンドギャップ回路２０の詳細な回路構成・動作については後述する（図２参照）。

電圧−電流変換回路３０は、オペアンプＡＭＰ１と、ＰＭＯＳトランジスタＭＰ１と、ＰＭＯＳトランジスタＭＰ２と、入力信号に応じて抵抗値が変化する可変抵抗ＲＶ１と、を有している。オペアンプＡＭＰ１の非反転入力端子（＋）には、ノードＮ２２が接続されている。オペアンプＡＭＰ１の反転入力端子（−）には、可変抵抗ＲＶ１に接続されるノードＮ２４が接続されている。

オペアンプＡＭＰ１の出力端子には、ＰＭＯＳトランジスタＭＰ１のゲートが接続されると共に、ＰＭＯＳトランジスタＭＰ２のゲートが接続されている。ＰＭＯＳトランジスタＭＰ１及びＰＭＯＳトランジスタＭＰ２の各々は、オペアンプＡＭＰ１の出力ＮＧ１の電位に応じてＯＮする。可変抵抗ＲＶ１は、一端がノード２４に接続され、他端がＧＮＤに接続されている。ＭＯＳトランジスタＭＰ１のドレインは、可変抵抗ＲＶ１の一端に接続されている。

オペアンプＡＭＰ１は、可変抵抗ＲＶ１に接続されるノードＮ２４の電位とバンドギャップ回路２０から出力された出力電圧Ｖｏｕｔとが一致するようフィードバック制御を行う。出力電圧ＶｏｕｔよりノードＮ２４の電位が高い電位となると、オペアンプＡＭＰ１の出力ＮＧ１の電位は低くなり、ノードＮ２４の電位は低くなる。一方、出力電圧Ｖｏｕｔの電位よりノードＮ２４の電位が低くなると、オペアンプＡＭＰ１の出力ＮＧ１の電位は高くなり、ノードＮ２４の電位は高くなる。

上記のフィードバック制御により、オペアンプＡＭＰ１の非反転入力端子（＋）に接続されたノード２２の電位（出力電圧Ｖｏｕｔ）と、オペアンプＡＭＰ１の反転入力端子（−）に接続されたノードＮ２４の電位とが、略等しい電位となって回路が安定する。ノードＮ２４の電位がノードＮ２２の電位となるので、可変抵抗ＲＶ１には出力電圧Ｖｏｕｔが印加される。可変抵抗ＲＶ１に出力電圧Ｖｏｕｔが印加されると、そのときの電流（出力電流Ｉｏｕｔ）が、ＰＭＯＳトランジスタＭＰ１に流れる。これにより、バンドギャップ回路２０の出力電圧Ｖｏｕｔが、出力電流Ｉｏｕｔに変換される。

出力電流Ｉｏｕｔは、オームの法則に従い、出力電圧Ｖｏｕｔを可変抵抗ＲＶ１の抵抗値で割った値となる。可変抵抗ＲＶ１も温度依存性を有しているため、出力電流Ｉｏｕｔは、可変抵抗ＲＶ１の温度依存性により変動する。本実施の形態では、可変抵抗ＲＶ１の温度依存性に応じて可変抵抗ＲＶ１の抵抗値を変更することで、所望の出力電流Ｉｏｕｔを得ることができる。

一般には、出力電流Ｉｏｕｔの温度依存性が正の場合には、可変抵抗ＲＶ１の温度依存性を正（温度とともに抵抗値が増加）とする。一方、出力電流Ｉｏｕｔの温度依存性が負の場合には、可変抵抗ＲＶ１の温度依存性を負（温度とともに抵抗値が減少）とする。本実施の形態では、バンドギャップ回路２０から出力される出力電圧Ｖｏｕｔに応じて、所定の温度（例えば、２５℃）での電流量が所定の値（例えば、１．１μＡ）となるように、可変抵抗ＲＶ１の抵抗値を調整する。

また、高精度な発振が必要とされるＣＰＵ動作時には、可変抵抗ＲＶ１の抵抗値を低くして、出力電流Ｉｏｕｔの電流量を増加させることができる。一方、待機時やホルト時など精度が必要とされていない場合には、可変抵抗ＲＶ１の抵抗値を高くして、出力電流Ｉｏｕｔの電流量を減少させることで、発振回路の消費電流を抑制することができる。

なお、上記の通り、出力電流Ｉｏｕｔの変動を低減するために、可変抵抗ＲＶ１は温度依存性が小さいものが好ましい。このような可変抵抗ＲＶ１としては、例えば、ポリシリコン抵抗を用いることができる。また、温度依存性が正の抵抗（例えば、メタル配線）と、温度依存性が負の抵抗（例えば、半導体素子）とを組合せて用いてもよい。

オペアンプＡＭＰ１の出力ＮＧ１の電位は、ＰＭＯＳトランジスタＭＰ１、ＰＭＯＳトランジスタＭＰ２のゲート電位となっているので、ＰＭＯＳトランジスタＭＰ２は、ＰＭＯＳトランジスタＭＰ１とカレントミラー回路を構成する。即ち、ＰＭＯＳトランジスタＭＰ２には、ＰＭＯＳトランジスタＭＰ１と同じ電流が流れる。ＰＭＯＳトランジスタＭＰ１に流れる出力電流Ｉｏｕｔは温度に依存しないので、ＰＭＯＳトランジスタＭＰ２に流れるバイアス電流Ｉｂも温度によらず一定となる。

ＣＲ発振回路４０は、コンパレータＣＯＭＰ１、容量Ｃ１、容量Ｃ２、入力信号に応じて抵抗値が変化する可変抵抗ＲＶ２、インバータＩＮＶ１、及びインバータＩＮＶ２を有している。なお、容量Ｃ２が存在しなくても発振可能であるため、容量Ｃ２は省略してもよい。電圧−電流変換回路３０のＰＭＯＳトランジスタＭＰ２のドレインは、コンパレータＣＯＭＰ１に接続されている。コンパレータＣＯＭＰ１に供給するバイアス電流Ｉｂの電流量に応じて、コンパレータＣＯＭＰ１の応答速度が制御される。

コンパレータＣＯＭＰ１の出力側のノードをノードＮ２６、インバータＩＮＶ１の出力側のノードをノードＮ２８、インバータＩＮＶ２の出力側のノードをノードＮ３０、コンパレータＣＯＭＰ１の反転入力端子（−）の入力側のノードをＮ３２とする。容量Ｃ１は、一端がノードＮ３２に接続され、他端がノードＮ２８に接続されている。容量Ｃ２は、一端がノードＮ３２に接続され、他端がＧＮＤに接続されている。可変抵抗ＲＶ２は、一端がノードＮ３０に接続され、他端がノードＮ３２に接続されている。

容量Ｃ１、容量Ｃ２、及び可変抵抗ＲＶ２は、予め定めた発振周波数を有する発振信号を生成するＣＲ発振手段として機能する。帰還電圧は、ノードＮ３２からコンパレータＣＯＭＰ１の反転入力端子（−）に入力される。コンパレータＣＯＭＰ１の非反転入力端子（＋）には、一定の基準電圧Ｖｒｅｆが入力される。これにより、コンパレータＣＯＭＰ１の出力ノードＮ２６からは、比較増幅された信号が出力される。インバータＩＮＶ１は、ノードＮ２６から出力される信号を入力し、その反転信号をノードＮ２８に出力する。インバータＩＮＶ２は、ノードＮ２８から出力される信号を入力し、その反転信号をノードＮ３０に出力する。

ＣＲ発振回路４０の発振周波数は、容量Ｃ１、容量Ｃ２、及び可変抵抗ＲＶ２の温度依存性に依存して変動する。また、容量Ｃ１、容量Ｃ２、及び可変抵抗ＲＶ２の温度依存性は、各々の製造ばらつきに伴って変化する。本実施の形態では、容量Ｃ１、容量Ｃ２、及び可変抵抗ＲＶ２の温度依存性に応じて可変抵抗ＲＶ２の抵抗値を変更することで、所望の発振周波数を得ることができる。

また、コンパレータＣＯＭＰ１に入力される基準電圧Ｖｒｅｆは、例えば、電源電圧の分圧として生成することができる。基準電圧Ｖｒｅｆを電源電圧の分圧として生成することで、電源電圧の変動により発振周波数が変動するのを抑制することができる。

（バンドギャップ回路の構成）
次に、バンドギャップ回路の回路構成について説明する。図２はバンドギャップ回路２０の構成の一例を示す回路図である。バンドギャップ回路２０は、ＰＭＯＳトランジスタＭＰ１２〜３０と、オペアンプＡＭＰ２、ＡＭＰ３と、ＰＮＰトランジスタＱ１、Ｑ２と抵抗ＲＩ１、ＲＩ２、ＲＩ３とを有している。また、制御信号ＣＴＣ２〜ＣＴＣ９は、それぞれ出力電圧Ｖoutの温度依存性を制御するための信号を示している。

次に、バンドギャップ回路２０の動作を説明する。バンドギャップ回路においては、上述した原理で、温度依存性が調整された出力電圧Ｖoutを生成することができる。まず、ＰＭＯＳトランジスタＭＰ１２、ＭＰ１３に流れる電流が、絶対温度に比例する電流となることを説明する。

ＰＮＰトランジスタのベース、エミッタ間電圧あるいはｐｎ接合の順方向電圧（以下、「電圧Ｖｂｅ」という）と絶対温度Ｔとの関係は、概略、式（１）となることが知られている。

Ｖｂｅ＝Ｖｅｇ−ａＴ・・・（１）
ここで、Ｖｅｇ：シリコンのバンドギャップ電圧、約１．２Ｖ、ａ：電圧Ｖｂｅの温度依存性、約２ｍＶ／℃、Ｔ：絶対温度であり、温度依存性ａの値はバイアス電流により異なるが、実用領域で、概略２ｍＶ／℃程度となることが知られている。

また、ＰＮＰトランジスタのエミッタ電流ＩＥと電圧Ｖｂｅとの関係は、概略、式（２）となることが知られている。
ＩＥ＝Ｉ０ｅｘｐ（ｑＶｂｅ／ｋＴ）・・・（２）
ここで、ＩＥ：ＰＮＰトランジスタのエミッタ電流あるいはダイオードの電流、Ｉ０：定数（面積に比例）、ｑ：電子の電荷、ｋ：ボルツマン定数である。

オペアンプＡＭＰ２による負帰還により、オペアンプＡＭＰ２の電圧利得が十分大きい場合には、オペアンプＡＭＰ２の非反転入力端子に接続されているノードＩＭの電位と、反転入力端子に接続されているノードＩＰの電位とが（ほぼ）等しくなって回路が安定する。

例えば、ＰＭＯＳトランジスタＭＰ１２のゲート幅ＷとＰＭＯＳトランジスタＭＰ１３のゲート幅Ｗとを等しく設計しておくと、ＰＮＰトランジスタＱ１とＰＮＰトランジスタＱ２に流れる電流の大きさの比は、１：１となる。

ＰＮＰトランジスタＱ２のエミッタ面積は、ＰＮＰトランジスタＱ１のエミッタ面積の１０倍とし（図２のＰＮＰトランジスタＱ１、Ｑ２に添えられた「×１」、「×１０」は、このエミッタ面積の相対関係を示す。）、ＰＮＰトランジスタＱ１のベース、エミッタ間電圧Ｖｂｅ１、ＰＮＰトランジスタＱ２のベース、エミッタ間電圧Ｖｂｅ２は、式（２）より、式（３）、式（４）に示す関係があることがわかる。

Ｉ＝Ｉ０ｅｘｐ（ｑＶｂｅ１／ｋＴ）・・・（３）
Ｉ＝１０×Ｉ０ｅｘｐ（ｑＶｂｅ２／ｋＴ）・・・（４）
両辺それぞれを割り算し、Ｖｂｅ１−Ｖｂｅ２＝ΔＶｂｅと表わすと、式（５）、式（６）が得られる。

１０＝ｅｘｐ（ｑＶｂｅ１／ｋＴ−ｑＶｂｅ２／ｋＴ）・・・（５）
ΔＶｂｅ＝（ｋＴ／ｑ）ｌｎ（１０）・・・（６）
つまり、ＰＮＰトランジスタＱ１とＰＮＰトランジスタＱ２の各ベース、エミッタ間電圧の差、ΔＶｂｅは、ＰＮＰトランジスタＱ１とＰＮＰトランジスタＱ２の電流密度比１０の対数（ｌｎ（１０））と熱電圧（ｋＴ／ｑ）で表わされる。このΔＶｂｅが、抵抗ＲＩ１の両端の電位差に等しいので、抵抗ＲＩ１には、ΔＶｂｅ／ＲＩ１の電流が流れる（抵抗ＲＩ１の抵抗値もＲＩ１で表すものとする）。

従って、ＰＭＯＳトランジスタＭＰ１２（およびＰＭＯＳトランジスタＭＰ１３）に流れる電流ＩＭＰ１２は、式（７）で表わされる。
ＩＭＰ１２＝ΔＶｂｅ／ＲＩ１＝（ｋＴ／ｑ）ｌｎ（１０）（１／ＲＩ１）・・・（７）
式（７）と図２から明らかなように、ＰＭＯＳトランジスタＭＰ１２、ＭＰ１３に流れる電流は絶対温度に比例した電流となる。

次に、図２のＰＭＯＳトランジスタＭＰ２２に流れる電流が、絶対温度に比例して減少する電流となることを説明する。オペアンプＡＭＰ３の負帰還により、オペアンプＡＭＰ３の反転入力端子に接続されているノードＩＰの電位と、非反転入力端子に接続されているノードＮＲ２の電位とは、ほぼ等しい電位となって回路が安定する。ノードＮＲ２の電位がノードＩＰの電位となるので、抵抗ＲＩ２には、ＰＮＰトランジスタＱ１のベース、エミッタ間電圧Ｖｂｅ１が加わる。抵抗ＲＩ２に流れる電流は、ＰＭＯＳトランジスタＭＰ２２にも流れるので、ＰＭＯＳトランジスタＭＰ２２に流れる電流ＩＭＰ２２は、式（８）で表される（抵抗ＲＩ２の抵抗値もＲＩ２で表すものとする）。

ＩＭＰ２２＝Ｖｂｅ１／ＲＩ２・・・（８）
電圧Ｖｂｅは式（１）より、絶対温度に比例して減少するので、式（８）より、ＰＭＯ
ＳトランジスタＭＰ２２に流れる電流は絶対温度に比例して減少することがわかる。

ＰＭＯＳトランジスタＭＰ１２のゲート電位は、ＰＭＯＳトランジスタＭＰ１４〜ＭＰ１７のゲート電位と共通なので、ＰＭＯＳトランジスタＭＰ１４〜ＭＰ１７にも絶対温度に比例して増加する電流が流れようとする。

ＰＭＯＳトランジスタＭＰ２２のゲート電位は、ＰＭＯＳトランジスタＭＰ２３〜ＭＰ２６のゲート電位と共通なので、ＰＭＯＳトランジスタＭＰ２３〜ＭＰ２６にも絶対温度に比例して減少する電流が流れようとする。

制御信号ＣＴＣ２〜ＣＴＣ９が、それぞれゲートに加えられたＰＭＯＳトランジスタＭＰ１８〜ＭＰ２１、ＰＭＯＳトランジスタＭＰ２７〜ＭＰ３０は、これらの電流源として働くＰＭＯＳ（ＰＭＯＳトランジスタＭＰ１４〜ＭＰ１７、ＰＭＯＳトランジスタＭＰ２３〜ＭＰ２６）の電流をＯＮ／ＯＦＦするスイッチとして働く。

ＰＭＯＳトランジスタＭＰ１８〜ＭＰ２１およびＰＭＯＳトランジスタＭＰ２７〜ＭＰ３０のドレインは、すべて出力電圧Ｖoutの出力端子２２に接続されているので、ＰＭＯＳトランジスタＭＰ１４〜ＭＰ１７およびＰＭＯＳトランジスタＭＰ２３〜ＭＰ２６の電流は、すべて出力電圧Ｖoutの出力端子２２に流れ、抵抗ＲＩ３により電圧に変換される。

つまり、制御信号ＣＴＣ２〜ＣＴＣ９を制御することで、絶対温度に比例して増加する
電流（ＰＴＡＴ電流）と、絶対温度に比例して減少する電流（ＣＴＡＴ電流）を足し合わ
せ、その加算の割合を変化させることができる。

よって、絶対温度に比例して増加する電流が多い場合には、出力電圧Ｖoutの温度依存性は正となる。絶対温度に比例して増加する電流が少ない場合には、出力電圧Ｖoutの温度依存性は負となる。制御信号ＣＴＣ２〜ＣＴＣ９を「Ｌ」とすることで、電流を出力電圧Ｖoutの出力端子（図１のノードＮ２２）に流し込むよう制御することができる。

このような動作原理により、温度依存性が調整された出力電圧Ｖoutを出力端子から出力することができる。図２では、説明を分かりやすくするために、制御信号とＰＭＯＳトランジスタとが、絶対温度に比例して増加する電流と、絶対温度に比例して減少する電流について４つの場合を示したが、必要な調整精度、範囲が得られるように、図２の回路の構成を拡張、変更してもよい。

（発振周波数の温度依存性の調整）
次に、発振回路１０の動作について説明する。以上説明した通り、バンドギャップ回路２０は、上記の動作原理により、温度依存性が調整された出力電圧Ｖｏｕｔを生成し、生成された出力電圧ＶｏｕｔをノードＮ２２から電圧−電流変換回路３０に出力する。電圧−電流変換回路３０は、可変抵抗ＲＶ１の温度依存性に応じて可変抵抗ＲＶ１の抵抗値を変更することで、出力電圧Ｖｏｕｔを所望の出力電流Ｉｏｕｔに変換する。即ち、出力電流Ｉｏｕｔの温度依存性が調整される。また、ＣＰＵ動作時には、可変抵抗ＲＶ１の抵抗値を低くして、出力電流Ｉｏｕｔの電流量を増加させ、ホルト時には、可変抵抗ＲＶ１の抵抗値を高くして、出力電流Ｉｏｕｔの電流量を減少させることができる。

また、電圧−電流変換回路３０は、温度依存性が調整された出力電流Ｉｏｕｔと同じバイアス電流Ｉｂを出力する。出力電流Ｉｏｕｔは温度に依存しないので、バイアス電流Ｉｂも温度によらず一定となる。即ち、温度依存性が調整されたバイアス電流Ｉｂが、ＣＲ発振回路４０のコンパレータＣＯＭＰ１に入力される。コンパレータＣＯＭＰ１に供給されるバイアス電流Ｉｂの電流量に応じて、コンパレータＣＯＭＰ１の応答速度が制御される。ＣＲ発振回路４０は、容量Ｃ１、容量Ｃ２、及び可変抵抗ＲＶ２の温度依存性に応じて可変抵抗ＲＶ２の抵抗値を変更することで、所望の発振周波数で発振する。即ち、発振周波数の温度依存性が調整される。

上記の通り、本実施の形態では、バンドギャップ回路２０で出力電圧Ｖｏｕｔの温度依存性が調整され、電圧−電流変換回路３０で出力電流Ｉｏｕｔ（バイアス電流Ｉｂ）の温度依存性が調整されることで、発振周波数の温度依存性が調整される。加えて、ＣＲ発振回路４０の可変抵抗ＲＶ２により、発振周波数の温度依存性が最終的に調整される。これにより、発振周波数が温度によらず一定となる。

図３はバンドギャップ回路の出力電圧の温度依存性を示すグラフである。図３に示すように、温度依存性を調整しなければ、バンドギャップ回路２０から出力される出力電圧Ｖｏｕｔは、温度に依存して変動する。例えば、図２に示す抵抗ＲＩ１の抵抗値が順次高くなると、出力電圧Ｖｏｕｔの温度依存性は、線図６００１から線図６００７まで変化する。

線図６００４では、出力電圧Ｖｏｕｔは温度によらず略一定となる。従って、線図６００４に示す温度依存性となるように、出力電圧Ｖｏｕｔの温度依存性を調整する。例えば、設計時又はサンプル作成時に、抵抗ＲＩ１の抵抗値を調整する。或いは、図２に示す抵抗ＲＩ１の抵抗値が変化するように、制御信号ＣＴＣ２〜ＣＴＣ９を制御する。

図４はバイアス電流の温度依存性を示すグラフである。上述した通り、電圧−電流変換回路３０から出力されるバイアス電流Ｉｂは、出力電圧Ｖｏｕｔを変換して得られる出力電流Ｉｏｕｔに等しい。図４に示すように、温度依存性を調整しなければ、電圧−電流変換回路３０から出力されるバイアス電流Ｉｂは、温度に依存して大幅に変化する。バイアス電流Ｉｂの温度依存性は、図３の線図６００１から線図６００７に示す出力電圧Ｖｏｕｔの温度依存性に対応して、線図７００１から線図７００７まで変化する。線図７００４で、バイアス電流Ｉｂは温度によらず略一定となる。

しかしながら、バイアス電流Ｉｂの温度依存性は、出力電圧Ｖｏｕｔの温度依存性だけに依存して変化するものではなく、出力電圧Ｖｏｕｔの温度依存性と可変抵抗ＲＶ１の製造ばらつきとに依存して変化する。従って、可変抵抗ＲＶ１の抵抗値を変更することで、出力電流Ｉｏｕｔの温度依存性を調整して、予め定めた温度において所望のバイアス電流Ｉｂが得られるようにする。例えば、図４に示すように、２５℃で１．１μＡに調整されたバイアス電流Ｉｂを得ることができる。

図５（Ａ）は１００ｎＡのバイアス電流を流したときの発振周波数の温度依存性を示し、図５（Ｂ）は発振波形を示す。図６（Ａ）は１０ｎＡのバイアス電流を流したときの発振周波数の温度依存性を示し、図６（Ｂ）は発振波形を示す。図５（Ａ）及び図６（Ａ）に示すように、ＣＲ発振回路４０の発振周波数の温度依存性は、図３の線図６００１から線図６００７に示す出力電圧Ｖｏｕｔの温度依存性に対応して変化する。

図５（Ａ）に示すように、バイアス電流Ｉｂが１００ｎＡである場合には、−５０℃〜１５０℃の温度範囲での誤差が０．３５％となるように、発振周波数の温度依存性を調整することができる。一方、図６（Ａ）に示すように、−５０℃〜１５０℃の温度範囲での誤差が３．５％と大きくなるように調整すると、代わりにバイアス電流Ｉｂを１０ｎＡに減少させることができる。バイアス電流Ｉｂを抑えることができるので、例えば発振周波数精度が求められず、電流に低消費が求められるホルトモード等で有効になる。

バイアス電流Ｉｂの電流量が増加することで、発振周波数の温度依存性が低減されることがわかる。即ち、発振周波数が温度に依存して変動するのを抑制することができる。これはバイアス電流Ｉｂの電流量が増加することで、ＰＭＯＳトランジスタＭＰ２のリーク電流や、寄生抵抗や寄生容量の影響が少なくなるためであると考えられる。

また、バイアス電流Ｉｂの電流量が多い領域では、ＭＯＳトランジスタＭＰ２の製造ばらつきの影響を小さくでき、高精度な発振が可能となる。従って、高精度な発振が必要とされるＣＰＵ動作時には、可変抵抗ＲＶ１の抵抗値を低くして、バイアス電流Ｉｂの電流量を増加させる。一方、待機時やホルト時など精度が必要とされていない場合には、可変抵抗ＲＶ１の抵抗値を高くして、バイアス電流Ｉｂの電流量を減少させることで、発振回路の消費電流を抑制することができる。

以上説明した通り、本実施の形態では、バンドギャップ回路２０で出力電圧Ｖｏｕｔの温度依存性が調整され、電圧−電流変換回路３０で出力電流Ｉｏｕｔ、バイアス電流Ｉｂの温度依存性が調整されることで、発振周波数の温度依存性が調整される。加えて、ＣＲ発振回路４０の可変抵抗ＲＶ２により、発振周波数の温度依存性が最終的に調整される。これら多段にわたる温度依存性の調整により、発振周波数の温度依存性が顕著に低減されて、発振周波数が温度によらず一定となる。

また、本実施の形態では、高精度発振が必要なＣＰＵ動作時には発振周波数の温度依存性を低減して高精度発振を可能とすると共に、高精度発振が不要な待機時やホルト時には発振回路の消費電流を低減することができる。即ち、高精度発振と低消費電流発振とを１つの発振回路で実現できる。この通り２つ以上の発振回路を搭載する必要がないために、集積回路の面積縮小を図ることができる。

更に、可変抵抗ＲＶ１及び可変抵抗ＲＶ２は同種類の抵抗とすることができ、温度依存性が異なる２種類の抵抗を用いる必要がないため、製造工程でマスクを省略することができる。また、２種類の抵抗を用いてトリミング数だけ組み合わせを作る必要が無いため、集積回路の面積をより縮小することができる。

なお、上記の実施の形態では、バンドギャップ回路２０及び電圧−電流変換回路３０により出力電流Ｉｏｕｔの温度依存性を調整しているが、出力電流Ｉｏｕｔの温度依存性を調整可能なバンドギャップ回路を用いることで、電圧−電流変換回路３０を省略することができる。例えば、正の温度依存性を有する抵抗があれば、出力電流Ｉｏｕｔの温度依存性や電流値を調整可能なバンドギャップ回路を作成することができる。

また、上記の実施の形態では、比較部としてコンパレータＣＯＭＰ１を有するＣＲ発振回路４０を用いて、コンパレータＣＯＭＰ１にバイアス電流Ｉｂを供給している。ここで「比較部」とは、所定の基準電圧（例えば、図１のVrefに相当する閾値やVref）に対して入力の状態に応じて、出力を反する状態へ遷移するように動作するものであり、電流制限機能を備えたコンパレータやインバータなどが相当する。従って、コンパレータに代えてインバータを有するＣＲ発振回路を用いることもできる。インバータを有するＣＲ発振回路の場合には、インバータのＭＯＳトランジスタのソース側にバイアス電流源を挿入する。

また、上記の実施の形態では、可変抵抗ＲＶ１及び可変抵抗ＲＶ２により電流値の調整を行っているが、電圧−電流変換回路３０のＰＭＯＳトランジスタＭＰ１とＰＭＯＳトランジスタＭＰ２とに流れる電流の比率を調整するようにしてもよい。

その他、上記の実施の形態で説明した発振回路の構成は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることは言うまでもない。

１０ 発振回路
２０ バンドギャップ回路
３０ 電圧−電流変換回路
４０ ＣＲ発振回路

Claims (4)

1. 温度に依存せず出力電圧が一定となるように温度依存性が調整された出力電圧を出力するバンドギャップ回路と、
   第１の可変抵抗を備え、前記バンドギャップ回路から出力された出力電圧を前記第１の可変抵抗の抵抗値に応じた出力電流に変換し、変換された出力電流に基づいてバイアス電流を出力する電圧−電流変換回路と、
   第２の可変抵抗、容量及び比較部を備え、前記第２の可変抵抗の抵抗値と前記容量の容量値とに基づく発振周波数で発振すると共に、前記比較部が前記電圧−電流変換回路から入力されたバイアス電流の電流値に応じて動作するＣＲ発振回路と、
   を備える発振回路。
2. 前記電圧−電流変換回路で得られる前記出力電流の電流量が、前記発振周波数が一定となるように温度に応じて予め定めた電流量となるように、前記第１の可変抵抗の抵抗値が第１の設定値に設定される、請求項１に記載の発振回路。
3. 前記第２の可変抵抗の抵抗値が、前記発振周波数が一定となるように設定される、請求項１又は請求項２に記載の発振回路。
4. 高精度発振が必要な場合には、前記第１の可変抵抗の抵抗値が第１の設定値に設定されると共に、高精度発振が不要な場合には、前記第１の可変抵抗の抵抗値が前記第１の設定値より高い第２の設定値に設定される、請求項１から請求項３までの何れか１項に記載の発振回路。