JP2014192759A - 補償回路及び補償方法 - Google Patents
補償回路及び補償方法 Download PDFInfo
- Publication number
- JP2014192759A JP2014192759A JP2013067417A JP2013067417A JP2014192759A JP 2014192759 A JP2014192759 A JP 2014192759A JP 2013067417 A JP2013067417 A JP 2013067417A JP 2013067417 A JP2013067417 A JP 2013067417A JP 2014192759 A JP2014192759 A JP 2014192759A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- temperature
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45568—Indexing scheme relating to differential amplifiers the IC comprising one or more diodes as shunt to the input leads
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45571—Indexing scheme relating to differential amplifiers the IC comprising two diodes, e.g. Gilbert circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】温度に対して略一定の第1の電流が入力端子に印加されたトランジスタの出力端子から出力される第1の電圧に基づいて、又は、温度に対して略一定の第2の電圧が入力端子に印加されたトランジスタの出力端子から出力される第2の電流に基づいて、トランジスタの製造ばらつきを検出する製造ばらつき検出回路と、製造ばらつきに基づいて、電気回路へ供給される供給電圧を生成する電圧生成回路と、を備える。第1の電流は、温度に対して略一定の第2の電圧に対応し、第1の電圧は、温度に対して略一定の第2の電流に対応する。
【選択図】図1
Description
従来の温度特性による電力利得劣化の低減について説明する。
図1は、第1の実施形態における補償回路1000の構成例を示すブロック図である。補償回路1000は、温度検出回路110、製造ばらつき検出回路120、および電圧発生回路140を備える。
図2(A)は、バンドギャップ回路を用いた電流源CS1(第1の電流源)の一例を示す回路図である。電流源CS1が発生する電流I1は、以下の式(1)により導出される。
Vt=((K×T)/q)
K:ボルツマン定数=1.38e―23[J/K]
q:電子の電荷:=1.602e―19[c]
T:絶対温度[K] なお、0(ゼロ)K=−273.15[℃]
N:ダイオードの個数
図19は、補償回路1000の全体構成例を示す回路図である。
図20は、第2の実施形態における補償回路1000B及び第1の増幅器100の構成例を示すブロック図である。第1の増幅器100は、補償回路1000Bの後段に配置される電気回路の一例である。
図22は、第3の実施形態における補償回路1000及びカスコード電力増幅器100Bの構成例を示すブロック図である。カスコード電力増幅器100Bは、補償回路1000の後段に配置される電気回路の一例である。
図26は、第4の実施形態における補償回路1000及び分周器210の構成例を示すブロック図である。図26では、電圧発生回路140の出力電圧を分周器210に与える。分周器210は、補償回路1000の後段に配置される電気回路の一例である。
本開示の第1の補償回路は、
温度に対して略一定の第1の電流が入力端子に印加された前記トランジスタの出力端子から出力される第1の電圧に基づいて、又は、温度に対して略一定の第2の電圧が入力端子に印加されたトランジスタの出力端子から出力される第2の電流に基づいて、製造ばらつきを検出する製造ばらつき検出回路と、
前記製造ばらつき検出回路により検出された製造ばらつきに基づいて、電気回路へ供給される供給電圧を生成する電圧生成回路と、
を備え、
前記第1の電流は、温度に対して略一定の前記第2の電圧に対応し、
前記第1の電圧は、温度に対して略一定の前記第2の電流に対応する。
前記第1の電流は、前記トランジスタに印加された各電流に対して出力された各電圧を温度毎に示した複数の第1の電圧電流特性の交点における電流であり、
前記第2の電圧は、前記トランジスタに印加された各電圧に対して出力された各電流を温度毎に示した複数の第2の電圧電流特性の交点における電圧である。
前記製造ばらつき検出回路は、前記トランジスタに前記第1の電流が印加されて前記第1の電圧が出力され、前記第1の電圧が両端に与えられた抵抗素子に流れる第3の電流を出力し、
前記電圧生成回路は、前記製造ばらつき検出回路から出力された前記第3の電流に基づいて、前記供給電圧を生成する。
前記トランジスタに前記第2の電圧が印加されて前記第2の電流が出力され、
前記電圧生成回路は、前記製造ばらつき検出回路から出力された前記第2の電流に基づいて、前記供給電圧を生成する。
前記製造ばらつき検出回路は、前記第3の電流と前記第1の電流とに基づいて、前記トランジスタの閾値電圧が所定電圧より高いか否かを検出する。
前記製造ばらつき検出回路は、前記第2の電流と前記第1の電流とに基づいて、前記トランジスタの閾値電圧が所定電圧より低いか否かを検出する。
温度に比例する第4の電流と温度に対して略一定の第1の電流とに基づいて、温度電流特性を生成する温度電流特性生成回路を備え、
前記電圧生成回路は、前記温度電流特性生成回路により生成された温度電流特性に基づいて、前記供給電圧を生成する。
前記温度電流特性生成回路は、前記第4の電流と第1の電流との差に基づく第5の電流を生成し、
前記電圧生成回路は、前記温度電流特性生成回路により生成された前記第5の電流に基づいて、前記供給電圧を生成する。
前記電圧生成回路は、前記製造ばらつき又は前記温度電流特性に基づいて、前記供給電圧として前記電気回路の電源電圧を生成する。
補償回路における補償方法であって、
温度に対して略一定の第1の電流が入力端子に印加されたトランジスタの出力端子から出力される第1の電圧に基づいて、又は、温度に対して略一定の第2の電圧が入力端子に印加されたトランジスタの出力端子から出力される第2の電流に基づいて、前記トランジスタの製造ばらつきを検出するステップと、
前記検出された製造ばらつきに基づいて、電気回路へ供給される供給電圧を生成するステップと、
を有し、
前記第1の電流は、温度に対して略一定の前記第2の電圧に対応し、
前記第1の電圧は、温度に対して略一定の前記第2の電流に対応する。
100 第1の増幅器
100B カスコード電力増幅器
110 温度検出回路
120,120A,120B,120C,120D 製造ばらつき検出回路
130 電源電圧発生回路
140 電圧発生回路
150 バイアス回路
160 入力整合回路
170 出力整合回路
180 負荷インダクタ
190 第1のトランジスタ
200 第2のトランジスタ
210 分周器
211 PMOS
212 NMOS
213 インバータ
220 PMOSのバイアス電圧
230 NMOSのバイアス電圧
T1,T2,T3,T4 トランジスタ
OA1,OA2,OA3,OA4 オペアンプ
Claims (10)
- 温度に対して略一定の第1の電流が入力端子に印加されたトランジスタの出力端子から出力される第1の電圧に基づいて、又は、温度に対して略一定の第2の電圧が入力端子に印加されたトランジスタの出力端子から出力される第2の電流に基づいて、前記トランジスタの製造ばらつきを検出する製造ばらつき検出回路と、
前記製造ばらつき検出回路により検出された製造ばらつきに基づいて、電気回路へ供給される供給電圧を生成する電圧生成回路と、
を備え、
前記第1の電流は、温度に対して略一定の前記第2の電圧に対応し、
前記第1の電圧は、温度に対して略一定の前記第2の電流に対応する補償回路。 - 請求項1に記載の補償回路であって、
前記第1の電流は、前記トランジスタに印加された各電流に対して出力された各電圧を温度毎に示した複数の第1の電圧電流特性の交点における電流であり、
前記第2の電圧は、前記トランジスタに印加された各電圧に対して出力された各電流を温度毎に示した複数の第2の電圧電流特性の交点における電圧である補償回路。 - 請求項1または2に記載の補償回路であって、
前記製造ばらつき検出回路は、前記トランジスタに前記第1の電流が印加されて前記第1の電圧が出力され、前記第1の電圧が両端に与えられた抵抗素子に流れる第3の電流を出力し、
前記電圧生成回路は、前記製造ばらつき検出回路から出力された前記第3の電流に基づいて、前記供給電圧を生成する補償回路。 - 請求項1または2に記載の補償回路であって、
前記トランジスタに前記第2の電圧が印加されて前記第2の電流が出力され、
前記電圧生成回路は、前記製造ばらつき検出回路から出力された前記第2の電流に基づいて、前記供給電圧を生成する補償回路。 - 請求項3に記載の補償回路であって、
前記製造ばらつき検出回路は、前記第3の電流と前記第1の電流とに基づいて、前記トランジスタの閾値電圧が所定電圧より高いか否かを検出する補償回路。 - 請求項4に記載の補償回路であって、
前記製造ばらつき検出回路は、前記第2の電流と前記第1の電流とに基づいて、前記トランジスタの閾値電圧が所定電圧より低いか否かを検出する補償回路。 - 請求項1ないし6のいずれか1項に記載の補償回路であって、更に、
温度に比例する第4の電流と温度に対して略一定の第1の電流とに基づいて、温度電流特性を生成する温度電流特性生成回路を備え、
前記電圧生成回路は、前記温度電流特性生成回路により生成された温度電流特性に基づいて、前記供給電圧を生成する補償回路。 - 請求項7に記載の補償回路であって、更に、
前記温度電流特性生成回路は、前記第4の電流と第1の電流との差に基づく第5の電流を生成し、
前記電圧生成回路は、前記温度電流特性生成回路により生成された前記第5の電流に基づいて、前記供給電圧を生成する補償回路。 - 請求項7または8に記載の補償回路であって、
前記電圧生成回路は、前記製造ばらつき又は前記温度電流特性に基づいて、前記供給電圧として前記電気回路の電源電圧を生成する補償回路。 - 補償回路における補償方法であって、
温度に対して略一定の第1の電流が入力端子に印加されたトランジスタの出力端子から出力される第1の電圧に基づいて、又は、温度に対して略一定の第2の電圧が入力端子に印加されたトランジスタの出力端子から出力される第2の電流に基づいて、前記トランジスタの製造ばらつきを検出するステップと、
前記検出された製造ばらつきに基づいて、電気回路へ供給される供給電圧を生成するステップと、
を有し、
前記第1の電流は、温度に対して略一定の前記第2の電圧に対応し、
前記第1の電圧は、温度に対して略一定の前記第2の電流に対応する補償方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013067417A JP5933479B2 (ja) | 2013-03-27 | 2013-03-27 | 補償回路及び補償方法 |
PCT/JP2014/001476 WO2014156036A1 (ja) | 2013-03-27 | 2014-03-14 | 補償回路及び補償方法 |
US14/403,963 US9948288B2 (en) | 2013-03-27 | 2014-03-14 | Compensation circuit and compensation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013067417A JP5933479B2 (ja) | 2013-03-27 | 2013-03-27 | 補償回路及び補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014192759A true JP2014192759A (ja) | 2014-10-06 |
JP5933479B2 JP5933479B2 (ja) | 2016-06-08 |
Family
ID=51623054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013067417A Expired - Fee Related JP5933479B2 (ja) | 2013-03-27 | 2013-03-27 | 補償回路及び補償方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9948288B2 (ja) |
JP (1) | JP5933479B2 (ja) |
WO (1) | WO2014156036A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10222816B1 (en) * | 2016-09-09 | 2019-03-05 | Marvell Israel (M.I.S.L) Ltd. | Compensated source-follower based current source |
US10378967B1 (en) | 2016-10-27 | 2019-08-13 | Rambus Inc. | Dual temperature band integrated circuit device |
EP3617672B1 (en) * | 2018-08-29 | 2023-03-08 | ams International AG | Temperature sensor arrangement and light sensor arrangement including the same |
US10939390B2 (en) * | 2019-06-28 | 2021-03-02 | Intel Corporation | Technologies for online gain lineup in millimeter wave transceivers |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004187150A (ja) * | 2002-12-05 | 2004-07-02 | Fujitsu Ltd | 半導体集積回路 |
JP2005094427A (ja) * | 2003-09-18 | 2005-04-07 | Renesas Technology Corp | 通信用半導体集積回路 |
JP2006330837A (ja) * | 2005-05-23 | 2006-12-07 | Nec Electronics Corp | 半導体集積回路装置およびその内部電圧制御方法 |
JP2007228399A (ja) * | 2006-02-24 | 2007-09-06 | Toshiba Corp | 電圧制御電流源および可変利得増幅器 |
JP2012198628A (ja) * | 2011-03-18 | 2012-10-18 | Renesas Electronics Corp | 電流源回路及びその調整方法 |
JP2013005109A (ja) * | 2011-06-14 | 2013-01-07 | Lapis Semiconductor Co Ltd | 発振回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3325348B2 (ja) | 1992-12-28 | 2002-09-17 | 株式会社東芝 | 電力増幅装置 |
US20030117120A1 (en) * | 2001-12-21 | 2003-06-26 | Amazeen Bruce E. | CMOS bandgap refrence with built-in curvature correction |
EP1855379B1 (en) * | 2006-05-12 | 2011-02-09 | STMicroelectronics Srl | Output power control of an RF amplifier |
EP1858027A1 (en) * | 2006-05-19 | 2007-11-21 | STMicroelectronics S.r.l. | A sensing circuit for semiconductor memories |
-
2013
- 2013-03-27 JP JP2013067417A patent/JP5933479B2/ja not_active Expired - Fee Related
-
2014
- 2014-03-14 WO PCT/JP2014/001476 patent/WO2014156036A1/ja active Application Filing
- 2014-03-14 US US14/403,963 patent/US9948288B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004187150A (ja) * | 2002-12-05 | 2004-07-02 | Fujitsu Ltd | 半導体集積回路 |
JP2005094427A (ja) * | 2003-09-18 | 2005-04-07 | Renesas Technology Corp | 通信用半導体集積回路 |
JP2006330837A (ja) * | 2005-05-23 | 2006-12-07 | Nec Electronics Corp | 半導体集積回路装置およびその内部電圧制御方法 |
JP2007228399A (ja) * | 2006-02-24 | 2007-09-06 | Toshiba Corp | 電圧制御電流源および可変利得増幅器 |
JP2012198628A (ja) * | 2011-03-18 | 2012-10-18 | Renesas Electronics Corp | 電流源回路及びその調整方法 |
JP2013005109A (ja) * | 2011-06-14 | 2013-01-07 | Lapis Semiconductor Co Ltd | 発振回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2014156036A1 (ja) | 2014-10-02 |
JP5933479B2 (ja) | 2016-06-08 |
US9948288B2 (en) | 2018-04-17 |
US20150171854A1 (en) | 2015-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100871111B1 (ko) | 온도 보상 트랜지스터 장치 및 온도 보상 방법 | |
JP5854372B2 (ja) | 電力増幅モジュール | |
JP5833370B2 (ja) | 高周波回路 | |
CN102375465B (zh) | 线性稳压器及其电流感测电路 | |
US20150212530A1 (en) | Low dropout voltage regulator and method | |
JP6204772B2 (ja) | カスコード増幅器 | |
US20080061865A1 (en) | Apparatus and method for providing a temperature dependent output signal | |
US8026756B2 (en) | Bandgap voltage reference circuit | |
US20150194954A1 (en) | Circuit for generating bias current | |
KR20090126812A (ko) | 기준 전압 발생 장치 및 방법 | |
JP2007221490A (ja) | ヘテロ接合バイポーラトランジスタを用いたrfパワーモジュール | |
JP5933479B2 (ja) | 補償回路及び補償方法 | |
US10613570B1 (en) | Bandgap circuits with voltage calibration | |
US10353421B2 (en) | Current mirror device and related amplifier circuit | |
US10884441B2 (en) | Voltage regulator | |
CN109491429B (zh) | 带隙参考电压产生电路和带隙参考电压产生系统 | |
JP6270002B2 (ja) | 擬似抵抗回路及び電荷検出回路 | |
JP2015222878A (ja) | 電力増幅モジュール | |
JP6666999B2 (ja) | 検波回路 | |
US10879862B2 (en) | Transmitter power detection method | |
CN113866486A (zh) | 一种超低电源电压检测电路 | |
JP2017022685A (ja) | 電力増幅モジュール | |
US7576599B2 (en) | Voltage generating apparatus | |
JP2019095840A (ja) | 電流源回路および増幅装置 | |
US11536614B2 (en) | Temperature detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160502 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5933479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |