JP3325348B2 - 電力増幅装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、携帯電話機における送
信機などに使用される線形化された電力増幅装置に関す
る。

【０００２】

【従来の技術】送信機において、電力増幅器は最も多く
の電力を増幅する要素であるため、動作効率が重要であ
る。このため、例えばアナログＦＭ移動無線用の送信機
では、Ｃ級などの高効率の電力増幅器が使用されてい
る。また、携帯電話機では電池の小型化および通話時間
の延長のために電力増幅器の効率は極めて重要であるこ
とから、Ｃ級よりもさらに効率の高いＦ級の電力増幅器
が利用されている。

【０００３】ところで、携帯電話は現在、従来のアナロ
グＦＭ方式からディジタル方式への移行が進められてい
る。この新しいディジタル方式の携帯電話機に使用され
る電力増幅器は、ディジタル変調信号であるＱＰＳＫ波
を増幅するために、アナログＦＭ方式の場合と異なり、
線形性が極めて重要となる。すなわち、電力増幅器とし
ては線形性を保ったままで、なおかつ動作効率が高いこ
とが要求される。動作効率の向上のためには、増幅器自
体を飽和領域で動作させる必要があるが、これは増幅器
を非線形動作させなければならないことを意味する。こ
のため、何らかの手段により線形性を改善させなければ
ならない。

【０００４】このような背景から、リニアライザと称さ
れる線形性補償回路が提案されている。リニアライザは
幾つかの方式に分類されるが、中でもドレイン制御リニ
アライザが効率改善に最も有効であると考えられてい
る。図３３は、従来のドレイン制御リニアライザを用い
た電力増幅装置の一例を示すブロック図である。電力増
幅器１の入出力特性に応じたディジタル値を予め書き込
んだＲＯＭ２を用意し、図示しない変調器から供給され
るディジタル変調信号（ＱＰＳＫ波）のＩ，Ｑ成分を入
力して電力増幅器１の入力信号振幅に対応したディジタ
ル値を読み出し、これをＤ／Ａコンバータ３でアナログ
電圧に変換した後、電源電圧制御回路４に制御信号とし
て供給することにより、電力増幅器１の入出力特性が直
線的となるように増幅器１の電源電圧、例えばＦＥＴの
ドレイン電圧を制御している。この図３３の構成は原理
的には動作するものの、以下のような多くの欠点を持
つ。

【０００５】まず、ＲＯＭ２やＤ／Ａコンバータ３など
のディジタル回路が必要なため、ディジタル回路特有の
雑音が送信信号のＳ／Ｎを劣化させる。これはデータ伝
送速度の高い広帯域増幅器の場合、特に深刻な問題とな
る。この問題は雑音発生源である入力信号振幅の検出系
および電源電圧制御系を電力増幅器１から離して設置す
ることで解決すると考えられるが、その場合には温度補
償などの電力増幅器１の安定動作に不可欠の制御を有効
に実施することが難しくなる。

【０００６】また、ディジタル回路、特にＤ／Ａコンバ
ータ３は消費電力が大きいため、効率を上げて消費電力
を低減するという本来の目的に反する。さらに、図３３
の構成ではＲＯＭ２に電力増幅器１の非線形な入出力特
性の情報をあらかじめ記憶させる必要があるため、変調
器と電力増幅装置を組で設計する必要があり、電力増幅
装置を自己完結的に動作させることができない。これは
設計上自由度を狭めることになり、好ましくない。

【０００７】図３４は、従来のドレイン制御リニアライ
ザを用いた電力増幅装置の他の例を示すブロック図であ
る。入力信号を方向性結合器５を介して二分岐し、一方
を電力増幅器１に、他方を検波器６にそれぞれ導き、検
波器６の出力をＡ／Ｄコンバータ７でディジタル化した
後、ＲＯＭ８によって入力信号振幅に対応したディジタ
ル値を作り、これをＤ／Ａコンバータ３でアナログ信号
に変換して、電源電圧制御回路４に制御信号として供給
する構成となっている。

【０００８】この図３４の構成は、Ｄ／Ａコンバータ
３、Ａ／Ｄコンバータ７およびＲＯＭ８を使用するた
め、図３３の構成と同様にディジタル回路が発生する雑
音による送信信号のＳ／Ｎ劣化、消費電力の増加といっ
た欠点を有するほか、小型化の難しい方向性結合器５を
必要とするため、これを含む入力信号振幅検出系と電源
電圧制御系を電力増幅器１に一体化することは技術的に
困難となり、温度補償の実施は一層難しくなる。

【０００９】また、電力増幅器１より前段で方向性結合
器５により入力信号を分岐して入力信号振幅を検出して
いるので、電力増幅器１を一般によく使用される２段構
成とする場合、初段の増幅特性の変動、例えば利得やバ
イアスの変動があってもそれを検出できず、これらの変
動に対応できないという欠点もある。さらに、図３３お
よび図３４の構成はいずれも本質的にオープンループ制
御であるため、電力増幅器１における個々の増幅素子の
特性がばらつく場合、これを適時補償することが難し
い。この問題を実際の測定結果を示して説明する。

【００１０】２段構成の電力増幅器における初段および
終段のＦＥＴのゲートバイアス、すなわちゲート・ソー
ス間電圧（Ｖｇｓ）を調整することによる線形性の改善
を１０個のサンプルについて個々に行い、それら１０個
のサンプルのうち代表的な５個のサンプルについて隣接
チャネル漏洩電力を満たした場合の電力付加効率を測定
した結果を図３５に示す。隣接チャネル漏洩電力−５０
ｄＢにおいて４２％以上の電力付加効率が実現され、１
Ｗ以上の送信電力が確保されていることが分かる。この
最適条件での初段ＦＥＴのゲートバイアスは−４．３Ｖ
〜−５．４Ｖであり、最頻値は−５．１Ｖであった。ま
た、終段のＦＥＴのゲートバイアスは−３．０Ｖ〜−
３．４Ｖであり、最頻値は−５．１Ｖであった。

【００１１】実際には個々のサンプル毎にトリミングを
行ってゲートバイアスを調整することは量産性の面から
好ましくないので、ゲートバイアスを上述のような最頻
値とする方法が考えられる。この方法を採用した場合の
同様の測定結果を図３６に示す。最頻値とはいっても最
適値とは若干値が異なるため、特性が劣化している。隣
接チャネル漏洩電力−５０ｄＢにおいて電力付加効率が
３５％に低下し、送信電力も０．６Ｗ以下に低下した。
また、特に個々のばらつきが大きくなっていることが確
認できる。

【００１２】このようなばらつきの対策のために良く用
いられる方法として、電力増幅器の出力をモニタし、所
望値との差をなくすようにフィードバック制御を行う方
法が提案されているが、高周波を扱う電力増幅器の場
合、出力をモニタするための検出回路の規模が大きくな
り、小型化に適した方法とはいえない。また、モノリシ
ック化ＩＣに適さないため、携帯電話機のような小型無
線機器に使用される電力増幅器には適さない。

【００１３】

【発明が解決しようとする課題】上述したように、従来
方式のドレイン制御リニアライザを用いた電力増幅装置
では、入力信号振幅の検出にディジタル回路を必要とす
るため、ディジタル回路で発生する雑音により送信信号
のＳ／Ｎを劣化させ、またディジタル回路の使用により
消費電力が増加するという問題や、入力信号振幅検出系
および電源電圧制御系を電力増幅器に一体化することが
困難であるために温度補償が難しく、さらに増幅素子の
ばらつきを補償することも困難であるため安定した動作
が得にくいという問題があった。

【００１４】本発明はこのような従来技術の問題点を解
消し、線形性と高い動作効率を両立することができ、ま
た出力のＳ／Ｎが高く、温度補償や増幅素子のばらつき
補償が容易な電力増幅装置を提供することを目的とす
る。

【００１５】

【課題を解決するための手段】上記の課題を解決するた
め、本発明の電力増幅装置は入力信号を増幅する第１の
増幅手段と、第１の増幅手段の出力信号を増幅する第２
の増幅手段と、第１の増幅手段の電源電流に対応した信
号を入力とするアナログ関数発生器を含み、該関数発生
器の出力に従って第２の増幅手段の電源電圧を制御する
制御手段とを備え、第１の増幅手段の電源電流に対して
前記第２の増幅手段の電源電圧が一義的に定まる関係と
なるように該第１の増幅手段および第２の増幅手段の入
力バイアスを設定したことを特徴とする。

【００１６】

【００１７】また、本発明は高周波入力を増幅する多段
構成の電力増幅装置において、終段の電力増幅手段の電
源電流を検出して該電源電流に応じた出力信号を得る電
流検出手段と、この電流検出手段の出力信号と基準信号
との差を検出してその差に応じた出力信号を得る差信号
検出手段と、この差信号検出手段の出力信号を前記高周
波入力が有りのときに検出して高周波入力が無い期間中
保持することにより制御信号を発生し、該制御信号によ
って前記終段の電力増幅手段の入力バイアスを制御する
制御手段とを備えたことを特徴とする。

【００１８】さらに、本発明は変調信号からなる高周波
入力を増幅する多段構成の電力増幅装置において、初段
の電力増幅手段の電源電流を検出して該電源電流に応じ
た出力信号を得る電流検出手段と、この電流検出手段の
出力信号を前記高周波入力の変調信号周期以上の時定数
で積分する積分手段と、この積分手段の出力信号と基準
信号との差を検出してその差に応じた出力信号を得る差
信号検出手段と、この差信号検出手段の出力信号を前記
高周波入力が変調有りのとき検出して変調無しの期間中
保持することにより制御信号を発生し、該制御信号によ
って前記終段の電力増幅手段の入力バイアスを制御する
制御手段とを備えたことを特徴とする。

【００１９】

【作用】本発明においては、第１の増幅手段が例えばＡ
Ｂ級あるいはＡ級動作といった線形性の良い増幅器の場
合、その電源電流が入力信号振幅に対応することに着目
して、この電源電流に従って第２の増幅手段の電源電圧
を制御する。これにより第２の増幅手段が例えばＦ級動
作の増幅器のように線形性が悪い場合でも、ドレイン制
御リニアライザの原理によって線形性に優れた高効率の
電力増幅装置が得られる。

【００２０】この電力増幅装置は従来のドレイン制御リ
ニアライザと異なり、入力信号振幅検出系にディジタル
回路を用いる必要がないため、ディジタル回路が発生す
る雑音による出力のＳ／Ｎ劣化や、消費電力の増大とい
う問題がなく、また入力信号振幅検出系および電源電圧
制御系を増幅部と一体化することができるため、温度補
償や増幅素子のばらつき補償の実施が容易となる。さら
に、第１の増幅手段の電源電流から入力信号振幅を検出
するため、２段構成の電力増幅装置を構成する場合、初
段（第１の増幅手段）の利得やバイアスなどの増幅特性
の変動も電源電流の変化として併せて検出でき、これら
の変動に対応した制御が可能となる。しかも、この電力
増幅装置は変調器など他の部分と独立して自己完結的に
実現できるため、設計の自由度が高く、他の部分との信
号線も少なくて済む。

【００２１】また、第１の増幅手段の電源電流に従って
第２の増幅手段の電源電圧を制御する制御手段がアナロ
グ関数発生器を含む場合、両者の関係が一義的に定まる
関係、例えば１対１となるように第１および第２の増幅
手段の入力バイアスを設定することにより、関数発生器
の実現が容易となり、かつ関数発生器の入出力特性を選
ぶことで電力増幅装置の線形性を改善することができ
る。

【００２２】また、本発明では高周波入力を増幅する多
段構成の電力増幅装置において、終段の電力増幅手段の
電源電流に応じた信号と基準信号との差信号を高周波入
力が有りのとき検出し高周波入力が無い期間中保持して
得られる制御信号によって終段の電力増幅手段の入力バ
イアスを制御することによって、低歪を実現できる条件
で終段の電力増幅手段の電源バイアス電流を制御するこ
とが可能となる。

【００２３】さらに、本発明では変調信号からなる高周
波入力を増幅する多段構成の電力増幅装置において、終
段の電力増幅手段の電源電流に応じた信号を高周波入力
の変調信号周期以上の時定数で積分し、その積分した信
号と基準信号との差信号を高周波入力が変調有りのとき
検出し変調無しの期間中保持して得られる制御信号によ
って終段の電力増幅手段の入力バイアスを制御すること
によって、低歪みを実現できる条件で初段の電力増幅手
段の電源バイアス電流を制御することが可能となる。

【００２４】これらの構成によっても、ディジタル回路
を用いることなく線形性に優れた電力増幅装置の線形化
が可能となるため、出力のＳ／Ｎ劣化や消費電力の増大
という問題が解決される。また、線形化制御のための検
出系および制御系は回路規模が小さいために増幅部と一
体化することが可能であるため、温度補償や増幅素子の
ばらつき補償が容易となる。さらに、この電力増幅装置
も自己完結的に実現でき、設計の自由度などの面で有利
となる。

【００２５】

【実施例】以下、図面を参照して本発明の実施例を説明
する。 （第１の実施例）図１は、第１の実施例に係る電力増幅
装置のブロック図である。端子１０に入力される入力信
号は二分岐され、第１の増幅器１１と第２の増幅器１２
に供給される。第１の増幅器１１は例えばＡ級またはＡ
Ｂ級増幅器などの線形性の良い電力増幅器であり、第２
の増幅器１２は例えばＦ級増幅器などの高効率であるが
線形性の悪い電力増幅器である。電源電圧制御回路１３
は、第１の増幅器１１から電源電流に応じた信号を検出
し、それに基づいて第２の増幅器１２の電源電圧を制御
することによって、第２の増幅器１２を線形化させるも
のである。

【００２６】すなわち、第１の増幅器１１はたとえＡ級
動作であっても、使用する増幅素子（ＦＥＴまたはバイ
ポーラトランジスタ）の特性により、その電源電流（例
えばドレイン電流）は入力信号振幅によって変動する。
特に第１の増幅器１１がＡＢ級動作の場合、その電源電
流は入力信号振幅に比例する。このため、電源電圧制御
回路１３によって第１の増幅器１１の電源電流に従って
第２の増幅器１２の電源電圧（例えばドレイン電圧）を
制御することで、第２の増幅器１２の入出力特性を線形
化することが可能であり、端子１４より低歪の出力信号
を得ることができる。

【００２７】（第２の実施例）図２は、第２の実施例に
係る電力増幅装置のブロック図であり、第１の増幅器１
１の電源電流から入力信号振幅を検出するための検出回
路１５を別に設けている。この検出回路１５の出力信号
は電源電圧制御回路１３に供給され、電源電圧制御回路
１３は図１の場合と同様の制御を行う。

【００２８】（第３の実施例）図３は、第３の実施例に
係る電力増幅装置のブロック図であり、第１の増幅器１
１と第２の増幅器１２は縦続接続されている。すなわ
ち、この電力増幅装置は２段構成であり、初段の第１の
増幅器１１は、終段の第２の増幅器１２の励振段となっ
ている。この場合も、図２と同様に検出回路１５および
電源電圧制御回路１３を設けて、第１の増幅器１１の電
源電流に応じて第２の増幅器１２の電源電圧を制御する
ことにより、第２の増幅器１２の入出力特性を線形化す
ることができる。

【００２９】以上の実施例において、第２の増幅器１２
の増幅素子にＦＥＴを用いた場合、電源電圧制御回路１
３はドレイン制御リニアライザを構成する。図４は、こ
のドレイン制御アナライザの原理を示す図であり、横軸
は入力信号振幅、縦軸は出力信号電力である。入力信号
振幅の変化に対して、第２の増幅器１２の電源電圧すな
わちドレイン電圧を直線Ａとの交点上に位置するように
制御することにより、第２の増幅器１２の飽和特性すな
わち高効率特性を維持しつつ、線形性を保つことができ
る。

【００３０】図５は、実験データを基に作成した第１の
増幅器１１のドレイン電流Ｉd1と第２の増幅器１２のド
レイン電圧Ｖd2との関係を示すグラフである。図５中、
破線はドレイン電圧の制御目標値であり、実線はドレイ
ン電圧制御の許容誤差範囲を示している。実際の装置で
は必ず有限の制御誤差を伴うので、このような許容誤差
範囲を設定している。この許容誤差範囲は、第２の増幅
器１２の出力信号電力の誤差が０．２ｄＢとなる条件で
求めたものであるが、これは必要とされる線形性に応じ
て設定すれば良い。

【００３１】このように本発明の電力増幅装置では、第
１の増幅器１１の電源電流から入力信号振幅を検出し、
それに従って第２の増幅器１２の電源電圧を制御するた
め、図３３および図３４に示した従来の電力増幅装置に
おける欠点のほとんどが解決される。すなわち、入力信
号振幅の検出回路にディジタル回路を必要としないた
め、雑音の発生による出力のＳ／Ｎ低下や消費電力の増
加の問題がない。また、図３３のように変調器と電力増
幅器との間に信号線を追加する必要がなく、しかも変調
器と電力増幅器を独立して設計でき、設計の自由度が増
す。さらに、入力信号振幅の検出のために図３４におけ
る方向性結合器５や検波器６のような小型化の障害とな
る部品が不要となる。

【００３２】また、検出回路１５や電源電圧制御回路１
３は、回路規模が小さいため増幅器１１，１２と一体化
することが容易である。これにより、検出回路１５およ
び電源電圧制御回路１３に対し増幅器１１，１２と同様
の温度変化を持たせることができるので、電源電圧制御
回路１３による制御信号の温度補償を容易に実施するこ
とができる。しかも、このように検出回路１５と電源電
圧制御回路１３を増幅器１１，１２と一体にＩＣ化した
場合、使用するトランジスタ等の素子の特性のばらつき
が少なく同一特性が得やすいので、補償回路が簡単とな
る。

【００３３】さらに、一般に良く使用される２段構成の
電力増幅装置において、図３４のように電力増幅増幅装
置に到達する以前に入力信号振幅の検出を行わず、初段
の増幅器（第１の増幅器１１）の電源電流を検出するこ
とで入力信号振幅を検出するため、初段の増幅特性の変
動、例えば利得変動やバイアス変動があっても、この変
動によって終段の増幅器（第２の増幅器１２）の電源電
圧制御が影響を受けることがなく、安定した動作が期待
できる。

【００３４】（第４の実施例）図６は、図３の実施例を
より具体化した第４の実施例を示す図である。図６にお
いて、端子２０に入力される信号は第１の増幅器１１に
相当する励振段ＦＥＴ２１のゲートに供給される。励振
段ＦＥＴ２１は例えばＡＢ級で動作するものとする。Ｆ
ＥＴ２１のドレインには共振回路２２が接続され、共振
回路２２の出力側は結合コンデンサ２３を介して第２の
増幅器１２に相当する終段のＦ級電力増幅用ＦＥＴ（以
下、終段ＦＥＴ）２４のゲートが接続される。終段ＦＥ
Ｔ２４のドレインは、高調波処理回路２５に接続され
る。高調波処理回路２５は、終段ＦＥＴ２４をＦ級動作
させるため奇数次高調波に対してオープン、偶数次高調
波に対してショートとなる回路であり、その出力側は結
合コンデンサ２６を介して出力端子２７に接続される。

【００３５】励振段ＦＥＴ２１のドレインには、共振回
路２２およびドレイン電流検出抵抗２８を介してドレイ
ン電圧が印加される。ドレイン電流検出抵抗２８は、励
振段ＦＥＴ２１のドレイン電流を検出してその電流に比
例した電圧を発生するものであり、その両端には交流結
合用コンデンサ２９ａ，２９ｂを介してアナログ関数発
生器３０が接続され、アナログ関数発生器３０の出力は
ドレイン電圧制御回路３１に入力されている。ドレイン
電流検出抵抗２８、コンデンサ２９ａ，２９ｂおよびア
ナログ関数発生器３０が図３における検出回路１５に相
当する。また、ドレイン電圧制御回路３１は図３の電源
電圧制御回路１３に相当し、アナログ関数発生器３０の
出力によって制御されたドレイン電圧を高調波処理回路
２５を介して終段ＦＥＴ２４のドレインに供給する。

【００３６】コンデンサ２９ａ，２９ｂはアナログ関数
発生器３０を交流的にドレイン電流検出抵抗２８と結合
することにより、励振段ＦＥＴ２１の直流的なオフセッ
トを軽減するためのものである。また、コンデンサ２９
ａ，２９ｂは温度変動によるＦＥＴ２１のバイアス点の
変動の影響も軽減して、ＦＥＴ２１のドレイン電流のよ
り正確な検出を可能とし、ドレイン制御リニアライザの
安定動作を図る上でも効果がある。なお、コンデンサ２
９ａ，２９ｂを除去しアナログ関数発生器３０をドレイ
ン電流検出抵抗２８に直接接続してもよい。

【００３７】ここで、実際に電力増幅装置を設計するに
際して重要な条件がある。それは、励振段ＦＥＴ２１の
ドレイン電流（電源電流）と終段ＦＥＴ２４のドレイン
電圧（電源電圧）との関係が１対１となるように、すな
わち前者に対して後者が一義的に定まる関係にすること
である。両者の関係は、ＦＥＴ２１，２４のゲートバイ
アス（入力バイアス）条件で変化する。このことを具体
的な測定データを参照して詳しく説明する。

【００３８】図７は、周囲温度を固定した上で、ＦＥＴ
２１，２４のゲートバイアスをパラメータとして、電力
増幅装置の線形性が得られるようにアナログ関数発生器
３０を設計した場合の励振段ＦＥＴ２１のドレイン電流
Ｉd1と終段ＦＥＴ２４のドレイン電圧Ｖd2との関係を示
している。曲線ＡではＩd1とＶd2は１対１の関係であ
り、この関係は関数発生器３０により容易に記述でき
る。換言すれば、関数発生器３０の実現が容易となる。
一方、曲線Ｂ，ＣではＩd1とＶd2の関係は１対１でな
く、Ｉd1が比較的小さい領域で同一のＩd1に対してＶd2
を２種類発生させる必要があるため、Ｉd1とＶd2の関係
の過去の履歴を基にＶd2を決定せねばならず、関数発生
器３０の実現が難しく制御が複雑となる。

【００３９】ここで、本発明者らの実験によれば、ＦＥ
Ｔのゲート・ソース間を短絡し、十分なドレイン電圧を
印加したときに流れる飽和ドレイン電流（Ｉdss とい
う）に換算したＦＥＴ２１，２４の適切なゲートバイア
スを求めたところ、ＦＥＴ２１については、 (1/8)Ｉds
s21 以下、ＦＥＴ２４については (1/4)Ｉdss24 の範囲
に選定することにより、図７の曲線ＡのようなＩd1とＶ
d2との１対１の関係が得られることを見出した。但し、
このようなゲートバイアスの条件はＦＥＴ２１，２４の
高周波終端条件によって変化するので、あくまでＩd1と
Ｖd2が１対１の関係となるように条件設定するのが基本
である。

【００４０】また、本実施例によると、前述した第１〜
第３の実施例による利点に加えて、温度変化による電力
増幅装置の特性変動、例えば利得変動が生じても、自己
補償されて安定した動作が得られるという利点がある。
この利点について、具体的な測定データを用いて詳細に
説明する。電力増幅装置では大きな発熱を生じ、その内
部温度は周囲温度や動作時間などの諸条件で変化する。
図８は、図６のような２段構成の電力増幅装置の入出力
特性（入力電力Ｐinと出力電力Ｐout の関係）を温度を
パラメータとして測定した結果を示したものであり、０
℃，５０℃，１００℃の場合の特性について示してい
る。温度上昇に伴い、同一の入力電力に対して出力電力
は低下することが分かる。従って、温度が上昇した場合
でも低い温度の場合と同一の出力電力を維持するために
は、入力電力を増加させるか、もしくは終段ＦＥＴ２４
のドレイン電圧Ｖd2を上昇させる必要がある。

【００４１】そこで、次に温度が変化した場合の励振段
ＦＥＴ２１のドレイン電流Ｉd1を図９に示す。図９
（ａ）は入力電力Ｐinが小さく、励振段ＦＥＴ２１がほ
ぼアイドル状態で動作している場合、（ｂ）は入力電力
Ｐinが最大レベルの場合であり、横軸は温度Ｔcjであ
る。いずれの場合も、温度上昇に伴ってドレイン電流Ｉ
d1が増大する傾向にあることが分かる。また、図９
（ａ）（ｂ）によるとＰinが小さく励振段ＦＥＴ２１が
アイドル状態にあるときは５０℃の温度上昇に対してＩ
d1が約１０％ほど増加し、Ｐinが最大レベルの状態では
同じ温度上昇に対してＩd1は約５％増加する。すなわ
ち、励振段ＦＥＴ２１のドレイン電流Ｉd1は温度上昇に
伴って５〜１０％程度増加する。

【００４２】従って、温度がある一定値（これを仮に基
準温度とする）より上昇した場合、励振段ＦＥＴ２１の
ドレイン電流Ｉd1が増加することにより、アナログ関数
発生器３０には基準温度でのドレイン電流に対応した電
圧よりも増加した電圧が入力されるため、該アナログ関
数発生器３０は終段ＦＥＴ２４のドレイン電圧Ｖd1が基
準温度でのドレイン電圧よりも増加するように、ドレイ
ン電圧制御回路３１を制御することになる。これは温度
が上昇すると出力電力Ｐout を増加させることを意味
し、図８に示したような温度による入出力特性の変動を
補償することができる。

【００４３】次に、アナログ関数発生器３０の望ましい
設計手順について説明する。上述のような温度補償を行
うことを考えたとき、まず関数発生器３０を温度補償範
囲の上限で設計し、逐次低い温度について設計していく
方法と、逆に関数発生器３０を温度補償範囲の下限で設
計し、逐次高い温度について設計していく方法の二つが
考えられる。

【００４４】図１０は、関数発生器３０を種々の温度で
設計した場合の励振段ＦＥＴ２１のドレイン電流Ｉd1と
終段ＦＥＴ２４のドレイン電圧Ｖd2との所望の関係を示
したものであり、０℃，５０℃，１００℃のそれぞれの
場合の特性である。同図に示されるように、一般に０℃
のような低い温度で設計した特性がドレイン電流Ｉd1に
対するドレイン電圧Ｖd2の定義域を広くできるので、例
えば１００℃での設計特性で発生する斜線で示すような
未定義域、つまりＩd1に対してＶd2を定義できない領域
をなくすことができ、関数発生器３０の出力電圧に不連
続が生じるのを避けることができる。

【００４５】（第５の実施例）図１１は、図６をさらに
具体化して示す第５の実施例を示す図である。第１の増
幅器１１である図６の励振段ＦＥＴ２１のドレイン電流
に応じた信号は、前置増幅器３５によって増幅された
後、アナログ関数発生器３０に入力される。アナログ関
数発生器３０は、この例では演算増幅器３６とツェナー
ダイオード３７からなる折れ線アナログ関数発生器であ
り、図１２に示すように、図５に示したドレイン電流Ｉ
d1とドレイン電圧Ｖd2の関係の許容誤差範囲である破線
で示すウインドウの中の値を最少の本数の折れ線、具体
的にはＡ，Ｂ，Ｃの３本で近似したものである。なお、
当然のことながら、このアナログ関数発生器３０の特性
は、最終的にＦ級増幅用の終段ＦＥＴ２４をドライブす
るＦＥＴ３９の直流特性および該ＦＥＴ３９を駆動する
直流増幅器３８の特性を考慮した上で決定される。

【００４６】図１３の実線は、図１１の電力増幅装置を
用いて８００ＭＨｚ帯のＱＰＳＫ波を増幅した場合の出
力波形をスペクトラムアナライザの表示波形で示したも
のであり、ドレイン制御リニアライザを用いない場合の
破線で示す出力波形と比較して、隣接チャネル漏洩電力
の抑圧が良好に行われていることが確認できる。図１４
は、図１１の電力増幅装置を用いて８００ＭＨｚ帯のＱ
ＰＳＫ波を増幅した場合の入出力特性を温度をパラメー
タとして示したものであり、０℃，５０℃，１００℃で
の測定結果を示している。また、参考例として図１５に
図３４に示した従来の電力増幅装置の同様の入出力特性
を示す。これらの結果から、本実施例により温度変化に
対する出力電力の変化が低減されることが分かる。

【００４７】（第６の実施例）図１６は、第６の実施例
の要部の構成を示す図であり、Ｆ級増幅用である終段Ｆ
ＥＴ２４のドレイン側にドレイン電圧制御回路における
ドライブ用ＦＥＴ３９が接続され、このドライブ用ＦＥ
Ｔ３９には電池４１から直接電源が供給されている。一
方、携帯電話機のなどの無線機器における電力増幅装置
以外の他の無線部には、電池４１から安定化電源回路４
２を介して電源が供給される。

【００４８】このように図１〜図３に示した電源電圧制
御回路１３や、図６または図１１のドレイン電圧制御回
路３１の電源電圧制御機能を利用することにより、最も
電力を消費する終段ＦＥＴ２４のドレイン側に安定化電
源回路を設ける必要がなくなるため、回路構成が簡単と
なって小型化を図ることができるとともに、低消費電力
化が可能となる。

【００４９】（第７の実施例）図１７は、第７の実施例
の要部の構成を示す図であり、励振段ＦＥＴ２１の電源
電流検出をソース側に接続した検出回路１５によって行
っている。この実施例によると、部品配置の関係から検
出回路１５と共振回路２２との分離が容易となる場合が
ある。

【００５０】（第８の実施例）図１８は、第８の実施例
の要部の構成を示す図であり、ドレイン電圧制御回路３
１は終段ＦＥＴ２４のソース側に接続されている。この
実施例によっても、ＦＥＴ２４のドレイン電圧の制御が
可能である。

【００５１】（第９の実施例）図１９は、第９の実施例
の要部の構成を示す図であり、終段ＦＥＴ２４のドレイ
ン側に共振回路４３を介してドレイン電圧制御回路のド
ライブ用ＦＥＴ３９が接続され、このドライブ用ＦＥＴ
３９には電池４１から直接電源が供給されている。一
方、携帯電話機のなどの無線機器における電力増幅装置
以外の他の無線部には、電池４１から安定化電源回路４
２を介して電源が供給される。

【００５２】（第１０の実施例）図２０は、第７の実施
例をより具体化した第１０の実施例の要部の構成を示す
図であり、励振段ＦＥＴ２１のソースにドレイン電流検
出抵抗２８が接続され、この抵抗２９の端子電圧がアナ
ログ関数発生器３０を介してドレイン電圧制御回路３１
に入力されている。これにより、部品配置の関係からド
レイン電流検出抵抗２８と高周波共振回路２２との分離
が容易となる場合がある。また、この実施例において
も、ドレイン電圧制御回路３１を出力段ＦＥＴ２４のソ
ース側に接続してもよい。

【００５３】（第１１の実施例）図２１は、第１１の実
施例に係る電力増幅装置の構成を示す図である。図２１
において、端子５０には図示しない励振段からの高周波
入力が供給され、終段の電力増幅器を構成するＦＥＴ
（以下、終段ＦＥＴという）５１のゲートに与えられ
る。ＦＥＴ５１のドレインには同調回路５２が接続さ
れ、同調回路５２の出力側は結合コンデンサ５３を介し
て出力端子５４に接続されている。

【００５４】また、終段ＦＥＴ５１のドレインには、同
調回路５２およびドレイン電流検出抵抗５５を介して図
示しないドレイン電源からドレイン電圧が印加される。
ドレイン電流検出抵抗５５の両端電圧は、コンデンサ５
６ａ，５６ｂを介して前置増幅器５７に入力され、ここ
で適当なレベルまで増幅された後、差動増幅器５８の一
方の入力端に入力される。差動増幅器５８の他方の入力
端には、終段ＦＥＴ５１の所望のドレイン電流に対応し
た基準電圧５９が与えられている。従って、差動増幅器
５８の出力には前置増幅器５７の出力電圧と基準電圧５
９との差電圧が得られる。

【００５５】差動増幅器５８の出力電圧は、出力制御回
路６０に入力される。出力制御回路６０はサンプルホー
ルド回路により構成され、終段ＦＥＴ５１への高周波入
力の有無に応じた高周波入力ステイタス信号６１がサン
プリングパルスとして与えられている。すなわち、出力
制御回路６０は高周波入力ステイタス信号６１が「高周
波入力有り」を示している時サンプル状態となって、差
動増幅器５８の出力電圧をサンプルし、高周波入力ステ
イタス信号６１が「高周波入力無し」を示している時ホ
ールド状態となって、サンプルした電圧を高周波入力無
しの期間中ホールドする。出力制御回路６０の出力電圧
は、高周波阻止用インダクタ６２を介して終段ＦＥＴ５
１のゲートに制御信号としてフィードバックされ、ＦＥ
Ｔ５１のゲートバイアス（ゲート・ソース間電圧Ｖｇ
ｓ）を制御する。

【００５６】このように構成された電力増幅装置では、
終段ＦＥＴ５１のドレイン電流が基準電圧５９で定まる
所望値となるように制御される。従って、基準電圧５９
を適当に定めることにより、低歪みを実現できる条件に
終段ＦＥＴ５１のドレイン電流を合わせ込むことができ
る。本実施例の効果を確認するために行った実験結果を
以下に示す。従来の技術の項で述べたような２段構成の
電力増幅装置を用いて測定を行った。まず、この電力増
幅装置の線形性を最良とする動作条件、特に終段のドレ
イン電流を分析したところ、最適の動作条件では無信号
時のドレイン電流が１５０ｍＡ付近に集中していること
が明らかとなった。そこで、無信号時の終段のゲートバ
イアスを調整してドレイン電流を１５０ｍＡとし、線形
性の改善が見られるかどうかを１０個のサンプルについ
て測定した。これら１０個のサンプルのうち代表的な５
個のサンプルについて、隣接チャネル漏洩電力を満たし
た場合の電力付加効率を測定した結果を図２２に示す。
隣接チャネル漏洩電力−５０ｄＢにおいて４２％以上の
電力付加効率が実現されると共に、１Ｗ以上の送信電力
が確保され、最適条件の場合とほとんど変わらない結果
が得られていることが分かる。

【００５７】（第１２の実施例）図２３は、第１２の実
施例に係る電力増幅装置の構成を示す図である。図２３
において、端子７０には変調された高周波入力が供給さ
れ、初段の電力増幅器であるＦＥＴ（以下、初段ＦＥＴ
という）７１のゲートに与えられる。ＦＥＴ７１のドレ
インには同調回路７２が接続され、同調回路７２の出力
側は結合コンデンサ７３を介して出力端子７４に接続さ
れている。

【００５８】また、初段ＦＥＴ７１のドレインには、同
調回路７２およびドレイン電流検出抵抗７５を介して図
示しないドレイン電源からドレイン電圧が印加される。
ドレイン電流検出抵抗７５の両端電圧は、コンデンサ７
６ａ，７６ｂを介して前置増幅器７７に入力され、ここ
で適当なレベルまで増幅された後、積分回路７８に入力
される。積分回路７８の時定数は、高周波入力である変
調信号の周期以上に選ばれている。従って、積分回路７
８の出力には変調時の初段ＦＥＴ７１のドレイン電流の
平均値に対応した信号が出力される。

【００５９】積分回路７８の出力信号は差動増幅器７９
の一方の入力端に入力される。差動増幅器７９の他方の
入力端には、初段ＦＥＴ７１の所望のドレイン電流に対
応した基準電圧８０が与えられている。従って、差動増
幅器７９の出力には前置増幅器７７の出力電圧と基準電
圧８０との差電圧が得られる。差動増幅器７９の出力電
圧は、出力制御回路８１に入力される。出力制御回路８
１はサンプルホールド回路により構成され、初段ＦＥＴ
７１のゲートへの高周波入力である変調信号の変調の有
無に応じた変調ステイタス信号８２がサンプリングパル
スとして与えられている。

【００６０】すなわち、出力制御回路８１は変調ステイ
タス信号８２が「変調有り」を示している時サンプル状
態となって、差動増幅器７９の出力電圧をサンプルし、
変調ステイタス信号８２が「変調無しの」を示している
時ホールド状態となって、サンプルした電圧を変調無し
の期間中ホールドする。出力制御回路８１の出力電圧
は、高周波阻止用インダクタ８３を介して初段ＦＥＴ７
１のゲートに制御信号としてフィードバックされ、ＦＥ
Ｔ７１のゲートバイアス（ゲート・ソース間電圧Ｖｇ
ｓ）を制御する。

【００６１】次に、本実施例の電力増幅装置の動作原理
を測定結果を用いて説明する。２段構成の電力増幅装置
において、初段ＦＥＴのドレイン電流の分析を行った。
１０個のサンプルについて電力増幅装置の線形性を最良
とするように初段ＦＥＴおよび終段ＦＥＴのゲートバイ
アスを調整した後、ゲートバイアスを固定した。この状
態で高周波入力電力を変化させ、個々のサンプルの初段
ＦＥＴのドレイン電流Ｉd1を測定した。１０個のサンプ
ルのうち代表的な５個のサンプルについて、入力電力と
初段ＦＥＴのドレイン電流Ｉd1との関係を測定した結果
を図２４（ａ）に示す。また、図２４（ｂ）に図２３に
おける積分回路７８の出力電圧、すなわちドレイン電流
Ｉd1の積分値を示す。

【００６２】図２４（ａ）から微小入力時のドレイン電
流Ｉd1は、２８ｍＡ〜５５ｍＡの範囲でばらついている
ことが分かる。一方、微小入力時にドレイン電流Ｉd1の
少ないサンプルは、入力電力増加時のドレイン電流Ｉd1
の増加量が少ない。図２５（ａ）は、初段ＦＥＴのゲー
トバイアスを１Ｖ変化させた場合の入力電力とドレイン
電流Ｉd1との関係を測定した結果である。図２４（ａ）
と傾向は一致しているが、図２５（ｂ）に示すようにド
レイン電流Ｉd1の積分値は大きく異なっている。以上を
まとめると、線形性の高い状態ではドレイン電流Ｉd1の
積分値は、ある値付近に集中していると考えられる。

【００６３】そこで、図２３に示したように積分回路７
８により初段ＦＥＴ７１のドレイン電流に応じた電圧信
号を積分して得られた出力電圧が基準電圧８０と等しく
なるように、差動増幅器７９および出力制御回路８１を
介して初段ＦＥＴ７１のゲートバイアスを制御すれば、
基準電圧８０を適当に設定することにより線形性を向上
させることができる。

【００６４】（第１３の実施例）２段構成の電力増幅装
置において、線形性をさらに高めるために、図２１の実
施例のように高周波入力が無いときの終段ＦＥＴのゲー
トバイアスを制御して終段ＦＥＴのドレイン電流が所望
値（例えば１５０ｍＡ）に調整する構成と、第１〜第１
０の実施例で説明したドレイン制御リニアライザを用い
た構成を併用することも有用である。

【００６５】図２６は、実験データを基に作成した初段
ＦＥＴのドレイン電流Ｉd1と、終段ＦＥＴのドレイン電
圧Ｖd2との関係を示すグラフである。図２６中、点線は
ドレイン電圧の制御目標値であり、実線および破線はド
レイン電圧制御の許容誤差範囲を示している。実際の装
置では必ず有限の制御誤差を伴うので、このような許容
誤差範囲を設定している。この許容誤差範囲は、終段Ｆ
ＥＴの出力信号電力の誤差が０．２ｄＢとなる条件で求
めたものであるが、これは必要とされる線形性に応じて
設定すれば良い。

【００６６】図２６を見ると明らかなように、出力段Ｆ
ＥＴのドレイン電圧Ｖd2の所望値は高周波入力の信号振
幅、すなわち初段ＦＥＴのドレイン電流Ｉd1に比例して
いることが分かる。参考までに、先に示した図１２は高
周波入力無しのときの終段ＦＥＴのゲートバイアスを調
整しない場合のドレイン電流Ｉd1に対するドレイン電圧
Ｖd2の関係を示しており、両者の関係は直線的にないた
め、先に示したような関数発生器が必要となっていた。
本実施例では、このような関数発生器は不要である。

【００６７】このように本実施例によれば、高周波入力
の信号振幅に比例したドレイン電圧Ｖd2を終段ＦＥＴに
印加することにより、関数発生器を必要とすることなく
線形性を向上することができる。

【００６８】（第１４の実施例）図２７は、第１３の実
施例をより具体化した第１４の実施例に係る電力増幅装
置の構成を示す図であり、先に図２１および図２３と同
一部分に同一符号を付している。この実施例では、第１
〜第１０の実施例で説明したドレイン制御リニアライザ
を組合わせるため、前置増幅器７７の出力信号をドレイ
ン電圧制御回路９１に導き、このドレイン電圧制御回路
９１によって終段ＦＥＴ５１のドレイン電圧を調整する
ためＦＥＴ９２の抵抗値を制御するようにしている。こ
れにより、終段ＦＥＴ５１のドレイン電圧を初段ＦＥＴ
７１のドレイン電流つまり高周波入力の信号振幅に比例
するように制御することができる。

【００６９】図２８は、サンプルを変えて図２６と同様
に初段ＦＥＴのドレイン電流Ｉd1と終段ＦＥＴのドレイ
ン電圧Ｖd2との関係を測定した結果を示すグラフであ
り、点線はドレイン電圧の制御目標値、実線および破線
はドレイン電圧制御の許容誤差範囲を示している。各サ
ンプルＢ，Ｃでドレイン電圧の制御目標値とドレイン電
流Ｉd1（高周波入力の信号振幅）との関係は直線的であ
るものの、その直線の傾き（比例定数）とオフセット電
圧に差が生じている。この比例定数とオフセット電圧の
差は、ドレイン電圧制御回路９１によって特性を調整す
ることによって補償することが可能である。

【００７０】このように本実施例によれば、第１３の実
施例のように高周波入力の信号振幅に比例したドレイン
電圧を終段ＦＥＴに印加する際、その比例定数とオフセ
ット値を可変としたことにより、飽和領域で動作する個
々のＦＥＴの特性のばらつきを吸収することができる。

【００７１】（第１５の実施例）図２９は、第１５の実
施例に係る要部の構成を示す図であり、端子１００には
変調された高周波入力が供給され、初段ＦＥＴ１０１の
ゲートに与えられる。このＦＥＴ１０１のドレインに
は、同調回路１０２をおよびドレイン電流検出抵抗１０
３を介して図示しないドレイン電源からドレイン電圧が
印加される。

【００７２】ドレイン電流検出抵抗１０３の両端電圧
は、コンデンサ１０４ａ，１０４ｂを介して前置増幅器
１０５に入力される。前置増幅器１０５の出力は、整流
平滑回路１０６を介して電圧比較器１０７に入力され、
適当な基準電圧１０８と比較されることによって、ＦＥ
Ｔ１０１のゲートへの高周波入力である変調信号の変調
の有無が反転される。

【００７３】このように本実施例では、電圧比較器１０
７から図２３に示した実施例で必要な変調ステイタス信
号が得られる。従って、外部から変調ステイタス信号を
入力する必要がなくなり、電力増幅装置と外部との接続
信号線数および外部端子数を減らすことができる。

【００７４】（第１６の実施例）図３０は、第１６の実
施例に係る要部の構成を示す図であり、間欠動作を行う
電力増幅装置を安全に起動するために、初段ＦＥＴ７１
および終端ＦＥＴ５１からなる２段構成の電力増幅装置
において、各ＦＥＴ７１，５１のゲートおよびドレイン
のバイアスをタイミングを変えて投入する機能を持たせ
たものである。ここでは、簡単のため便宜上バイアス投
入の制御にスイッチ２０１〜２０４を用いた場合につい
て説明する。図３１は、図３０の動作説明のためのタイ
ムチャートである。

【００７５】起動時には、まず終段ＦＥＴ５１に対して
ドレイン電流がカットオフとなるゲートバイアスをスイ
ッチ２０３によって印加し、次にスイッチ２０４により
ドレイン電圧を印加する。次に、スイッチ２０３により
ゲートバイアスを変化させてドレイン電流を所望値まで
増加させた後、スイッチ２０２により初段ＦＥＴ７１に
対してドレイン電圧を印加する。

【００７６】このようにすると、初段ＦＥＴ７１がまだ
動作せず終段ＦＥＴ５１が高周波入力により励振されて
いない状態で、終段ＦＥＴ５１のドレイン電流を所望値
に調整することが可能となる。また、終段ＦＥＴ７１は
ゲートバイアスが印加されないカットオフ状態において
ドレイン電圧が投入されるので、安全に起動されること
になる。

【００７７】さらに、間欠動作を行う電力増幅装置にお
いて、上述したシーケンスで主電源投入時および一定の
間隔毎に、終段ＦＥＴ５１のドレイン電流がカットオフ
となるゲートバイアスを印加し、次いでゲートバイアス
を変化させてドレイン電流を所望値まで増加させ、その
後に初段ＦＥＴ７１のドレイン電圧を印加することによ
り、時間変化にも対応することができる。

【００７８】（第１７の実施例）図３２は、第１７の実
施例の要部の構成を示す図であり、電力増幅用ＦＥＴの
ドレイン電流が所望値となるような電力増幅装置のバイ
アス条件を設定するための構成を示している。電力増幅
用ＦＥＴ３０１に加えて、基準ＦＥＴ３０２を用意す
る。基準ＦＥＴ３０２に電流源３０２により所望の基準
電流Ｉｒｅｆを流し、基準ＦＥＴ３０２のドレイン電圧
を帰還回路３０４を介して基準ＦＥＴ３０２のゲートに
帰還させてそのゲート電圧を制御する。そして、基準Ｆ
ＥＴ３０２ゲート電圧をインダクタ３０５を介して電力
増幅用ＦＥＴ３０１のゲートに印加することにより、増
幅用ＦＥＴ３０１のドレイン電流を所望値に制御するこ
とができる。

【００７９】ここで、増幅用ＦＥＴ３０１と基準ＦＥＴ
３０２を同一基板上に設ければ、温度補償上有利とな
る。両ＦＥＴ３０１，３０２を同一チップ上に設ける
と、さらに良い結果が得られる。また、両ＦＥＴ３０
１，３０２に対して大きさに関しスケーリングを行って
も、そのスケーリング分の補正を行えば、上述した動作
を実現することができる。

【００８０】なお、以上の実施例では増幅素子にＦＥＴ
を用いた場合について述べたが、本発明はバイポーラト
ランジスタを用いた場合にも有効であることはいうまで
もない。その他、本発明は種々変形して実施することが
可能である。

【００８１】

【発明の効果】以上説明したように、本発明による電力
増幅装置は第１の増幅手段の電源電流に従って第２の増
幅手段の電源電圧を制御することにより、高効率でしか
も線形性が良く、また入力信号振幅検出系にディジタル
回路を用いる必要がないため、ディジタル回路が発生す
る雑音による出力のＳ／Ｎ劣化や、消費電力の増大とい
う問題がなく、入力信号振幅検出系および電源電圧制御
系を増幅部と一体化することができるため、温度補償や
増幅素子のばらつき補償の実施が容易であり、さらに２
段構成の電力増幅装置を構成する場合、初段の利得やバ
イアスなどの増幅特性の変動も電源電流の変化として併
せて検出できるため、これらの変動に対応した制御が可
能となる。しかも、この電力増幅装置は変調器など他の
部分と独立して自己完結的に実現できるため、設計の自
由度が高く、他の部分との信号線も少なくて済む。

【００８２】また、アナログ関数発生器を含む制御系に
よって第１の増幅手段の電源電流に従って第２の増幅手
段の電源電圧を制御する構成において、両者の関係が１
対１となるように第１および第２の増幅手段の入力バイ
アスを設定することにより、関数発生器の実現が容易と
なり、かつ関数発生器の入出力特性を選ぶことで電力増
幅装置の線形性を改善することができる。

【００８３】また、第１の増幅手段の温度に依存して増
加する電源電流に従って第２の増幅手段の電源電圧を温
度に依存して増加するように制御する構成とすること
で、電力増幅装置の線形性の改善と同時に温度補償も可
能となり、温度に対して安定した入出力特性が得られ
る。また、本発明では高周波入力を増幅する多段構成の
電力増幅装置において、終段の電力増幅手段の電源電流
に応じた信号と基準信号との差信号を高周波入力が有り
のとき検出し高周波入力が無い期間中保持して得られる
制御信号によって終段の電力増幅手段の入力バイアスを
制御することによって、低歪みを実現できる条件で終段
の電力増幅手段の電源バイアス電流を制御することが可
能となる。

【００８４】さらに、本発明では変調信号からなる高周
波入力を増幅する多段構成の電力増幅装置において、終
段の電力増幅手段の電源電流に応じた信号を高周波入力
の変調信号周期以上の時定数で積分し、その積分した信
号と基準信号との差信号を高周波入力が変調有りのとき
検出し変調無しの期間中保持して得られる制御信号によ
って終段の電力増幅手段の入力バイアスを制御すること
によって、低歪みを実現できる条件で初段の電力増幅手
段の電源バイアス電流を制御することが可能となる。

【００８５】これらの構成によっても、ディジタル回路
を用いることなく線形性に優れた電力増幅装置の線形化
が可能となるため、出力のＳ／Ｎ劣化や消費電力の増大
という問題が解決される。また、線形化制御のための検
出系および制御系は回路規模が小さいためにＭＭＩＣ
（モノリシックマイクロ波集積回路）化が容易であり、
増幅部と一体化することが可能であるため、温度補償や
増幅素子のばらつき補償が容易となる。さらに、この電
力増幅装置も自己完結的に実現でき、設計の自由度など
の面で有利となる。

【図面の簡単な説明】

【図１】 第１の実施例に係る電力増幅装置の構成を示
す図

【図２】 第２の実施例に係る電力増幅装置の構成図

【図３】 第３の実施例に係る電力増幅装置の構成図

【図４】 ドレイン制御リニアライザの原理を説明する
ための図

【図５】 第１〜第３の実施例における第１の増幅器の
ドレイン電流に対する第２の増幅器のドレイン電圧の制
御目標値とドレイン電圧制御の許容誤差範囲を示す図

【図６】 第４の実施例に係る電力増幅装置の構成図

【図７】 同実施例における励振段ＦＥＴのドレイン電
流と終段ＦＥＴのドレイン電圧との関係をゲートバイア
スをパラメータとして示す特性図

【図８】 同実施例における温度変化による入出力特性
の変化を示す特性図

【図９】 同実施例における入力電力が小さい場合と最
大レベルの場合の温度変化による励振段ＦＥＴのドレイ
ン電流の変化を示す特性図

【図１０】 同実施例における設計温度が異なる場合の
励振段ＦＥＴのドレイン電流と終段ＦＥＴのドレイン電
圧との関係の変化を示す特性図

【図１１】 第５の実施例に係る電力増幅装置の構成図

【図１２】 図１１における折れ線関数発生器の特性を
説明するための図

【図１３】 図１１の電力増幅装置の出力波形を示す図

【図１４】 図１１の電力増幅装置の温度をパラメータ
とした入出力特性を示す図

【図１５】 比較例の電力増幅装置の温度をパラメータ
とした入出力特性を示す図

【図１６】 第６の実施例に係る電力増幅装置の要部の
構成図

【図１７】 第７の実施例に係る電力増幅装置の要部の
構成図

【図１８】 第８の実施例に係る電力増幅装置の要部の
構成図

【図１９】 第９の実施例に係る電力増幅装置の要部の
構成図

【図２０】 第１０の実施例に係る電力増幅装置の要部
の構成図

【図２１】 第１１の実施例に係る電力増幅装置の構成
を示す図

【図２２】 図２１の電力増幅装置について隣接チャネ
ル漏洩電力を満たした場合の電力付加効率を測定した結
果を示す図

【図２３】 第１２の実施例に係る電力増幅装置の構成
図

【図２４】 図２３の電力増幅装置についてゲートバイ
アスを最適に調整して入力電力と初段ＦＥＴのドレイン
電流との関係を測定した結果を示す図

【図２５】 図２３の電力増幅装置についてゲートバイ
アスを最適値から１Ｖ変化させて入力電力と初段ＦＥＴ
のドレイン電流との関係を測定した結果を示す図

【図２６】 第１３の実施例に係る初段ＦＥＴのドレイ
ン電流と終段ＦＥＴのドレイン電圧との関係を示す図

【図２７】 第１４の実施例に係る電力増幅装置の構成
図

【図２８】 図２７の電力増幅装置の初段ＦＥＴのドレ
イン電流と終段ＦＥＴのドレイン電圧との関係を示す図

【図２９】 第１５の実施例に係る電力増幅装置の要部
の構成図

【図３０】 第１６の実施例に係る電力増幅装置の要部
の構成図

【図３１】 図３０の動作を説明するためのタイムチャ
ート

【図３２】 第１７の実施例に係る電力増幅装置の要部
の構成図

【図３３】 従来のドレイン制御リニアライザを用いた
電力増幅装置の一例を示す図

【図３４】 従来のドレイン制御リニアライザを用いた
電力増幅装置の他の例を示す図

【図３５】 図３４の電力増幅装置について隣接チャネ
ル漏洩電力を満たした場合の電力付加効率を測定した結
果を示す図

【図３６】 図３４の電力増幅装置についてゲートバイ
アスを最頻値として隣接チャネル漏洩電力を満たした場
合の電力付加効率を測定した結果を示す図

【符号の説明】

１１…第１の増幅器 １２…第２の増
幅器 １３…電源電流制御回路 １５…検出回路 ２１…励振段ＦＥＴ ２４…終段ＦＥ
Ｔ ２８…ドレイン電流検出抵抗 ３０…アナログ
関数発生器 ３１…ドレイン電圧制御回路 ３９…ドライブ
用ＦＥＴ ５１…終段ＦＥＴ ５５…ドレイン
電流検出抵抗 ５７…前置増幅器 ５８…差動増幅
器 ５９…基準電圧 ６０…出力制御
回路 ６１…高周波入力ステイタス信号 ７１…初段ＦＥ
Ｔ ７５…ドレイン電流検出抵抗 ７７…前置増幅
器 ７８…積分回路 ７９…差動増幅
器 ８０…基準電圧 ８１…出力制御
回路 ８２…変調スタイタス信号 ９１…ドレイン
電圧制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 関根 秀一 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (56)参考文献 特開 昭62−274906（ＪＰ，Ａ) 特開 平４−87405（ＪＰ，Ａ) 実開 昭58−73614（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 3/21 H03F 1/02 H03G 5/16

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】入力信号を増幅する第１の増幅手段と、 前記第１の増幅手段の出力信号を増幅する第２の増幅手
   段と、 前記第１の増幅手段の電源電流に対応した信号を入力と
   するアナログ関数発生器を含み、該関数発生器の出力に
   従って前記第２の増幅手段の電源電圧を制御する制御手
   段とを備え、 前記第１の増幅手段の電源電流に対して前記第２の増幅
   手段の電源電圧が一義的に定まる関係となるように該第
   １の増幅手段および第２の増幅手段の入力バイアスを設
   定したことを特徴とする電力増幅装置。
2. 【請求項２】高周波入力を増幅する多段構成の電力増幅
   装置において、 終段の電力増幅手段の電源電流を検出して該電源電流に
   応じた出力信号を得る電流検出手段と、 この電流検出手段の出力信号と基準信号との差を検出し
   てその差に応じた出力信号を得る差信号検出手段と、 この差信号検出手段の出力信号を前記高周波入力が有り
   のときに検出して高周波入力が無い期間中保持すること
   により制御信号を発生し、該制御信号によって前記終段
   の電力増幅手段の入力バイアスを制御する制御手段とを
   備えたことを特徴とする電力増幅装置。
3. 【請求項３】変調信号からなる高周波入力を増幅する多
   段構成の電力増幅装置において、 初段の電力増幅手段の電源電流を検出して該電源電流に
   応じた出力信号を得る電流検出手段と、 この電流検出手段の出力信号を前記高周波入力の変調信
   号周期以上の時定数で積分する積分手段と、 この積分手段の出力信号と基準信号との差を検出してそ
   の差に応じた出力信号を得る差信号検出手段と、 この差信号検出手段の出力信号を前記高周波入力が変調
   有りのときに検出して変調無しの期間中保持することに
   より制御信号を発生し、該制御信号によって前記終段の
   電力増幅手段の入力バイアスを制御する制御手段とを備
   えたことを特徴とする電力増幅装置。