JP2004187150A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2004187150A JP2004187150A JP2002353941A JP2002353941A JP2004187150A JP 2004187150 A JP2004187150 A JP 2004187150A JP 2002353941 A JP2002353941 A JP 2002353941A JP 2002353941 A JP2002353941 A JP 2002353941A JP 2004187150 A JP2004187150 A JP 2004187150A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- correction
- current
- transistor
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
【課題】半導体集積回路を構成するトランジスタの特性の変動による歩留の低下を防止し、製品コストを削減することにある。
【課題を解決するための手段】バイアス回路は、第１ノードに第１電圧を生成する。第２電流源は、第１電圧に応じてトランジスタを含む内部回路に供給する電源電流を生成する。補正回路の補正トランジスタは、定電圧に応じて生成する補正電流を第１ノードに供給する。このため、第１電圧は、補正電流に応じて調整される。したがって、トランジスタの閾値電圧の変化および温度変化に依存して、内部回路の動作速度が変化することが防止される。この結果、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。
【解決手段】
【選択図】 図１
【課題を解決するための手段】バイアス回路は、第１ノードに第１電圧を生成する。第２電流源は、第１電圧に応じてトランジスタを含む内部回路に供給する電源電流を生成する。補正回路の補正トランジスタは、定電圧に応じて生成する補正電流を第１ノードに供給する。このため、第１電圧は、補正電流に応じて調整される。したがって、トランジスタの閾値電圧の変化および温度変化に依存して、内部回路の動作速度が変化することが防止される。この結果、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。
【解決手段】
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、トランジスタを含む内部回路と、この内部回路に定電流を供給するためのバイアス回路とを有する半導体集積回路に関する。
【０００２】
【従来の技術】
図１９は、従来のバイアス回路の一例を示している。
バイアス回路１００は、基準電圧Ｖ０を生成するバンドギャップリファレンスＢＧＲ、基準電圧Ｖ０を受けるアンプＡＭＰ、アンプＡＭＰの出力電圧を受けてノードＮＤ１００、ＮＤ２００に所定の電圧を生成する電圧生成部ＶＧＥＮを有している。電圧生成部ＶＧＥＮは、電源線ＶＤＤと接地線ＶＳＳとの間に直列に接続されたｐＭＯＳトランジスタＰＭ１００、ｎＭＯＳトランジスタＮＭ１００および抵抗Ｒ１００を有している。ｎＭＯＳトランジスタＮＭ１００は、アンプＡＭＰの出力電圧をゲートで受けている。
【０００３】
ｐＭＯＳトランジスタＰＭ１００のドレインに接続されたノードＮＤ１００は、定電流源２００を構成するｐＭＯＳトランジスタＰＭ２００（ＰＭ２１０、ＰＭ２２０、．．．）のゲートに接続されている。そして、バイアス回路１００のｐＭＯＳトランジスタＰＭ１００と定電流源２００のｐＭＯＳトランジスタＰＭ２００とにより、カレントミラー回路がそれぞれ構成されている。ｐＭＯＳトランジスタＰＭ２００（ＰＭ２１０、ＰＭ２２０、．．．）のドレインは、内部回路３００（３００ａ、３００ｂ、．．．）の電源線に接続されている。
【０００４】
上述したバイアス回路１００では、バンドギャップリファレンスＢＧＲは、温度変化およびバンドギャップリファレンスＢＧＲを構成するトランジスタの閾値電圧に依存せず、シリコンのバンドギャップ電圧（ほぼ１．２Ｖ）を安定して出力する。このため、この種のバイアス回路は、温度変化および半導体集積回路の製造プロセス条件の変動によらず、定電流Ｉ１０を生成できる（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平５−１８３３５６号公報（図１）
【０００６】
【発明が解決しようとする課題】
図２０は、図１９に示したバイアス回路１００に接続される内部回路３００の動作を示している。
一般に、半導体集積回路の製造工程におけるプロセス条件等の変動により、トランジスタの閾値電圧が低くなったとき、トランジスタの消費電流は増加する。このため、内部回路３００の動作速度は速くなる。トランジスタの閾値電圧が高くなったとき、内部回路３００の動作速度は遅くなる。また、トランジスタの消費電流は、温度依存性を有する。このため、半導体集積回路の周囲温度が変化した場合にも、内部回路３の動作速度は変化する。
【０００７】
半導体集積回路の製品仕様（タイミング規格および電流規格など）は、上記閾値電圧の変動および温度変化を考慮して決められる。このため、例えば、動作周波数等のタイミング規格は、閾値電圧の最大値・最小値および温度の最大値・最小値に合わせて決められる（図２０（ａ）、（ｂ））。
図２１は、半導体集積回路チップ毎のトランジスタの閾値電圧の分布を示している。
【０００８】
トランジスタの閾値電圧は、プロセス条件の変動（製造ロット）等でばらつく。このため、製造された半導体集積回路チップの閾値電圧のばらつきは、図に示すように、中央にピークを有する山なりの分布を示す。
上述した従来の半導体集積回路では、閾値電圧が低くなると動作周波数が製品規格の最大定格を満たさなくなり、不良品となる。一方、閾値電圧が高くなると動作周波数が製品規格の最小定格を満たさなくなる。この結果、規格を満足する範囲が狭くなり、良品数の割合である歩留が低下し、製品コストが増加する。
【０００９】
本発明の目的は、半導体集積回路の製造プロセス条件が変動する場合にも、内部回路の動作速度を一定にすることにある。
本発明の別の目的は、半導体集積回路の周囲温度が変化する場合にも、内部回路の動作速度を一定にすることにある。
本発明の別の目的は、半導体集積回路を構成するトランジスタの特性の変動による歩留の低下を防止し、製品コストを削減することにある。
【００１０】
【課題を解決するための手段】
請求項１の半導体集積回路では、バイアス回路は、直列に接続された第１電流を生成する第１電流源と負荷回路とを有している。バイアス回路は、第１電流源と負荷回路との接続ノードである第１ノードに第１電圧を生成する。第２電流源は、第１電圧に応じて内部回路に供給する電源電流を生成する。内部回路は、電源電流によって動作する複数の第１トランジスタを有する。補正回路は、ゲートで定電圧を受ける補正トランジスタを有している。補正回路は、補正トランジスタのドレインに電気的に接続された第２ノードに、定電圧に応じて補正電流を生成する。第２ノードは、第１ノードに電気的に接続されている。負荷回路には、例えば、第１電流源により生成される第１電流に補正回路により生成される補正電流を加えた電流が流れる。
【００１１】
半導体集積回路の製造工程におけるプロセス条件等の変動により、トランジスタの閾値電圧が低くなるとき、補正回路の補正トランジスタに流れる補正電流は、増加する。補正電流の増加により第１電流は減少し、第１電圧は下降する。第１電圧の下降により、電源電流が減少する。このため、閾値電圧の下降により速くなる内部回路のトランジスタの動作速度は、電源電流の減少により補正される。
【００１２】
一方、半導体集積回路の製造工程におけるプロセス条件等の変動により、トランジスタの閾値電圧が高くなるとき、補正回路の補正トランジスタに流れる補正電流は、減少する。補正電流の減少により第１電流は増加し、第１電圧は上昇する。第１電圧の上昇により、電源電流が増加する。このため、閾値電圧の上昇により遅くなる内部回路のトランジスタの動作速度は、電源電流の増加により補正される。
【００１３】
また、半導体集積回路の動作中に半導体集積回路の温度が下降する場合、補正回路の補正トランジスタに流れる補正電流は、増加する。そして、上述と同様に、補正電流の増加により電源電流が減少する。このため、温度の下降により速くなる内部回路のトランジスタの動作速度は、電源電流の減少により補正される。半導体集積回路の動作中に半導体集積回路の温度が上昇する場合、補正回路の補正トランジスタに流れる補正電流は、減少する。そして、上述と同様に、補正電流の減少により電源電流が増加する。このため、温度の上昇により遅くなる内部回路のトランジスタの動作速度は、電源電流の増加により補正される。
【００１４】
このように、トランジスタの閾値電圧の変化および温度変化に依存して、内部回路の動作速度が変化することが防止される。換言すれば、内部回路の動作速度は、閾値電圧の変化および温度変化によらず一定になる。したがって、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、半導体集積回路の歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。この結果、半導体集積回路の製品コストを削減できる。
【００１５】
請求項２の半導体集積回路では、バイアス回路は、直列に接続された第１電流を生成する第１電流源と負荷回路とを有している。バイアス回路は、第１電流源と負荷回路との接続ノードである第１ノードに第１電圧を生成する。第２電流源は、第１電圧に応じて内部回路に供給する電源電流を生成する。内部回路は、電源電流によって動作する複数の第１トランジスタを有する。補正回路は、ゲートで定電圧を受ける補正トランジスタを有している。補正回路は、補正トランジスタのドレインに電気的に接続された第２ノードに、定電圧に応じて補正電流を生成する。第２ノードは、第２電流源と内部回路との接続ノードに接続されている。内部回路には、例えば、第２電流源により生成される電源電流から補正回路により生成される補正電流を引いた電流が流れる。
【００１６】
例えば、閾値電圧の低い半導体集積回路が製造された場合、上述と同様に補正電流は増加する。このため、電源電流のうち内部回路に供給される電流は減少する。閾値電圧の高い半導体集積回路が製造された場合、上述と同様に補正電流は減少する。このため、電源電流のうち内部回路に供給される電流は増加する。温度変化についても同様である。したがって、内部回路の動作速度は、閾値電圧の変化および温度変化によらず一定になる。この結果、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、半導体集積回路の歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。歩留が向上するため、半導体集積回路の製品コストを削減できる。
【００１７】
この発明は、共通のバイアス回路に接続される複数の第２電流源およびこれ等電流源に対応する複数の内部回路を有する半導体集積回路に適用することで、特に顕著な効果を得られる。これは、補正回路を接続するか否かを、内部回路の種類（機能）に応じて内部回路毎に設定できるためである。
請求項３の半導体集積回路では、バイアス回路は、温度変化および閾値電圧の変化に依存せず一定の基準電圧を生成する基準電圧生成回路を有している。すなわち、基準電圧生成回路は、内部回路内に形成される第１トランジスタの閾値電圧の変化に対する閾値電圧補償機能および温度変化に対する温度補償機能を有している。バイアス回路は、第１電圧を、基準電圧に応じて生成する。このとき、バイアス回路は、温度変化および閾値電圧の変化に依存せず一定電圧を生成するが、内部回路は、温度変化および閾値電圧の変化に依存して動作速度が変化する。このように、本発明は、温度変化および閾値電圧の変化に依存せず一定電圧を生成するバイアス回路を有する半導体集積回路に適用することで、顕著な効果がある。
【００１８】
請求項４の半導体集積回路では、補正トランジスタは、ｎＭＯＳトランジスタである。このため、内部回路に形成されるｎＭＯＳトランジスタの閾値電圧が変化する場合に、ｎＭＯＳトランジスタの動作速度を一定にできる。あるいは、温度が変化する場合にもｎＭＯＳトランジスタの動作速度を一定にできる。
請求項５の半導体集積回路では、補正トランジスタは、ｐＭＯＳトランジスタである。このため、内部回路に形成されるｐＭＯＳトランジスタの閾値電圧が変化する場合に、ｐＭＯＳトランジスタの動作速度を一定にできる。あるいは、温度が変化する場合にもｐＭＯＳトランジスタの動作速度を一定にできる。
【００１９】
請求項６の半導体集積回路では、第１電流源および第２電流源は、ゲートが第１ノードに接続された第２および第３トランジスタをそれぞれ有している。第２および第３トランジスタにより第１カレントミラー回路が構成されている。このため、第２電流源で生成される電源電流を第１電流源で生成される電流と等しくできる。この結果、内部回路に供給される電源電流を、補正回路による補正制御によって正確に調整できる。
【００２０】
請求項７の半導体集積回路では、補正トランジスタのドレインは、第２ノードに直接接続されている。このため、補正回路を簡易に構成でき、半導体集積回路のチップサイズの増加を最小限に抑えることができる。
請求項８の半導体集積回路では、バイアス回路は、直列に接続された第１電流を生成する第１電流源と負荷回路とを有している。バイアス回路は、第１電流源と負荷回路との接続ノードである第１ノードに第１電圧を生成する。第２電流源は、第１電圧に応じて内部回路に供給する電源電流を生成する。内部回路は、電源電流によって動作する複数の第１トランジスタを有する。第１補正回路は、ゲートで第１定電圧を受ける第１補正トランジスタを有している。第１補正回路は、第１補正トランジスタのドレインに電気的に接続された第２ノードに、第１定電圧に応じて第１補正電流を生成する。第２補正回路は、ゲートで第２定電圧を受け、第１補正トランジスタと極性が逆の第２補正トランジスタを有している。第２補正回路は、第２補正トランジスタのドレインに電気的に接続された第２ノードに、第２定電圧に応じて第２補正電流を生成する。第２ノードは、第１ノードに電気的に接続されている。負荷回路には、例えば、第１電流源により生成される第１電流に第１および第２補正回路により生成される第１および第２補正電流を加えた電流が流れる。
【００２１】
この発明においても、上述と同様に、内部回路の動作速度は、閾値電圧の変化および温度変化によらず一定になる。したがって、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、半導体集積回路の歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。この結果、半導体集積回路の製品コストを削減できる。
【００２２】
さらに、電源電流は、極性が互いに異なる第１および第２補正トランジスタに応じて調整される。このため、極性が互いに異なる２種類のトランジスタが内部回路に形成される場合にも、内部回路の動作速度を一定にできる。
請求項９の半導体集積回路では、バイアス回路は、直列に接続された第１電流を生成する第１電流源と負荷回路とを有している。バイアス回路は、第１電流源と負荷回路との接続ノードである第１ノードに第１電圧を生成する。第２電流源は、第１電圧に応じて内部回路に供給する電源電流を生成する。内部回路は、電源電流によって動作する複数の第１トランジスタを有する。第１補正回路は、ゲートで第１定電圧を受ける第１補正トランジスタを有している。第１補正回路は、第１補正トランジスタのドレインに電気的に接続された第２ノードに、第１定電圧に応じて第１補正電流を生成する。第２補正回路は、ゲートで第２定電圧を受け、第１補正トランジスタと極性が逆の第２補正トランジスタを有している。第２補正回路は、第２補正トランジスタのドレインに電気的に接続された第２ノードに、第２定電圧に応じて第２補正電流を生成する。第２ノードは、第２電流源と内部回路との接続ノードに接続されている。内部回路には、例えば、第２電流源により生成される電源電流から第１および第２補正回路により生成される第１および第２補正電流を引いた電流が流れる。
【００２３】
この発明においても、上述と同様に、内部回路の動作速度は、閾値電圧の変化および温度変化によらず一定になる。したがって、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、半導体集積回路の歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。この結果、半導体集積回路の製品コストを削減できる。
【００２４】
さらに、内部回路に供給される電流は、極性が互いに異なる第１および第２補正トランジスタに応じて調整される。このため、極性が互いに異なる２種類のトランジスタが内部回路に形成される場合にも、内部回路の動作速度を一定にできる。
請求項１０の半導体集積回路では、第１および第２補正トランジスタは、一方がｎＭＯＳトランジスタであり、他方がｐＭＯＳトランジスタである。このため、内部回路に形成されるｎＭＯＳトランジスタの閾値電圧およびｐＭＯＳトランジスタの閾値電圧がそれぞれ変化する場合にも、内部回路の動作速度を一定にできる。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の半導体集積回路の第１の実施形態を示している。この実施形態は、請求項１、請求項３、請求項４および請求項６に対応している。半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。
半導体集積回路は、バイアス回路１０、定電流源１２、補正回路１４、および内部回路１６（１６ａ、１６ｂ、．．．）を有している。
【００２６】
バイアス回路１０は、バンドギャップリファレンスＢＧＲ（基準電圧生成回路）、アンプＡＭＰ、および電圧生成部ＶＧＥＮを有している。バンドギャップリファレンスＢＧＲは、周知のＣＭＯＳ回路で構成されており、シリコンのバンドギャップの電圧である基準電圧Ｖ０（ほぼ１．２Ｖ；より正確には１．２０５Ｖ）を生成する。基準電圧Ｖ０は、半導体集積回路の周囲温度の変化に依存せず、一定値に維持される。また、基準電圧Ｖ０は、半導体集積回路の製造工程でのプロセス条件の変化に応じてトランジスタの閾値電圧が変化した場合にも一定値に維持される。すなわち、バンドギャップリファレンスＢＧＲは、温度補償機能および閾値電圧補償機能を有している。
【００２７】
アンプＡＭＰは、基準電圧Ｖ０および電圧生成部ＶＧＥＮからのフィードバックに応じて動作し、定電圧Ｖ１を出力する。
電圧生成部ＶＧＥＮは、電源線ＶＤＤと接地線ＶＳＳとの間に直列に接続されたｐＭＯＳトランジスタＰＭ１（第１電流源、第２トランジスタ）、ｎＭＯＳトランジスタＮＭ１および抵抗Ｒ１（負荷回路）を有している。ｐＭＯＳトランジスタＰＭ１のゲートは、ドレイン（第１ノードＮＤ１）に接続されている。ｎＭＯＳトランジスタＮＭ１のゲートは、定電圧Ｖ１を受けている。ｎＭＯＳトランジスタＮＭ１と抵抗Ｒ１の接続ノードＮＤ３は、アンプＡＭＰの入力の一方に接続されている。接続ノードＮＤ３からのアンプＡＭＰへのフィードバックにより、接続ノードＮＤ３の電圧は、温度変化および閾値電圧の変化によらず、１．２Ｖに維持される。このため、第１ノードＮＤ１に所定の電圧（第１電圧）が生成される。
【００２８】
定電流源１２は、複数のｐＭＯＳトランジスタＰＭ２（ＰＭ２１、ＰＭ２２、．．．；第２電流源、第３トランジスタ）を有している。ｐＭＯＳトランジスタＰＭ２は、ソースが電源線ＶＤＤに接続され、ゲートがノードＮＤ１に接続されている。ｐＭＯＳトランジスタＰＭ２のドレインは、内部回路１６ａ、１６ｂ、．．．にそれぞれ接続されている。
定電流源１２の各ｐＭＯＳトランジスタＰＭ２とバイアス回路１０のｐＭＯＳトランジスタＰＭ１とによりカレントミラー回路（第１カレントミラー回路）がそれぞれ構成されている。このため、ｐＭＯＳトランジスタＰＭ１のソース・ドレイン間電流Ｉ１（第１電流）は、ｐＭＯＳトランジスタＰＭ２のソース・ドレイン間電流Ｉ２（Ｉ２１、Ｉ２２、．．．；電源電流）と等しくなる。したがって、内部回路１６ａ、１６ｂ、．．． にそれぞれ供給される電流Ｉ２１、Ｉ２２、．．．は、バイアス回路１０に流れる電流Ｉ１と等しくなる。
【００２９】
補正回路１４は、カレントミラー回路（第２カレントミラー回路）を構成するｐＭＯＳトランジスタＰＭ３１、ＰＭ３２（第４トランジスタ）と、ｎＭＯＳトランジスタＮＭ３１（補正トランジスタ）とを有している。ｐＭＯＳトランジスタＰＭ３１、ＰＭ３２のソースは、電源線ＶＤＤに接続されている。ｐＭＯＳトランジスタＰＭ３１、ＰＭ３２のゲートは、ｐＭＯＳトランジスタＰＭ３２のドレインに接続されている。ｐＭＯＳトランジスタＰＭ３１のドレイン（第２ノードＮＤ２）は、第１ノードＮＤ１に接続されている。ｎＭＯＳトランジスタＮＭ３１は、ドレインがｐＭＯＳトランジスタＰＭ３２のドレインに接続され、ゲートが定電圧線ＶＧＳ１に接続され、ソースが接地線ＶＳＳに接続されている。
【００３０】
ｎＭＯＳトランジスタＮＭ３１には、一定電圧であるゲート電圧ＶＧＳ１に応じてソース・ドレイン間電流Ｉ３３（補正電流）が流れる。ｐＭＯＳトランジスタＰＭ３２には、電流Ｉ３３に等しいソース・ドレイン間電流Ｉ３２が流れる。このため、ｐＭＯＳトランジスタＰＭ３１には、電流Ｉ３２に等しいソース・ドレイン間電流Ｉ３１が流れる。電流Ｉ３１は、バイアス回路１０のノードＮＤ１に向かって流れる。このため、バイアス回路１０における電圧生成回路ＶＧＥＮの抵抗Ｒ１に流れる電流Ｉ０は、式（１）に示すように、電流Ｉ１と電流Ｉ３１の和になる。また、電流Ｉ０は、式（２）に示すように、ノードＮＤ３の電圧（１．２Ｖ）と抵抗Ｒ１の抵抗値より表される一定値である。電流Ｉ３１は、ｎＭＯＳトランジスタＮＭ３１の閾値電圧をＶｔｈとするとき、式（３）で表せる。
【００３１】
Ｉ０＝Ｉ１＋Ｉ３１ ‥‥‥ （１）
Ｉ０＝１．２／Ｒ１ ‥‥‥ （２）
Ｉ３１＝β（ＶＧＳ１−Ｖｔｈ）２ ‥‥‥ （３）
内部回路１６は、ｐＭＯＳトランジスタおよびｎＭＯＳトランジスタを含む複数のＣＭＯＳ回路を有している。内部回路１６により、ＬＣＤドライバのオペアンプが形成されている。すなわち、内部回路１６は、ＣＭＯＳアナログ回路として動作する。
【００３２】
図２は、図１に示した補正回路１４におけるｎＭＯＳトランジスタＮＭ３１のゲートに供給される定電圧ＶＧＳ１を生成する電圧生成回路１８を示している。
電圧生成回路１８は、電源線ＶＤＤと接地線ＶＳＳとの間に直列に接続された抵抗Ｒ２、Ｒ３、Ｒ４、Ｒ５を有している。定電圧ＶＧＳ１は、抵抗Ｒ４、Ｒ５の接続ノードから生成される。定電圧ＶＧＳ１の値は、抵抗Ｒ２〜Ｒ５の抵抗値の比で決まる。このため、定電圧ＶＧＳ１は、半導体集積回路の製造工程でのプロセス条件の変動あるいは半導体集積回路の動作中の温度変化により変化しない。
【００３３】
図３は、本発明における内部回路１６の動作を示している。図中の太線は、本発明を適用した場合の特性を示し、一点鎖線は、従来の特性を示している。
本発明では、半導体集積回路の製造工程でのプロセス条件の変動により、半導体集積回路に形成されるトランジスタの閾値電圧が標準値より低くなる場合、図１に示した補正回路１４のｎＭＯＳトランジスタＮＭ３１の閾値電圧も低くなる。図２に示した電圧生成回路１８は、拡散抵抗Ｒ２、Ｒ３、Ｒ４、Ｒ５で構成されているため、定電圧ＶＧＳ１は、閾値電圧が変動しても一定に維持される。このため、閾値電圧の低下により、式（３）に示したように、ｎＭＯＳトランジスタＮＭ３１のソース・ドレイン間電流Ｉ３１は、増加する。この結果、ｐＭＯＳトランジスタＰＭ３２、ＰＭ３１のソース・ドレイン間電流Ｉ３３、Ｉ３２も、それぞれ増加する。
【００３４】
図１に示したバイアス回路１０は、閾値電圧の変動に依存せず、ノードＮＤ３に一定電圧（１．２Ｖ）を生成する。抵抗Ｒ１を流れる電流Ｉ０は、式（２）に示したように、閾値電圧の変動に依存せず一定に維持される。このため、電流Ｉ１は、式（１）に示したように、電流Ｉ３１が増加することで減少する。定電流源１２のｐＭＯＳトランジスタＰＭ２１、ＰＭ２２が内部回路１６にそれぞれ供給する電源電流Ｉ２１、Ｉ２２は減少する。したがって、内部回路１６の動作速度は遅くなる（図３（ａ））。この結果、内部回路１６の動作速度は、閾値電圧が標準のときにほぼ等しくなる。換言すれば、本発明の適用により、動作速度の閾値電圧依存性はなくなる。
【００３５】
また、半導体集積回路の製造工程でのプロセス条件の変動により、半導体集積回路に形成されるトランジスタの閾値電圧が標準値より高くなる場合、上述とは逆に、補正回路１４のｎＭＯＳトランジスタＮＭ３１の閾値電圧が高くなり、ｎＭＯＳトランジスタＮＭ３１のソース・ドレイン間電流Ｉ３１は、式（３）に示したように減少する。この結果、ｐＭＯＳトランジスタＰＭ３２、ＰＭ３１のソース・ドレイン間電流Ｉ３３、Ｉ３２も、それぞれ減少する。このため、電流Ｉ１は、式（１）に示したように、電流Ｉ３１が減少することで増加する。定電流源１２のｐＭＯＳトランジスタＰＭ２１、ＰＭ２２が内部回路１６それぞれ供給する電源電流Ｉ２１、Ｉ２２は増加する。したがって、内部回路１６の動作速度は速くなる（図３（ｂ））。この結果、内部回路１６の動作速度は、閾値電圧が標準のときにほぼ等しくなる。換言すれば、本発明の適用により、動作速度の閾値電圧依存性はなくなる。
【００３６】
なお、半導体集積回路の動作中に周囲温度が低くなる場合、補正回路１４のｎＭＯＳトランジスタＮＭ３１のソース・ドレイン間電流Ｉ３３は、閾値電圧が低くなる場合と同様に増加する。このため、内部回路１６の動作速度は、速くなる。また、半導体集積回路の動作中に周囲温度が高くなる場合、ＭＯＳトランジスタＮＭ３１のソース・ドレイン間電流Ｉ３３は、閾値電圧が高くなる場合と同様に減少する。このため、内部回路１６の動作速度は遅くなる。この結果、本発明の適用により、内部回路１６の動作速度の温度による変動は防止される。
【００３７】
一方、従来では、バイアス回路１０は、トランジスタの閾値電圧にかかわりなくノードＮＤ１に常に一定の電圧を生成する。このため、定電流源１２は、閾値電圧に依存せず常に一定の電源電流Ｉ２１、Ｉ２２を出力する。したがって、トランジスタの閾値電圧が低くなると、内部回路１６の動作速度は速くなる（図３（ｃ））。これとは逆に、トランジスタの閾値電圧が高くなると、内部回路１６の動作速度は遅くなる（図３（ｄ））。
【００３８】
図４は、第１の実施形態における内部回路１６のシミュレーション結果を示している。
ここでは、内部回路１６に形成されるオペアンプのトランジスタ（中耐圧）の閾値電圧を変化させたときのスルーレート時間を評価した。ここで、スルーレート時間は、オペアンプの出力信号が、入力信号に応じて変化を開始してから所望の電圧レベルまで変化するまでの時間である。オペアンプは、０．５０μｍの半導体ＣＭＯＳテクノロジーを使用して設計されており、入力と電流源がｎＭＯＳトランジスタで構成されている。オペアンプには、１０Ｖの電源電圧が供給される。
【００３９】
定電圧ＶＧＳ１をゲートで受けるｎＭＯＳトランジスタＮＭ３１を有する補正回路１４が半導体集積回路内に形成される場合、図の白い四角印に示すように、スルーレート時間は、閾値電圧の変動に依存せずほぼ一定になる。一方、補正回路１４が半導体集積回路内に形成されない従来では、図の黒い菱形印に示すように、スルーレート時間は、閾値電圧に依存して変化する。
【００４０】
このように、本発明の適用により、内部回路１６を構成するトランジスタ閾値電圧が変化しても、図３に示した特性と同様に、内部回路１６の動作速度が変わらないことが、シミューレーションによっても確認された。
図５は、本発明における半導体集積回路チップ毎の閾値電圧の分布を示している。
【００４１】
上述したように、本発明を半導体集積回路に適用することで、内部回路の動作速度は、閾値電圧に依存せず一定になり、かつ消費電流は一定になる。このため、閾値電圧の分布が従来（図２１）と同じでも場合にも、規格を満足する範囲が、従来に比べて広くなり、良品数の割合である歩留が向上する。この結果、半導体集積回路の製造コストが削減される。
【００４２】
以上、第１の実施形態では、バイアス回路１０のノードＮＤ１に補正回路１４の出力を接続することで、抵抗Ｒ１には、電流Ｉ１に電流Ｉ３１を加えた電流が流れる。このため、半導体集積回路の製造工程におけるプロセス条件等の変動、および動作中の半導体集積回路の温度変化に応じて、内部回路１６に供給される電源電流Ｉ２を変えることができる。したがって、内部回路の動作速度を、閾値電圧の変化および温度変化によらず一定にできる。この結果、半導体集積回路の歩留を向上でき、半導体集積回路の製品コストを削減できる。
【００４３】
本発明は、基準電圧生成回路としてバンドギャップリファレンスＢＧＲが形成されているバイアス回路に適用すると有効である。これは、基準電圧生成回路から出力され温度変化および閾値電圧の変化に依存しない一定電圧を、補正回路１４により補正できるためである。
補正回路１４は、入力回路および電流源がｎＭＯＳトランジスタで構成されるオペアンプ（内部回路１６）に対応して、定電圧ＶＧＳ１をゲートで受けるｎＭＯＳトランジスタＮＭ３１を有している。このため、オペアンプを構成するｎＭＯＳトランジスタの閾値電圧が変化する場合にも、オペアンプの動作速度をほぼ一定にできる。あるいは、温度が変化する場合にもオペアンプの動作速度を一定にできる。
【００４４】
カレントミラー回路は、バイアス回路１０のｐＭＯＳトランジスタＰＭ１１および定電流源１２のｐＭＯＳトランジスタＰＭ２により構成されている。このため、定電流源１２で生成される電源電流Ｉ２をバイアス回路１０で生成される電流Ｉ１と等しくできる。この結果、内部回路１６に供給される電源電流Ｉ２を、補正回路１４による補正制御により正確に調整できる。
【００４５】
図６は、本発明の半導体集積回路の第２の実施形態を示している。この実施形態は、請求項１、請求項３、請求項４および請求項７に対応している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１の実施形態の補正回路１４および内部回路１６（１６ａ、１６ｂ、．．．）の代わりに補正回路１４Ａおよび内部回路２０（２０ａ、２０ｂ、．．．）が形成されている。半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。内部回路２０は、ＬＣＤドライバのオペアンプとして形成されている。オペアンプは、入力と電流源がｐＭＯＳトランジスタで構成されている。その他の構成は、第１の実施形態と同じである。
【００４６】
補正回路１４Ａは、ｐＭＯＳトランジスタＰＭ４１（補正トランジスタ）で構成されている。ｐＭＯＳトランジスタＰＭ４１は、ソースが電源線ＶＤＤに接続され、ゲートが定電圧線ＶＧＳ２に接続され、ドレインであるノードＮＤ２がバイアス回路１０のノードＮＤ１に接続されている。
図７は、図６に示した補正回路１４ＡにおけるｐＭＯＳトランジスタＰＭ４１のゲートに供給される定電圧ＶＧＳ２を生成する電圧生成回路２２を示している。
【００４７】
電圧生成回路２２は、電源線ＶＤＤと接地線ＶＳＳとの間に直列に接続された抵抗Ｒ６、Ｒ７、Ｒ８、Ｒ９を有している。定電圧ＶＧＳ２は、抵抗Ｒ６、Ｒ７の接続ノードから生成される。定電圧ＶＧＳ２の値は、抵抗Ｒ６〜Ｒ９の抵抗値の比で決まる。このため、定電圧ＶＧＳ２は、半導体集積回路の製造工程でのプロセス条件の変動あるいは半導体集積回路の動作中の温度変化により変化しない。
【００４８】
この実施形態では、第１の実施形態と同様に、半導体集積回路に形成されるトランジスタの閾値電圧が標準値より低くなる場合、あるいは半導体集積回路の動作中に周囲温度が低くなる場合、補正回路１４ＡのｐＭＯＳトランジスタＰＭ４１の電流Ｉ４１は増加するため、定電流源Ｉ２の電源電流Ｉ２１、Ｉ２２、．．．は減少する。したがって、内部回路２０の動作速度は遅くなり、消費電流は減少する。この結果、内部回路２０の動作速度および消費電流は、それぞれ閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００４９】
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より高くなる場合、あるいは半導体集積回路の動作中に周囲温度が高くなる場合、補正回路１４ＡのｐＭＯＳトランジスタＰＭ４１の電流Ｉ４１は減少するため、定電流源Ｉ２の電源電流Ｉ２１、Ｉ２２、．．．は増加する。したがって、内部回路２０の動作速度は速くなり、消費電流は増加する。この結果、内部回路２０の動作速度および消費電流は、それぞれ閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００５０】
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、ｐＭＯＳトランジスタＰＭ４１のドレインは、第２ノードＮＤ２を介して第１ノードＮＤ１に直接接続されている。このため、ｐＭＯＳトランジスタＰＭ４１のソース・ドレイン間電流Ｉ４１をノードＮＤ１に直接供給できる。この結果、電圧生成部ＶＧＥＮの補正回路１４Ａの動作に対する応答を高速にできる。また、補正回路１４Ａを簡易に構成でき、半導体集積回路のチップサイズの増加を最小限に抑えることができる。
【００５１】
図８は、本発明の半導体集積回路の第３の実施形態を示している。この実施形態は、請求項８および請求項１０に対応している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１の実施形態の補正回路１４および内部回路１６（１６ａ、１６ｂ、．．．）の代わりに補正回路１４Ｂおよび内部回路２４（２４ａ、２４ｂ、．．．）が形成されている。半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。内部回路２４は、ＬＣＤドライバのオペアンプとして形成されている。オペアンプは、ｎＭＯＳトランジスタおよびｐＭＯＳトランジスタで構成されている。その他の構成は、第１の実施形態と同じである。
【００５２】
補正回路１４Ｂは、第１の実施形態の補正回路１４と第２の実施形態の補正回路１４Ａを組み合わせて構成されている。すなわち、ｎＭＯＳトランジスタＮＭ３１のドレインおよびｐＭＯＳトランジスタＰＭ４１のドレインは、第２ノードＮＤ２に接続されている。ノードＮＤ１には、ｎＭＯＳトランジスタＮＭ３１の電流Ｉ３３に対応する電流Ｉ３１とｐＭＯＳトランジスタＰＭ４１の電流Ｉ４１とが供給される。
【００５３】
図９は、図８に示した補正回路１４ＢにおけるｎＭＯＳトランジスタＮＭ３１のゲートに供給される定電圧ＶＧＳ１およびｐＭＯＳトランジスタＰＭ４１のゲートに供給される定電圧ＶＧＳ２を生成する電圧生成回路２６を示している。
電圧生成回路２６は、電源線ＶＤＤと接地線ＶＳＳとの間に直列に接続された抵抗Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３を有している。定電圧ＶＧＳ１は、抵抗Ｒ１２、Ｒ１３の接続ノードから生成される。定電圧ＶＧＳ２は、抵抗Ｒ１０、Ｒ１１の接続ノードから生成される。定電圧ＶＧＳ１、ＶＧＳ２の値は、抵抗Ｒ１０〜Ｒ１３の抵抗値の比で決まる。このため、定電圧ＶＧＳ１、ＶＧＳ２は、半導体集積回路の製造工程でのプロセス条件の変動あるいは半導体集積回路の動作中の温度変化により変化しない。
【００５４】
この実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。さらに、この実施形態では、定電流源１２が出力する電源電流Ｉ２（Ｉ２１、Ｉ２２、．．．）は、極性が互いに異なるｐＭＯＳトランジスタＰＭ４１およびｎＭＯＳトランジスタＮＭ３１に応じて調整される。このため、内部回路２４において、動作速度を決定する回路がｐＭＯＳトランジスタおよびｎＭＯＳトランジスタにより形成される場合にも、内部回路２４の動作速度を一定にできる。
【００５５】
図１０は、本発明の半導体集積回路の第４の実施形態を示している。この実施形態は、請求項２、請求項３、請求項４および請求項６に対応している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、複数の補正回路１４Ｃは、バイアス回路１０ではなく、定電流源１２と内部回路１６（１６ａ、１６ｂ、．．．）との接続ノードＮＤ４（ＮＤ４１、ＮＤ４２、．．．）に接続されている。その他の構成は、第１の実施形態と同じである。
【００５６】
各補正回路１４Ｃは、ｎＭＯＳトランジスタＮＭ５（ＮＭ５１、ＮＭ５２、．．．；補正トランジスタ）で構成されている。ｎＭＯＳトランジスタＮＭ５は、ソースが接地線ＶＳＳに接続され、ゲートが定電圧線ＶＧＳ１に接続され、ドレインである第２ノードＮＤ２（ＮＤ２１、ＮＤ２２、．．．）がノードＮＤ４（ＮＤ４１、ＮＤ４２、．．．）に接続されている。
この実施形態では、定電流源１２から出力される電源電流Ｉ２（Ｉ２１、Ｉ２２、．．．）の一部は、ｎＭＯＳトランジスタＮＭ５（ＮＭ５１、ＮＭ５２、．．．）のソース・ドレイン間電流Ｉ５（Ｉ５１、Ｉ５２、．．．；補正電流）として接地線ＶＳＳに流れる。このため、内部回路１６（１６ａ、１６ｂ、．．．）には、電源電流Ｉ２から電流Ｉ５を引いた電流が流れる。
【００５７】
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より低くなる場合、あるいは半導体集積回路の動作中に周囲温度が低くなる場合、補正回路１４Ｃの各ｎＭＯＳトランジスタＮＭ５の電流Ｉ５は増加するため、内部回路１６に供給される電流は減少する。したがって、内部回路１６の動作速度は遅くなり、消費電流は減少する。この結果、内部回路１６の動作速度および消費電流は、閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００５８】
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より高くなる場合、あるいは半導体集積回路の動作中に周囲温度が高くなる場合、補正回路１４ｃの各ｎＭＯＳトランジスタＮＭ５の電流Ｉ５は減少するため、内部回路１６に供給される電流は増加する。したがって、内部回路１６の動作速度は速くなり、消費電流は増加する。この結果、内部回路１６の動作速度および消費電流は、閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００５９】
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、補正回路１４ｃは、内部回路１６毎に形成されている。このため、内部回路１６（１６ａ、１６ｂ、．．．）の機能に応じて補正回路１４ｃを使用するか否かを決定できる。また、内部回路１６の動作特性に応じて、ｎＭＯＳトランジスタＮＭ５に流れる電流値を微調整できる。この結果、内部回路１６の動作速度の変動を、確実に防止できる。
【００６０】
図１１は、本発明の半導体集積回路の第５の実施形態を示している。この実施形態は、請求項２、請求項３、請求項５および請求項６に対応している。第１、第２および第４の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、複数の補正回路１４Ｄは、バイアス回路１０ではなく、定電流源１２と内部回路２０（２０ａ、２０ｂ、．．．）との接続ノードＮＤ４（ＮＤ４１、ＮＤ４２、．．．）に接続されている。その他の構成は、第２の実施形態と同じである。
【００６１】
各補正回路１４Ｄは、第１の実施形態の補正回路１４を構成するトランジスタの極性を逆にして構成されている。すなわち、各補正回路１４Ｄは、カレントミラー回路（第２カレントミラー回路）を構成する一対のｎＭＯＳトランジスタと、ｐＭＯＳトランジスタＰＭ６（ＰＭ６１、ＰＭ６２、．．．；補正トランジスタ）とを有している。ｐＭＯＳトランジスタＰＭ６のゲートは、定電圧線ＶＧＳ２に接続されている。
【００６２】
補正回路１４Ｄは、第４の実施形態の補正回路１４Ｃと同様に動作する。すなわち、定電流源１２から出力される電源電流Ｉ２（Ｉ２１、Ｉ２２、．．．）の一部は、ｐＭＯＳトランジスタＰＭ６（ＰＭ６１、ＰＭ６２、．．．）のソース・ドレイン間電流Ｉ６（Ｉ６１、Ｉ６２、．．．；補正電流）として接地線ＶＳＳに流れる。このため、内部回路２０（２０ａ、２０ｂ、．．．）には、電源電流Ｉ２から電流Ｉ６を引いた電流が流れる。
【００６３】
この実施形態においても、上述した第１および第４の実施形態と同様の効果を得ることができる。
図１２は、本発明の半導体集積回路の第６の実施形態を示している。この実施形態は、請求項９および請求項１０に対応している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００６４】
この実施形態では、第４の実施形態の補正回路１４Ｃおよび内部回路１６（１６ａ、１６ｂ、．．．）の代わりに補正回路１４Ｅよび内部回路２４（２４ａ、２４ｂ、．．．）が形成されている。半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。内部回路２４は、ＬＣＤドライバのオペアンプとして形成されている。オペアンプは、ｎＭＯＳトランジスタおよびｐＭＯＳトランジスタで構成されている。その他の構成は、第１の実施形態と同じである。
【００６５】
補正回路１４Ｅは、第４の実施形態の補正回路１４Ｃと第５の実施形態の補正回路１４Ｄを組み合わせて構成されている。すなわち、ｎＭＯＳトランジスタＮＭ５１、ＮＭ５２のドレインおよびｐＭＯＳトランジスタＰＭ６１、ＰＭ６２のドレインは、第２ノードＮＤ２１、ＮＤ２２にそれぞれ接続されている。ノードＮＤ２１、ＮＤ２２には、ｎＭＯＳトランジスタＮＭ５１、ＮＭ５２の電流Ｉ５１、Ｉ５２とｐＭＯＳトランジスタＰＭ６１、ＰＭ６２に対応する電流とがそれぞれ流れる。
【００６６】
この実施形態においても、上述した第１〜第５実施形態と同様の効果を得ることができる。さらに、この実施形態では、定電流源１２が出力する電源電流Ｉ２１、Ｉ２２は、極性が互いに異なるｐＭＯＳトランジスタＰＭ６１、ＰＭ６２およびｎＭＯＳトランジスタＮＭ５１、ＮＭ５２に応じて調整される。このため、内部回路２４ａ、２４ｂにおいて、動作速度を決定する回路がｐＭＯＳトランジスタおよびｎＭＯＳトランジスタにより形成される場合にも、内部回路２４ａ、２４ｂの動作速度を一定にできる。
【００６７】
図１３は、本発明の半導体集積回路の第７の実施形態を示している。この実施形態は、請求項１、請求項３、請求項５および請求項６に対応している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。半導体集積回路は、バイアス回路１０Ｆ、定電流源１２Ｆ、補正回路１４Ｆ、および内部回路２０（２０ａ、２０ｂ、．．．）を有している。
【００６８】
バイアス回路１０Ｆは、第１の実施形態のバイアス回路１０に、ｐＭＯＳトランジスタＰＭ１２（第１電流源）およびｎＭＯＳトランジスタＮＭ１１（負荷回路）を付加して構成されている。ｐＭＯＳトランジスタＰＭ１２およびｎＭＯＳトランジスタＮＭ１１は、電源線ＶＤＤと接地線ＶＳＳとの間に直列に接続されている。ｐＭＯＳトランジスタＰＭ１２は、ゲートがノードＮＤ１に接続され、ドレインが第１ノードＮＤ１１（第１ノード）に接続されている。ｐＭＯＳトランジスタＰＭ１、ＰＭ１２とでカレントミラー回路が構成されている。ｎＭＯＳトランジスタＮＭ１１は、ゲートとドレイン（第１ノードＮＤ１１）が互いに接続されている。
【００６９】
定電流源１２Ｆは、複数のｎＭＯＳトランジスタＮＭ２（ＮＭ２１、ＮＭ２２、．．．；第２電流源、第３トランジスタ）を有している。ｎＭＯＳトランジスタＮＭ２は、ソースが接地線ＶＳＳに接続され、ゲートが第１ノードＮＤ１１に接続されている。ｎＭＯＳトランジスタＮＭ２のドレインは、内部回路２０ａ、２０ｂ、．．．にそれぞれ接続されている。
【００７０】
定電流源１２Ｆの各ｐＭＯＳトランジスタＰＭ２とバイアス回路１０ＦのｎＭＯＳトランジスタＮＭ１２とによりカレントミラー回路（第１カレントミラー回路）がそれぞれ構成されている。このため、ｎＭＯＳトランジスタＮＭ１２のソース・ドレイン間電流Ｉ１３は、ｎＭＯＳトランジスタＮＭ２のソース・ドレイン間電流Ｉ２（Ｉ２３、Ｉ２４、．．．；電源電流）と等しくなる。したがって、内部回路２０ａ、２０ｂ、．．． にそれぞれ供給される電流Ｉ２３、Ｉ２４、．．．は、バイアス回路１０に流れる電流Ｉ１３と等しくなる。
【００７１】
補正回路１４Ｆは、第１の実施形態の補正回路１４を構成するトランジスタの極性を逆にして構成されている。すなわち、補正回路１４Ｆは、カレントミラー回路（第２カレントミラー回路）を構成するｎＭＯＳトランジスタＮＭ７１、ＮＭ７２（第４トランジスタ）と、ｐＭＯＳトランジスタＰＭ７１（補正トランジスタ）とを有している。ｐＭＯＳトランジスタＰＭ７１のゲートは、定電圧線ＶＧＳ２に接続されている。
【００７２】
この実施形態では、ｐＭＯＳトランジスタＰＭ１２から出力される電流Ｉ１２の一部は、補正回路１４Ｆを介して接地線ＶＳＳに流れる。このため、ｎＭＯＳトランジスタＮＭ１２には、電流Ｉ１２から電流Ｉ７１を引いた電流が流れる。
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より低くなる場合、あるいは半導体集積回路の動作中に周囲温度が低くなる場合、補正回路１４ＦのｐＭＯＳトランジスタＰＭ７１の電流Ｉ７３は増加するため、バイアス回路１０ＦのｎＭＯＳトランジスタＮＭ１２の電流Ｉ１３および定電流源１２Ｆの電源電流Ｉ２３、Ｉ２４、．．．は減少する。したがって、内部回路２０の動作速度は遅くなり、消費電流は減少する。この結果、内部回路２０の動作速度および消費電流は、閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００７３】
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より高くなる場合、あるいは半導体集積回路の動作中に周囲温度が高くなる場合、補正回路１４ＦのｐＭＯＳトランジスタＰＭ７１の電流Ｉ７３は減少するため、バイアス回路１０ＦのｎＭＯＳトランジスタＮＭ１２の電流Ｉ１３および定電流源１２Ｆの電源電流Ｉ２３、Ｉ２４、．．．は増加する。この結果、内部回路２０の動作速度および消費電流は、閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００７４】
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
図１４は、本発明の半導体集積回路の第８の実施形態を示している。この実施形態は、請求項１、請求項３、請求項４、請求項６および請求項７に対応している。第１、第２および第７の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００７５】
この実施形態では、第７実施形態の補正回路１４Ｆおよび内部回路２０（２０ａ、２０ｂ、．．．）の代わりに補正回路１４Ｇおよび内部回路１６（１６ａ、１６ｂ、．．．）が形成されている。半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。その他の構成は、第７の実施形態と同じである。
【００７６】
補正回路１４Ｆは、第２の実施形態の補正回路１４Ａを構成するトランジスタの極性を逆にして構成されている。すなわち、補正回路１４Ｆは、ソースが接地線ＶＳＳに接続され、ゲートが定電圧線ＶＧＳ１に接続され、ドレインがノードＮＤ２に接続されたｎＭＯＳトランジスタＮＭ８１（補正トランジスタ）で構成されている。
この実施形態の動作は、第７の実施形態とほぼ同じである。すなわち、半導体集積回路に形成されるトランジスタの閾値電圧が標準値より低くなる場合、あるいは半導体集積回路の動作中に周囲温度が低くなる場合、補正回路１４Ｇを流れる電流Ｉ８１が増加し、内部回路１６ａ、１６ｂから接地線ＶＳＳ流れる電流Ｉ２３、Ｉ２４が減少する。半導体集積回路に形成されるトランジスタの閾値電圧が標準値より高くなる場合、あるいは半導体集積回路の動作中に周囲温度が高くなる場合、補正回路１４Ｇを流れる電流Ｉ８１が減少し、内部回路１６ａ、１６ｂから接地線ＶＳＳ流れる電流Ｉ２３、Ｉ２４が増加する。この結果、内部回路１６ａ、１６ｂの動作速度は、常にほぼ一定になる。
【００７７】
この実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。
図１５は、本発明の半導体集積回路の第９の実施形態を示している。この実施形態は、請求項８および請求項１０に対応している。第１、第３および第７の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００７８】
この実施形態では、第７の実施形態の補正回路１４Ｆおよび内部回路２０（２０ａ、２０ｂ、．．．）の代わりに補正回路１４Ｈおよび内部回路２４（２４ａ、２４ｂ、．．．）が形成されている。半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。その他の構成は、第７の実施形態と同じである。
【００７９】
補正回路１４Ｈは、第７の実施形態の補正回路１４Ｆと第８の実施形態の補正回路１４Ｇを組み合わせて構成されている。換言すれば、補正回路１４Ｈは、第３の実施形態の補正回路１４Ｂのトランジスタの極性を逆にして構成されている。
この実施形態においても、上述した第１および第３の実施形態と同様の効果を得ることができる。
【００８０】
図１６は、本発明の半導体集積回路の第１０の実施形態を示している。この実施形態は、請求項２、請求項３、請求項５および請求項６に対応している。第１および第７の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、複数の補正回路１４Ｉは、バイアス回路１０Ｆではなく、定電流源１２Ｆと内部回路２０（２０ａ、２０ｂ、．．．）との接続ノードＮＤ４（ＮＤ４１、ＮＤ４２、．．．）に接続されている。その他の構成は、第７の実施形態と同じである。
【００８１】
補正回路１４Ｉは、第４の実施形態の補正回路１４Ｃのトランジスタの極性を逆にして構成されている。すなわち、補正回路１４Ｉは、ドレインがノードＮＤ４１、ＮＤ４２にそれぞれ接続されたｐＭＯＳトランジスタＰＭ９（ＰＭ９１、ＰＭ９２、．．．；補正トランジスタ）で構成されている。
この実施形態では、内部回路１６から流れる電流と補正回路１４Ｊから流れる電流の和が、定電流源１２Ｆに流れ込む。
【００８２】
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より低くなる場合、あるいは半導体集積回路の動作中に周囲温度が低くなる場合、補正回路１４Ｊの各ｎＭＯＳトランジスタＮＭ９の電流は増加するため、内部回路１６から出力される電流は減少する。したがって、内部回路１６の動作速度は遅くなり、消費電流は減少する。この結果、内部回路１６の動作速度および消費電流は、閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００８３】
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より高くなる場合、あるいは半導体集積回路の動作中に周囲温度が高くなる場合、補正回路１４Ｊの各ｎＭＯＳトランジスタＮＭ９の電流は減少するため、内部回路１６から出力される電流は増加する。したがって、内部回路１６の動作速度は速くなり、消費電流は増加する。この結果、内部回路１６の動作速度および消費電流は、閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００８４】
この実施形態においても、上述した第１および第４の実施形態と同様の効果を得ることができる。
図１７は、本発明の半導体集積回路の第１１の実施形態を示している。この実施形態は、請求項２、請求項３、請求項４および請求項６に対応している。第１および第７の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００８５】
この実施形態では、第１０の実施形態の補正回路１４Ｉおよび内部回路２０（２０ａ、２０ｂ、．．．）の代わりに補正回路１４Ｊよび内部回路１６（１６ａ、１６ｂ、．．．）が形成されている。その他の構成は、第７の実施形態と同じである。
補正回路１４Ｊは、第５の実施形態の補正回路１４Ｄのトランジスタの極性を逆にして構成されている。すなわち、各補正回路１４Ｊは、カレントミラー回路（第２カレントミラー回路）を構成する一対のｐＭＯＳトランジスタと、ｎＭＯＳトランジスタＮＭ９（ＮＭ９１、ＮＭ９２、．．．；補正トランジスタ）とを有している。ｎＭＯＳトランジスタＮＭ９のゲートは、定電圧線ＶＧＳ１に接続されている。
【００８６】
補正回路１４Ｊは、第１０の実施形態の補正回路１４Ｃと同様に動作する。そして、内部回路１６から流れる電流に補正回路１４Ｊから流れる電流を加えた電流が、定電流源１２Ｆに流れ込む。
この実施形態においても、上述した第１および第５の実施形態と同様の効果を得ることができる。
【００８７】
図１８は、本発明の半導体集積回路の第１２の実施形態を示している。この実施形態は、請求項９および請求項１０に対応している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１０の実施形態の補正回路１４Ｉおよび内部回路２０（２０ａ、２０ｂ、．．．）の代わりに補正回路１４Ｋよび内部回路２４（２４ａ、２４ｂ、．．．）が形成されている。その他の構成は、第７の実施形態と同じである。
【００８８】
補正回路１４Ｋは、第６の実施形態の補正回路１４Ｅのトランジスタの極性を逆にして構成されている。すなわち、補正回路１４Ｋは、第１０の実施形態の補正回路１４Ｉと第１１の実施形態の補正回路１４Ｊを組み合わせて構成されている。
この実施形態においても、上述した第１および第６の実施形態と同様の効果を得ることができる。
【００８９】
なお、上述した実施形態では、本発明を、シリコン基板上にＣＭＯＳプロセスを使用して形成されたＬＣＤドライバに適用する例について述べた。しかしながら、本発明はかかる実施形態に限定されるものではない。例えば、本発明を、シリコン基板上にバイポーラプロセスを使用して形成されたＬＣＤドライバに適用してもよい。この場合、上述した実施形態のｎＭＯＳトランジスタおよびｐＭＯＳトランジスタは、それぞれｎｐｎトランジスタおよびｐｎｐトランジスタに置き換えられる。
【００９０】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１） 直列に接続された第１電流を生成する第１電流源と負荷回路とを有し、前記第１電流源と前記負荷回路との接続ノードである第１ノードに第１電圧を生成するバイアス回路と、
前記第１電圧に応じて電源電流を生成する第２電流源と、
複数の第１トランジスタを有し、前記第１トランジスタを動作させるために前記第２電流源に接続された内部回路と、
ゲートで定電圧を受ける補正トランジスタを含み、前記補正トランジスタのドレインに電気的に接続された第２ノードに、前記定電圧に応じて補正電流を生成し、前記第２ノードが前記第１ノードに電気的に接続された補正回路とを備えていることを特徴とする半導体集積回路。
【００９１】
（付記２） 直列に接続された第１電流を生成する第１電流源と負荷回路とを有し、前記第１電流源と前記負荷回路との接続ノードである第１ノードに第１電圧を出力するバイアス回路と、
前記第１電圧に応じて電源電流を生成する第２電流源と、
複数の第１トランジスタを有し、前記第１トランジスタを動作させるために前記第２電流源に接続された内部回路と、
ゲートで定電圧を受ける補正トランジスタを含み、前記補正トランジスタのドレインに電気的に接続された第２ノードに、前記定電圧に応じて補正電流を生成し、前記第２ノードが前記第２電流源と前記内部回路との接続ノードに接続されている補正回路とを備えていることを特徴とする半導体集積回路。
【００９２】
（付記３） 付記１または付記２記載の半導体集積回路において、
前記バイアス回路は、
前記内部回路内に形成される前記第１トランジスタの閾値電圧の変化に対する閾値電圧補償機能および温度変化に対する温度補償機能を有し、温度変化および閾値電圧の変化に依存せず一定の基準電圧を生成する基準電圧生成回路を備え、前記第１電圧は、前記基準電圧に応じて生成されることを特徴とする半導体集積回路。
【００９３】
（付記４） 付記３記載の半導体集積回路において、
前記基準電圧生成回路は、バンドギャップリファレンスであることを特徴とする半導体集積回路。
（付記５） 付記１または付記２記載の半導体集積回路において、
前記補正トランジスタは、ｎＭＯＳトランジスタであることを特徴とする半導体集積回路。
【００９４】
（付記６） 付記１または請求項２記載の半導体集積回路において、
前記補正トランジスタは、ｐＭＯＳトランジスタであることを特徴とする半導体集積回路。
（付記７） 付記１または付記２記載の半導体集積回路において、
前記第１電流源および前記第２電流源は、ゲートが前記第１ノードに接続された第２および第３トランジスタをそれぞれ含み、
前記第２および第３トランジスタにより第１カレントミラー回路が構成されていることを特徴とする半導体集積回路。
【００９５】
（付記８） 付記１または付記２記載の半導体集積回路において、
前記補正トランジスタのドレインは、前記第２ノードに直接接続されていることを特徴とする半導体集積回路。
（付記９） 付記１または付記２記載の半導体集積回路において、
前記補正トランジスタのドレインは、第２カレントミラー回路を構成する一対の第４トランジスタのゲートに接続され、
前記第４トランジスタのうち前記補正トランジスタに接続されていないトランジスタのドレインが、前記第２ノードに接続されていることを特徴とする半導体集積回路。
【００９６】
（付記１０） 直列に接続された第１電流を生成する第１電流源と負荷回路とを有し、前記第１電流源と前記負荷回路との接続ノードである第１ノードに第１電圧を生成するバイアス回路と、
前記第１電圧に応じて電源電流を生成する第２電流源と、
複数の第１トランジスタを有し、前記第１トランジスタを動作させるために前記第２電流源に接続された内部回路と、
ゲートで第１定電圧を受ける第１補正トランジスタを含み、前記第１補正トランジスタのドレインに電気的に接続された第２ノードに、前記第１定電圧に応じて第１補正電流を生成する第１補正回路と、
ゲートで第２定電圧を受け、前記第１補正トランジスタと極性が逆の第２補正トランジスタを含み、前記第２補正トランジスタのドレインに電気的に接続された前記第２ノードに、前記第２定電圧に応じて第２補正電流を生成する第２補正回路とを備え、
前記第２ノードは、前記第１ノードに電気的に接続されていることを特徴とする半導体集積回路。
【００９７】
（付記１１） 直列に接続された第１電流を生成する第１電流源と負荷回路とを有し、前記第１電流源と前記負荷回路との接続ノードである第１ノードに第１電圧を出力するバイアス回路と、
前記第１電圧に応じて電源電流を生成する第２電流源と、
複数の第１トランジスタを有し、前記第１トランジスタを動作させるために前記第２電流源に接続された内部回路と、
ゲートで第１定電圧を受ける第１補正トランジスタを含み、前記第１補正トランジスタのドレインに電気的に接続された第２ノードに、前記第１定電圧に応じて第１補正電流を生成する第１補正回路と、
ゲートで第２定電圧を受け、前記第１補正トランジスタと極性が逆の第２補正トランジスタを含み、前記第２補正トランジスタのドレインに電気的に接続された前記第２ノードに、前記第２定電圧に応じて第２補正電流を生成する第２補正回路とを備え、
前記第２ノードは、前記第２電流源と前記内部回路との接続ノードに接続されていることを特徴とする半導体集積回路。
【００９８】
（付記１２） 付記１０または付記１１記載の半導体集積回路において、
前記バイアス回路は、
前記内部回路内に形成される前記第１トランジスタの閾値電圧の変化に対する閾値電圧補償機能および温度変化に対する温度補償機能を有し、温度変化および閾値電圧の変化に依存せず一定の基準電圧を生成する基準電圧生成回路を備え、前記第１電圧は、前記基準電圧に応じて生成されることを特徴とする半導体集積回路。
【００９９】
（付記１３） 付記１２記載の半導体集積回路において、
前記第１定電圧生成回路は、バンドギャップリファレンスであることを特徴とする半導体集積回路。
（付記１４） 付記１０または付記１１記載の半導体集積回路において、
前記第１および第２補正トランジスタは、一方がｎＭＯＳトランジスタであり、他方がｐＭＯＳトランジスタであることを特徴とする半導体集積回路。
【０１００】
（付記１５） 付記１０または請求項１１記載の半導体集積回路において、
前記第１電流源および前記第２電流源は、ゲートが前記第１ノードに接続された第２および第３トランジスタをそれぞれ含み、
前記第２および第３トランジスタにより第１カレントミラー回路が構成されていることを特徴とする半導体集積回路。
【０１０１】
（付記１６） 付記１０または付記１１記載の半導体集積回路において、
前記第１補正トランジスタのドレインは、前記第２ノードに直接接続され、
前記第２補正トランジスタのドレインは、第２カレントミラー回路を構成する一対の第４トランジスタのゲートに接続され、
前記第４トランジスタのうち前記補正トランジスタに接続されていないトランジスタのドレインが、前記第２ノードに接続されていることを特徴とする半導体集積回路。
【０１０２】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【０１０３】
【発明の効果】
請求項１および請求項２の半導体集積回路では、内部回路の動作速度を、閾値電圧の変化および温度変化によらず一定にできる。したがって、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、半導体集積回路の歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。この結果、半導体集積回路の製品コストを削減できる。
【０１０４】
請求項３の半導体集積回路では、温度変化および閾値電圧の変化に依存せず一定電圧を生成するバイアス回路を有する半導体集積回路に適用することで、顕著な効果がある。
請求項４の半導体集積回路では、内部回路に形成されるｎＭＯＳトランジスタの閾値電圧が変化する場合に、ｎＭＯＳトランジスタの動作速度を一定にできる。あるいは、温度が変化する場合にもｎＭＯＳトランジスタの動作速度を一定にできる。
【０１０５】
請求項５の半導体集積回路では、内部回路に形成されるｐＭＯＳトランジスタの閾値電圧が変化する場合に、ｐＭＯＳトランジスタの動作速度を一定にできる。あるいは、温度が変化する場合にもｐＭＯＳトランジスタの動作速度を一定にできる。
請求項６の半導体集積回路では、第２電流源で生成される電源電流を第１電流源で生成される電流と等しくできる。この結果、内部回路に供給される電源電流を、補正回路による補正制御により正確に調整できる。
【０１０６】
請求項７の半導体集積回路では、補正回路を簡易に構成でき、半導体集積回路のチップサイズの増加を最小限に抑えることができる。
請求項８および請求項９の半導体集積回路では、内部回路の動作速度を、閾値電圧の変化および温度変化によらず一定にできる。したがって、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、半導体集積回路の歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。この結果、半導体集積回路の製品コストを削減できる。
【０１０７】
さらに、極性が互いに異なる２種類のトランジスタが内部回路に形成される場合にも、内部回路の動作速度を一定にできる。
請求項１０の半導体集積回路では、内部回路に形成されるｎＭＯＳトランジスタの閾値電圧およびｐＭＯＳトランジスタの閾値電圧がそれぞれ変化する場合にも、内部回路の動作速度を一定にできる。
【図面の簡単な説明】
【図１】本発明の半導体集積回路の第１の実施形態を示す回路図である。
【図２】図１に示した補正回路に供給する定電圧を生成するための電圧生成回路を示す回路図である。
【図３】本発明における内部回路の動作を示す特性図である。
【図４】第１の実施形態における内部回路のシミュレーション結果を示す特性図である。
【図５】半導体集積回路チップ毎の閾値電圧の分布を示す特性図である。
【図６】本発明の半導体集積回路の第２の実施形態を示す回路図である。
【図７】図６に示した補正回路に供給する定電圧を生成するための電圧生成回路を示す回路図である。
【図８】本発明の半導体集積回路の第３の実施形態を示す回路図である。
【図９】図８に示した補正回路に供給する定電圧を生成するための電圧生成回路を示す回路図である。
【図１０】本発明の半導体集積回路の第４の実施形態を示す回路図である。
【図１１】本発明の半導体集積回路の第５の実施形態を示す回路図である。
【図１２】本発明の半導体集積回路の第６の実施形態を示す回路図である。
【図１３】本発明の半導体集積回路の第７の実施形態を示す回路図である。
【図１４】本発明の半導体集積回路の第８の実施形態を示す回路図である。
【図１５】本発明の半導体集積回路の第９の実施形態を示す回路図である。
【図１６】本発明の半導体集積回路の第１０の実施形態を示す回路図である。
【図１７】本発明の半導体集積回路の第１１の実施形態を示す回路図である。
【図１８】本発明の半導体集積回路の第１２の実施形態を示す回路図である。
【図１９】従来のバイアス回路の一例を示す回路図である。
【図２０】図１９に示したバイアス回路１に接続される内部回路３の動作を示す特性図である。
【図２１】従来における半導体集積回路チップ毎のトランジスタの閾値電圧の分布を示す特性図である。
【符号の説明】
１０、１０Ｆ バイアス回路
１２、１２Ｆ 定電流源
１４、１４Ａ、１４Ｂ、１４Ｃ、１４Ｄ、１４Ｅ 補正回路
１４Ｆ、１４Ｇ、１４Ｈ、１４Ｉ、１４Ｊ、１４Ｋ 補正回路
１６ 内部回路
１８ 電圧生成回路
２０ 内部回路
２２ 電圧生成回路
２４ 内部回路
２６ 電圧生成回路
ＢＧＲ バンドギャップリファレンス
ＡＭＰ アンプ
ＶＧＥＮ 電圧生成部
【発明の属する技術分野】
本発明は、トランジスタを含む内部回路と、この内部回路に定電流を供給するためのバイアス回路とを有する半導体集積回路に関する。
【０００２】
【従来の技術】
図１９は、従来のバイアス回路の一例を示している。
バイアス回路１００は、基準電圧Ｖ０を生成するバンドギャップリファレンスＢＧＲ、基準電圧Ｖ０を受けるアンプＡＭＰ、アンプＡＭＰの出力電圧を受けてノードＮＤ１００、ＮＤ２００に所定の電圧を生成する電圧生成部ＶＧＥＮを有している。電圧生成部ＶＧＥＮは、電源線ＶＤＤと接地線ＶＳＳとの間に直列に接続されたｐＭＯＳトランジスタＰＭ１００、ｎＭＯＳトランジスタＮＭ１００および抵抗Ｒ１００を有している。ｎＭＯＳトランジスタＮＭ１００は、アンプＡＭＰの出力電圧をゲートで受けている。
【０００３】
ｐＭＯＳトランジスタＰＭ１００のドレインに接続されたノードＮＤ１００は、定電流源２００を構成するｐＭＯＳトランジスタＰＭ２００（ＰＭ２１０、ＰＭ２２０、．．．）のゲートに接続されている。そして、バイアス回路１００のｐＭＯＳトランジスタＰＭ１００と定電流源２００のｐＭＯＳトランジスタＰＭ２００とにより、カレントミラー回路がそれぞれ構成されている。ｐＭＯＳトランジスタＰＭ２００（ＰＭ２１０、ＰＭ２２０、．．．）のドレインは、内部回路３００（３００ａ、３００ｂ、．．．）の電源線に接続されている。
【０００４】
上述したバイアス回路１００では、バンドギャップリファレンスＢＧＲは、温度変化およびバンドギャップリファレンスＢＧＲを構成するトランジスタの閾値電圧に依存せず、シリコンのバンドギャップ電圧（ほぼ１．２Ｖ）を安定して出力する。このため、この種のバイアス回路は、温度変化および半導体集積回路の製造プロセス条件の変動によらず、定電流Ｉ１０を生成できる（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平５−１８３３５６号公報（図１）
【０００６】
【発明が解決しようとする課題】
図２０は、図１９に示したバイアス回路１００に接続される内部回路３００の動作を示している。
一般に、半導体集積回路の製造工程におけるプロセス条件等の変動により、トランジスタの閾値電圧が低くなったとき、トランジスタの消費電流は増加する。このため、内部回路３００の動作速度は速くなる。トランジスタの閾値電圧が高くなったとき、内部回路３００の動作速度は遅くなる。また、トランジスタの消費電流は、温度依存性を有する。このため、半導体集積回路の周囲温度が変化した場合にも、内部回路３の動作速度は変化する。
【０００７】
半導体集積回路の製品仕様（タイミング規格および電流規格など）は、上記閾値電圧の変動および温度変化を考慮して決められる。このため、例えば、動作周波数等のタイミング規格は、閾値電圧の最大値・最小値および温度の最大値・最小値に合わせて決められる（図２０（ａ）、（ｂ））。
図２１は、半導体集積回路チップ毎のトランジスタの閾値電圧の分布を示している。
【０００８】
トランジスタの閾値電圧は、プロセス条件の変動（製造ロット）等でばらつく。このため、製造された半導体集積回路チップの閾値電圧のばらつきは、図に示すように、中央にピークを有する山なりの分布を示す。
上述した従来の半導体集積回路では、閾値電圧が低くなると動作周波数が製品規格の最大定格を満たさなくなり、不良品となる。一方、閾値電圧が高くなると動作周波数が製品規格の最小定格を満たさなくなる。この結果、規格を満足する範囲が狭くなり、良品数の割合である歩留が低下し、製品コストが増加する。
【０００９】
本発明の目的は、半導体集積回路の製造プロセス条件が変動する場合にも、内部回路の動作速度を一定にすることにある。
本発明の別の目的は、半導体集積回路の周囲温度が変化する場合にも、内部回路の動作速度を一定にすることにある。
本発明の別の目的は、半導体集積回路を構成するトランジスタの特性の変動による歩留の低下を防止し、製品コストを削減することにある。
【００１０】
【課題を解決するための手段】
請求項１の半導体集積回路では、バイアス回路は、直列に接続された第１電流を生成する第１電流源と負荷回路とを有している。バイアス回路は、第１電流源と負荷回路との接続ノードである第１ノードに第１電圧を生成する。第２電流源は、第１電圧に応じて内部回路に供給する電源電流を生成する。内部回路は、電源電流によって動作する複数の第１トランジスタを有する。補正回路は、ゲートで定電圧を受ける補正トランジスタを有している。補正回路は、補正トランジスタのドレインに電気的に接続された第２ノードに、定電圧に応じて補正電流を生成する。第２ノードは、第１ノードに電気的に接続されている。負荷回路には、例えば、第１電流源により生成される第１電流に補正回路により生成される補正電流を加えた電流が流れる。
【００１１】
半導体集積回路の製造工程におけるプロセス条件等の変動により、トランジスタの閾値電圧が低くなるとき、補正回路の補正トランジスタに流れる補正電流は、増加する。補正電流の増加により第１電流は減少し、第１電圧は下降する。第１電圧の下降により、電源電流が減少する。このため、閾値電圧の下降により速くなる内部回路のトランジスタの動作速度は、電源電流の減少により補正される。
【００１２】
一方、半導体集積回路の製造工程におけるプロセス条件等の変動により、トランジスタの閾値電圧が高くなるとき、補正回路の補正トランジスタに流れる補正電流は、減少する。補正電流の減少により第１電流は増加し、第１電圧は上昇する。第１電圧の上昇により、電源電流が増加する。このため、閾値電圧の上昇により遅くなる内部回路のトランジスタの動作速度は、電源電流の増加により補正される。
【００１３】
また、半導体集積回路の動作中に半導体集積回路の温度が下降する場合、補正回路の補正トランジスタに流れる補正電流は、増加する。そして、上述と同様に、補正電流の増加により電源電流が減少する。このため、温度の下降により速くなる内部回路のトランジスタの動作速度は、電源電流の減少により補正される。半導体集積回路の動作中に半導体集積回路の温度が上昇する場合、補正回路の補正トランジスタに流れる補正電流は、減少する。そして、上述と同様に、補正電流の減少により電源電流が増加する。このため、温度の上昇により遅くなる内部回路のトランジスタの動作速度は、電源電流の増加により補正される。
【００１４】
このように、トランジスタの閾値電圧の変化および温度変化に依存して、内部回路の動作速度が変化することが防止される。換言すれば、内部回路の動作速度は、閾値電圧の変化および温度変化によらず一定になる。したがって、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、半導体集積回路の歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。この結果、半導体集積回路の製品コストを削減できる。
【００１５】
請求項２の半導体集積回路では、バイアス回路は、直列に接続された第１電流を生成する第１電流源と負荷回路とを有している。バイアス回路は、第１電流源と負荷回路との接続ノードである第１ノードに第１電圧を生成する。第２電流源は、第１電圧に応じて内部回路に供給する電源電流を生成する。内部回路は、電源電流によって動作する複数の第１トランジスタを有する。補正回路は、ゲートで定電圧を受ける補正トランジスタを有している。補正回路は、補正トランジスタのドレインに電気的に接続された第２ノードに、定電圧に応じて補正電流を生成する。第２ノードは、第２電流源と内部回路との接続ノードに接続されている。内部回路には、例えば、第２電流源により生成される電源電流から補正回路により生成される補正電流を引いた電流が流れる。
【００１６】
例えば、閾値電圧の低い半導体集積回路が製造された場合、上述と同様に補正電流は増加する。このため、電源電流のうち内部回路に供給される電流は減少する。閾値電圧の高い半導体集積回路が製造された場合、上述と同様に補正電流は減少する。このため、電源電流のうち内部回路に供給される電流は増加する。温度変化についても同様である。したがって、内部回路の動作速度は、閾値電圧の変化および温度変化によらず一定になる。この結果、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、半導体集積回路の歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。歩留が向上するため、半導体集積回路の製品コストを削減できる。
【００１７】
この発明は、共通のバイアス回路に接続される複数の第２電流源およびこれ等電流源に対応する複数の内部回路を有する半導体集積回路に適用することで、特に顕著な効果を得られる。これは、補正回路を接続するか否かを、内部回路の種類（機能）に応じて内部回路毎に設定できるためである。
請求項３の半導体集積回路では、バイアス回路は、温度変化および閾値電圧の変化に依存せず一定の基準電圧を生成する基準電圧生成回路を有している。すなわち、基準電圧生成回路は、内部回路内に形成される第１トランジスタの閾値電圧の変化に対する閾値電圧補償機能および温度変化に対する温度補償機能を有している。バイアス回路は、第１電圧を、基準電圧に応じて生成する。このとき、バイアス回路は、温度変化および閾値電圧の変化に依存せず一定電圧を生成するが、内部回路は、温度変化および閾値電圧の変化に依存して動作速度が変化する。このように、本発明は、温度変化および閾値電圧の変化に依存せず一定電圧を生成するバイアス回路を有する半導体集積回路に適用することで、顕著な効果がある。
【００１８】
請求項４の半導体集積回路では、補正トランジスタは、ｎＭＯＳトランジスタである。このため、内部回路に形成されるｎＭＯＳトランジスタの閾値電圧が変化する場合に、ｎＭＯＳトランジスタの動作速度を一定にできる。あるいは、温度が変化する場合にもｎＭＯＳトランジスタの動作速度を一定にできる。
請求項５の半導体集積回路では、補正トランジスタは、ｐＭＯＳトランジスタである。このため、内部回路に形成されるｐＭＯＳトランジスタの閾値電圧が変化する場合に、ｐＭＯＳトランジスタの動作速度を一定にできる。あるいは、温度が変化する場合にもｐＭＯＳトランジスタの動作速度を一定にできる。
【００１９】
請求項６の半導体集積回路では、第１電流源および第２電流源は、ゲートが第１ノードに接続された第２および第３トランジスタをそれぞれ有している。第２および第３トランジスタにより第１カレントミラー回路が構成されている。このため、第２電流源で生成される電源電流を第１電流源で生成される電流と等しくできる。この結果、内部回路に供給される電源電流を、補正回路による補正制御によって正確に調整できる。
【００２０】
請求項７の半導体集積回路では、補正トランジスタのドレインは、第２ノードに直接接続されている。このため、補正回路を簡易に構成でき、半導体集積回路のチップサイズの増加を最小限に抑えることができる。
請求項８の半導体集積回路では、バイアス回路は、直列に接続された第１電流を生成する第１電流源と負荷回路とを有している。バイアス回路は、第１電流源と負荷回路との接続ノードである第１ノードに第１電圧を生成する。第２電流源は、第１電圧に応じて内部回路に供給する電源電流を生成する。内部回路は、電源電流によって動作する複数の第１トランジスタを有する。第１補正回路は、ゲートで第１定電圧を受ける第１補正トランジスタを有している。第１補正回路は、第１補正トランジスタのドレインに電気的に接続された第２ノードに、第１定電圧に応じて第１補正電流を生成する。第２補正回路は、ゲートで第２定電圧を受け、第１補正トランジスタと極性が逆の第２補正トランジスタを有している。第２補正回路は、第２補正トランジスタのドレインに電気的に接続された第２ノードに、第２定電圧に応じて第２補正電流を生成する。第２ノードは、第１ノードに電気的に接続されている。負荷回路には、例えば、第１電流源により生成される第１電流に第１および第２補正回路により生成される第１および第２補正電流を加えた電流が流れる。
【００２１】
この発明においても、上述と同様に、内部回路の動作速度は、閾値電圧の変化および温度変化によらず一定になる。したがって、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、半導体集積回路の歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。この結果、半導体集積回路の製品コストを削減できる。
【００２２】
さらに、電源電流は、極性が互いに異なる第１および第２補正トランジスタに応じて調整される。このため、極性が互いに異なる２種類のトランジスタが内部回路に形成される場合にも、内部回路の動作速度を一定にできる。
請求項９の半導体集積回路では、バイアス回路は、直列に接続された第１電流を生成する第１電流源と負荷回路とを有している。バイアス回路は、第１電流源と負荷回路との接続ノードである第１ノードに第１電圧を生成する。第２電流源は、第１電圧に応じて内部回路に供給する電源電流を生成する。内部回路は、電源電流によって動作する複数の第１トランジスタを有する。第１補正回路は、ゲートで第１定電圧を受ける第１補正トランジスタを有している。第１補正回路は、第１補正トランジスタのドレインに電気的に接続された第２ノードに、第１定電圧に応じて第１補正電流を生成する。第２補正回路は、ゲートで第２定電圧を受け、第１補正トランジスタと極性が逆の第２補正トランジスタを有している。第２補正回路は、第２補正トランジスタのドレインに電気的に接続された第２ノードに、第２定電圧に応じて第２補正電流を生成する。第２ノードは、第２電流源と内部回路との接続ノードに接続されている。内部回路には、例えば、第２電流源により生成される電源電流から第１および第２補正回路により生成される第１および第２補正電流を引いた電流が流れる。
【００２３】
この発明においても、上述と同様に、内部回路の動作速度は、閾値電圧の変化および温度変化によらず一定になる。したがって、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、半導体集積回路の歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。この結果、半導体集積回路の製品コストを削減できる。
【００２４】
さらに、内部回路に供給される電流は、極性が互いに異なる第１および第２補正トランジスタに応じて調整される。このため、極性が互いに異なる２種類のトランジスタが内部回路に形成される場合にも、内部回路の動作速度を一定にできる。
請求項１０の半導体集積回路では、第１および第２補正トランジスタは、一方がｎＭＯＳトランジスタであり、他方がｐＭＯＳトランジスタである。このため、内部回路に形成されるｎＭＯＳトランジスタの閾値電圧およびｐＭＯＳトランジスタの閾値電圧がそれぞれ変化する場合にも、内部回路の動作速度を一定にできる。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の半導体集積回路の第１の実施形態を示している。この実施形態は、請求項１、請求項３、請求項４および請求項６に対応している。半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。
半導体集積回路は、バイアス回路１０、定電流源１２、補正回路１４、および内部回路１６（１６ａ、１６ｂ、．．．）を有している。
【００２６】
バイアス回路１０は、バンドギャップリファレンスＢＧＲ（基準電圧生成回路）、アンプＡＭＰ、および電圧生成部ＶＧＥＮを有している。バンドギャップリファレンスＢＧＲは、周知のＣＭＯＳ回路で構成されており、シリコンのバンドギャップの電圧である基準電圧Ｖ０（ほぼ１．２Ｖ；より正確には１．２０５Ｖ）を生成する。基準電圧Ｖ０は、半導体集積回路の周囲温度の変化に依存せず、一定値に維持される。また、基準電圧Ｖ０は、半導体集積回路の製造工程でのプロセス条件の変化に応じてトランジスタの閾値電圧が変化した場合にも一定値に維持される。すなわち、バンドギャップリファレンスＢＧＲは、温度補償機能および閾値電圧補償機能を有している。
【００２７】
アンプＡＭＰは、基準電圧Ｖ０および電圧生成部ＶＧＥＮからのフィードバックに応じて動作し、定電圧Ｖ１を出力する。
電圧生成部ＶＧＥＮは、電源線ＶＤＤと接地線ＶＳＳとの間に直列に接続されたｐＭＯＳトランジスタＰＭ１（第１電流源、第２トランジスタ）、ｎＭＯＳトランジスタＮＭ１および抵抗Ｒ１（負荷回路）を有している。ｐＭＯＳトランジスタＰＭ１のゲートは、ドレイン（第１ノードＮＤ１）に接続されている。ｎＭＯＳトランジスタＮＭ１のゲートは、定電圧Ｖ１を受けている。ｎＭＯＳトランジスタＮＭ１と抵抗Ｒ１の接続ノードＮＤ３は、アンプＡＭＰの入力の一方に接続されている。接続ノードＮＤ３からのアンプＡＭＰへのフィードバックにより、接続ノードＮＤ３の電圧は、温度変化および閾値電圧の変化によらず、１．２Ｖに維持される。このため、第１ノードＮＤ１に所定の電圧（第１電圧）が生成される。
【００２８】
定電流源１２は、複数のｐＭＯＳトランジスタＰＭ２（ＰＭ２１、ＰＭ２２、．．．；第２電流源、第３トランジスタ）を有している。ｐＭＯＳトランジスタＰＭ２は、ソースが電源線ＶＤＤに接続され、ゲートがノードＮＤ１に接続されている。ｐＭＯＳトランジスタＰＭ２のドレインは、内部回路１６ａ、１６ｂ、．．．にそれぞれ接続されている。
定電流源１２の各ｐＭＯＳトランジスタＰＭ２とバイアス回路１０のｐＭＯＳトランジスタＰＭ１とによりカレントミラー回路（第１カレントミラー回路）がそれぞれ構成されている。このため、ｐＭＯＳトランジスタＰＭ１のソース・ドレイン間電流Ｉ１（第１電流）は、ｐＭＯＳトランジスタＰＭ２のソース・ドレイン間電流Ｉ２（Ｉ２１、Ｉ２２、．．．；電源電流）と等しくなる。したがって、内部回路１６ａ、１６ｂ、．．． にそれぞれ供給される電流Ｉ２１、Ｉ２２、．．．は、バイアス回路１０に流れる電流Ｉ１と等しくなる。
【００２９】
補正回路１４は、カレントミラー回路（第２カレントミラー回路）を構成するｐＭＯＳトランジスタＰＭ３１、ＰＭ３２（第４トランジスタ）と、ｎＭＯＳトランジスタＮＭ３１（補正トランジスタ）とを有している。ｐＭＯＳトランジスタＰＭ３１、ＰＭ３２のソースは、電源線ＶＤＤに接続されている。ｐＭＯＳトランジスタＰＭ３１、ＰＭ３２のゲートは、ｐＭＯＳトランジスタＰＭ３２のドレインに接続されている。ｐＭＯＳトランジスタＰＭ３１のドレイン（第２ノードＮＤ２）は、第１ノードＮＤ１に接続されている。ｎＭＯＳトランジスタＮＭ３１は、ドレインがｐＭＯＳトランジスタＰＭ３２のドレインに接続され、ゲートが定電圧線ＶＧＳ１に接続され、ソースが接地線ＶＳＳに接続されている。
【００３０】
ｎＭＯＳトランジスタＮＭ３１には、一定電圧であるゲート電圧ＶＧＳ１に応じてソース・ドレイン間電流Ｉ３３（補正電流）が流れる。ｐＭＯＳトランジスタＰＭ３２には、電流Ｉ３３に等しいソース・ドレイン間電流Ｉ３２が流れる。このため、ｐＭＯＳトランジスタＰＭ３１には、電流Ｉ３２に等しいソース・ドレイン間電流Ｉ３１が流れる。電流Ｉ３１は、バイアス回路１０のノードＮＤ１に向かって流れる。このため、バイアス回路１０における電圧生成回路ＶＧＥＮの抵抗Ｒ１に流れる電流Ｉ０は、式（１）に示すように、電流Ｉ１と電流Ｉ３１の和になる。また、電流Ｉ０は、式（２）に示すように、ノードＮＤ３の電圧（１．２Ｖ）と抵抗Ｒ１の抵抗値より表される一定値である。電流Ｉ３１は、ｎＭＯＳトランジスタＮＭ３１の閾値電圧をＶｔｈとするとき、式（３）で表せる。
【００３１】
Ｉ０＝Ｉ１＋Ｉ３１ ‥‥‥ （１）
Ｉ０＝１．２／Ｒ１ ‥‥‥ （２）
Ｉ３１＝β（ＶＧＳ１−Ｖｔｈ）２ ‥‥‥ （３）
内部回路１６は、ｐＭＯＳトランジスタおよびｎＭＯＳトランジスタを含む複数のＣＭＯＳ回路を有している。内部回路１６により、ＬＣＤドライバのオペアンプが形成されている。すなわち、内部回路１６は、ＣＭＯＳアナログ回路として動作する。
【００３２】
図２は、図１に示した補正回路１４におけるｎＭＯＳトランジスタＮＭ３１のゲートに供給される定電圧ＶＧＳ１を生成する電圧生成回路１８を示している。
電圧生成回路１８は、電源線ＶＤＤと接地線ＶＳＳとの間に直列に接続された抵抗Ｒ２、Ｒ３、Ｒ４、Ｒ５を有している。定電圧ＶＧＳ１は、抵抗Ｒ４、Ｒ５の接続ノードから生成される。定電圧ＶＧＳ１の値は、抵抗Ｒ２〜Ｒ５の抵抗値の比で決まる。このため、定電圧ＶＧＳ１は、半導体集積回路の製造工程でのプロセス条件の変動あるいは半導体集積回路の動作中の温度変化により変化しない。
【００３３】
図３は、本発明における内部回路１６の動作を示している。図中の太線は、本発明を適用した場合の特性を示し、一点鎖線は、従来の特性を示している。
本発明では、半導体集積回路の製造工程でのプロセス条件の変動により、半導体集積回路に形成されるトランジスタの閾値電圧が標準値より低くなる場合、図１に示した補正回路１４のｎＭＯＳトランジスタＮＭ３１の閾値電圧も低くなる。図２に示した電圧生成回路１８は、拡散抵抗Ｒ２、Ｒ３、Ｒ４、Ｒ５で構成されているため、定電圧ＶＧＳ１は、閾値電圧が変動しても一定に維持される。このため、閾値電圧の低下により、式（３）に示したように、ｎＭＯＳトランジスタＮＭ３１のソース・ドレイン間電流Ｉ３１は、増加する。この結果、ｐＭＯＳトランジスタＰＭ３２、ＰＭ３１のソース・ドレイン間電流Ｉ３３、Ｉ３２も、それぞれ増加する。
【００３４】
図１に示したバイアス回路１０は、閾値電圧の変動に依存せず、ノードＮＤ３に一定電圧（１．２Ｖ）を生成する。抵抗Ｒ１を流れる電流Ｉ０は、式（２）に示したように、閾値電圧の変動に依存せず一定に維持される。このため、電流Ｉ１は、式（１）に示したように、電流Ｉ３１が増加することで減少する。定電流源１２のｐＭＯＳトランジスタＰＭ２１、ＰＭ２２が内部回路１６にそれぞれ供給する電源電流Ｉ２１、Ｉ２２は減少する。したがって、内部回路１６の動作速度は遅くなる（図３（ａ））。この結果、内部回路１６の動作速度は、閾値電圧が標準のときにほぼ等しくなる。換言すれば、本発明の適用により、動作速度の閾値電圧依存性はなくなる。
【００３５】
また、半導体集積回路の製造工程でのプロセス条件の変動により、半導体集積回路に形成されるトランジスタの閾値電圧が標準値より高くなる場合、上述とは逆に、補正回路１４のｎＭＯＳトランジスタＮＭ３１の閾値電圧が高くなり、ｎＭＯＳトランジスタＮＭ３１のソース・ドレイン間電流Ｉ３１は、式（３）に示したように減少する。この結果、ｐＭＯＳトランジスタＰＭ３２、ＰＭ３１のソース・ドレイン間電流Ｉ３３、Ｉ３２も、それぞれ減少する。このため、電流Ｉ１は、式（１）に示したように、電流Ｉ３１が減少することで増加する。定電流源１２のｐＭＯＳトランジスタＰＭ２１、ＰＭ２２が内部回路１６それぞれ供給する電源電流Ｉ２１、Ｉ２２は増加する。したがって、内部回路１６の動作速度は速くなる（図３（ｂ））。この結果、内部回路１６の動作速度は、閾値電圧が標準のときにほぼ等しくなる。換言すれば、本発明の適用により、動作速度の閾値電圧依存性はなくなる。
【００３６】
なお、半導体集積回路の動作中に周囲温度が低くなる場合、補正回路１４のｎＭＯＳトランジスタＮＭ３１のソース・ドレイン間電流Ｉ３３は、閾値電圧が低くなる場合と同様に増加する。このため、内部回路１６の動作速度は、速くなる。また、半導体集積回路の動作中に周囲温度が高くなる場合、ＭＯＳトランジスタＮＭ３１のソース・ドレイン間電流Ｉ３３は、閾値電圧が高くなる場合と同様に減少する。このため、内部回路１６の動作速度は遅くなる。この結果、本発明の適用により、内部回路１６の動作速度の温度による変動は防止される。
【００３７】
一方、従来では、バイアス回路１０は、トランジスタの閾値電圧にかかわりなくノードＮＤ１に常に一定の電圧を生成する。このため、定電流源１２は、閾値電圧に依存せず常に一定の電源電流Ｉ２１、Ｉ２２を出力する。したがって、トランジスタの閾値電圧が低くなると、内部回路１６の動作速度は速くなる（図３（ｃ））。これとは逆に、トランジスタの閾値電圧が高くなると、内部回路１６の動作速度は遅くなる（図３（ｄ））。
【００３８】
図４は、第１の実施形態における内部回路１６のシミュレーション結果を示している。
ここでは、内部回路１６に形成されるオペアンプのトランジスタ（中耐圧）の閾値電圧を変化させたときのスルーレート時間を評価した。ここで、スルーレート時間は、オペアンプの出力信号が、入力信号に応じて変化を開始してから所望の電圧レベルまで変化するまでの時間である。オペアンプは、０．５０μｍの半導体ＣＭＯＳテクノロジーを使用して設計されており、入力と電流源がｎＭＯＳトランジスタで構成されている。オペアンプには、１０Ｖの電源電圧が供給される。
【００３９】
定電圧ＶＧＳ１をゲートで受けるｎＭＯＳトランジスタＮＭ３１を有する補正回路１４が半導体集積回路内に形成される場合、図の白い四角印に示すように、スルーレート時間は、閾値電圧の変動に依存せずほぼ一定になる。一方、補正回路１４が半導体集積回路内に形成されない従来では、図の黒い菱形印に示すように、スルーレート時間は、閾値電圧に依存して変化する。
【００４０】
このように、本発明の適用により、内部回路１６を構成するトランジスタ閾値電圧が変化しても、図３に示した特性と同様に、内部回路１６の動作速度が変わらないことが、シミューレーションによっても確認された。
図５は、本発明における半導体集積回路チップ毎の閾値電圧の分布を示している。
【００４１】
上述したように、本発明を半導体集積回路に適用することで、内部回路の動作速度は、閾値電圧に依存せず一定になり、かつ消費電流は一定になる。このため、閾値電圧の分布が従来（図２１）と同じでも場合にも、規格を満足する範囲が、従来に比べて広くなり、良品数の割合である歩留が向上する。この結果、半導体集積回路の製造コストが削減される。
【００４２】
以上、第１の実施形態では、バイアス回路１０のノードＮＤ１に補正回路１４の出力を接続することで、抵抗Ｒ１には、電流Ｉ１に電流Ｉ３１を加えた電流が流れる。このため、半導体集積回路の製造工程におけるプロセス条件等の変動、および動作中の半導体集積回路の温度変化に応じて、内部回路１６に供給される電源電流Ｉ２を変えることができる。したがって、内部回路の動作速度を、閾値電圧の変化および温度変化によらず一定にできる。この結果、半導体集積回路の歩留を向上でき、半導体集積回路の製品コストを削減できる。
【００４３】
本発明は、基準電圧生成回路としてバンドギャップリファレンスＢＧＲが形成されているバイアス回路に適用すると有効である。これは、基準電圧生成回路から出力され温度変化および閾値電圧の変化に依存しない一定電圧を、補正回路１４により補正できるためである。
補正回路１４は、入力回路および電流源がｎＭＯＳトランジスタで構成されるオペアンプ（内部回路１６）に対応して、定電圧ＶＧＳ１をゲートで受けるｎＭＯＳトランジスタＮＭ３１を有している。このため、オペアンプを構成するｎＭＯＳトランジスタの閾値電圧が変化する場合にも、オペアンプの動作速度をほぼ一定にできる。あるいは、温度が変化する場合にもオペアンプの動作速度を一定にできる。
【００４４】
カレントミラー回路は、バイアス回路１０のｐＭＯＳトランジスタＰＭ１１および定電流源１２のｐＭＯＳトランジスタＰＭ２により構成されている。このため、定電流源１２で生成される電源電流Ｉ２をバイアス回路１０で生成される電流Ｉ１と等しくできる。この結果、内部回路１６に供給される電源電流Ｉ２を、補正回路１４による補正制御により正確に調整できる。
【００４５】
図６は、本発明の半導体集積回路の第２の実施形態を示している。この実施形態は、請求項１、請求項３、請求項４および請求項７に対応している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１の実施形態の補正回路１４および内部回路１６（１６ａ、１６ｂ、．．．）の代わりに補正回路１４Ａおよび内部回路２０（２０ａ、２０ｂ、．．．）が形成されている。半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。内部回路２０は、ＬＣＤドライバのオペアンプとして形成されている。オペアンプは、入力と電流源がｐＭＯＳトランジスタで構成されている。その他の構成は、第１の実施形態と同じである。
【００４６】
補正回路１４Ａは、ｐＭＯＳトランジスタＰＭ４１（補正トランジスタ）で構成されている。ｐＭＯＳトランジスタＰＭ４１は、ソースが電源線ＶＤＤに接続され、ゲートが定電圧線ＶＧＳ２に接続され、ドレインであるノードＮＤ２がバイアス回路１０のノードＮＤ１に接続されている。
図７は、図６に示した補正回路１４ＡにおけるｐＭＯＳトランジスタＰＭ４１のゲートに供給される定電圧ＶＧＳ２を生成する電圧生成回路２２を示している。
【００４７】
電圧生成回路２２は、電源線ＶＤＤと接地線ＶＳＳとの間に直列に接続された抵抗Ｒ６、Ｒ７、Ｒ８、Ｒ９を有している。定電圧ＶＧＳ２は、抵抗Ｒ６、Ｒ７の接続ノードから生成される。定電圧ＶＧＳ２の値は、抵抗Ｒ６〜Ｒ９の抵抗値の比で決まる。このため、定電圧ＶＧＳ２は、半導体集積回路の製造工程でのプロセス条件の変動あるいは半導体集積回路の動作中の温度変化により変化しない。
【００４８】
この実施形態では、第１の実施形態と同様に、半導体集積回路に形成されるトランジスタの閾値電圧が標準値より低くなる場合、あるいは半導体集積回路の動作中に周囲温度が低くなる場合、補正回路１４ＡのｐＭＯＳトランジスタＰＭ４１の電流Ｉ４１は増加するため、定電流源Ｉ２の電源電流Ｉ２１、Ｉ２２、．．．は減少する。したがって、内部回路２０の動作速度は遅くなり、消費電流は減少する。この結果、内部回路２０の動作速度および消費電流は、それぞれ閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００４９】
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より高くなる場合、あるいは半導体集積回路の動作中に周囲温度が高くなる場合、補正回路１４ＡのｐＭＯＳトランジスタＰＭ４１の電流Ｉ４１は減少するため、定電流源Ｉ２の電源電流Ｉ２１、Ｉ２２、．．．は増加する。したがって、内部回路２０の動作速度は速くなり、消費電流は増加する。この結果、内部回路２０の動作速度および消費電流は、それぞれ閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００５０】
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、ｐＭＯＳトランジスタＰＭ４１のドレインは、第２ノードＮＤ２を介して第１ノードＮＤ１に直接接続されている。このため、ｐＭＯＳトランジスタＰＭ４１のソース・ドレイン間電流Ｉ４１をノードＮＤ１に直接供給できる。この結果、電圧生成部ＶＧＥＮの補正回路１４Ａの動作に対する応答を高速にできる。また、補正回路１４Ａを簡易に構成でき、半導体集積回路のチップサイズの増加を最小限に抑えることができる。
【００５１】
図８は、本発明の半導体集積回路の第３の実施形態を示している。この実施形態は、請求項８および請求項１０に対応している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１の実施形態の補正回路１４および内部回路１６（１６ａ、１６ｂ、．．．）の代わりに補正回路１４Ｂおよび内部回路２４（２４ａ、２４ｂ、．．．）が形成されている。半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。内部回路２４は、ＬＣＤドライバのオペアンプとして形成されている。オペアンプは、ｎＭＯＳトランジスタおよびｐＭＯＳトランジスタで構成されている。その他の構成は、第１の実施形態と同じである。
【００５２】
補正回路１４Ｂは、第１の実施形態の補正回路１４と第２の実施形態の補正回路１４Ａを組み合わせて構成されている。すなわち、ｎＭＯＳトランジスタＮＭ３１のドレインおよびｐＭＯＳトランジスタＰＭ４１のドレインは、第２ノードＮＤ２に接続されている。ノードＮＤ１には、ｎＭＯＳトランジスタＮＭ３１の電流Ｉ３３に対応する電流Ｉ３１とｐＭＯＳトランジスタＰＭ４１の電流Ｉ４１とが供給される。
【００５３】
図９は、図８に示した補正回路１４ＢにおけるｎＭＯＳトランジスタＮＭ３１のゲートに供給される定電圧ＶＧＳ１およびｐＭＯＳトランジスタＰＭ４１のゲートに供給される定電圧ＶＧＳ２を生成する電圧生成回路２６を示している。
電圧生成回路２６は、電源線ＶＤＤと接地線ＶＳＳとの間に直列に接続された抵抗Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３を有している。定電圧ＶＧＳ１は、抵抗Ｒ１２、Ｒ１３の接続ノードから生成される。定電圧ＶＧＳ２は、抵抗Ｒ１０、Ｒ１１の接続ノードから生成される。定電圧ＶＧＳ１、ＶＧＳ２の値は、抵抗Ｒ１０〜Ｒ１３の抵抗値の比で決まる。このため、定電圧ＶＧＳ１、ＶＧＳ２は、半導体集積回路の製造工程でのプロセス条件の変動あるいは半導体集積回路の動作中の温度変化により変化しない。
【００５４】
この実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。さらに、この実施形態では、定電流源１２が出力する電源電流Ｉ２（Ｉ２１、Ｉ２２、．．．）は、極性が互いに異なるｐＭＯＳトランジスタＰＭ４１およびｎＭＯＳトランジスタＮＭ３１に応じて調整される。このため、内部回路２４において、動作速度を決定する回路がｐＭＯＳトランジスタおよびｎＭＯＳトランジスタにより形成される場合にも、内部回路２４の動作速度を一定にできる。
【００５５】
図１０は、本発明の半導体集積回路の第４の実施形態を示している。この実施形態は、請求項２、請求項３、請求項４および請求項６に対応している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、複数の補正回路１４Ｃは、バイアス回路１０ではなく、定電流源１２と内部回路１６（１６ａ、１６ｂ、．．．）との接続ノードＮＤ４（ＮＤ４１、ＮＤ４２、．．．）に接続されている。その他の構成は、第１の実施形態と同じである。
【００５６】
各補正回路１４Ｃは、ｎＭＯＳトランジスタＮＭ５（ＮＭ５１、ＮＭ５２、．．．；補正トランジスタ）で構成されている。ｎＭＯＳトランジスタＮＭ５は、ソースが接地線ＶＳＳに接続され、ゲートが定電圧線ＶＧＳ１に接続され、ドレインである第２ノードＮＤ２（ＮＤ２１、ＮＤ２２、．．．）がノードＮＤ４（ＮＤ４１、ＮＤ４２、．．．）に接続されている。
この実施形態では、定電流源１２から出力される電源電流Ｉ２（Ｉ２１、Ｉ２２、．．．）の一部は、ｎＭＯＳトランジスタＮＭ５（ＮＭ５１、ＮＭ５２、．．．）のソース・ドレイン間電流Ｉ５（Ｉ５１、Ｉ５２、．．．；補正電流）として接地線ＶＳＳに流れる。このため、内部回路１６（１６ａ、１６ｂ、．．．）には、電源電流Ｉ２から電流Ｉ５を引いた電流が流れる。
【００５７】
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より低くなる場合、あるいは半導体集積回路の動作中に周囲温度が低くなる場合、補正回路１４Ｃの各ｎＭＯＳトランジスタＮＭ５の電流Ｉ５は増加するため、内部回路１６に供給される電流は減少する。したがって、内部回路１６の動作速度は遅くなり、消費電流は減少する。この結果、内部回路１６の動作速度および消費電流は、閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００５８】
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より高くなる場合、あるいは半導体集積回路の動作中に周囲温度が高くなる場合、補正回路１４ｃの各ｎＭＯＳトランジスタＮＭ５の電流Ｉ５は減少するため、内部回路１６に供給される電流は増加する。したがって、内部回路１６の動作速度は速くなり、消費電流は増加する。この結果、内部回路１６の動作速度および消費電流は、閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００５９】
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、補正回路１４ｃは、内部回路１６毎に形成されている。このため、内部回路１６（１６ａ、１６ｂ、．．．）の機能に応じて補正回路１４ｃを使用するか否かを決定できる。また、内部回路１６の動作特性に応じて、ｎＭＯＳトランジスタＮＭ５に流れる電流値を微調整できる。この結果、内部回路１６の動作速度の変動を、確実に防止できる。
【００６０】
図１１は、本発明の半導体集積回路の第５の実施形態を示している。この実施形態は、請求項２、請求項３、請求項５および請求項６に対応している。第１、第２および第４の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、複数の補正回路１４Ｄは、バイアス回路１０ではなく、定電流源１２と内部回路２０（２０ａ、２０ｂ、．．．）との接続ノードＮＤ４（ＮＤ４１、ＮＤ４２、．．．）に接続されている。その他の構成は、第２の実施形態と同じである。
【００６１】
各補正回路１４Ｄは、第１の実施形態の補正回路１４を構成するトランジスタの極性を逆にして構成されている。すなわち、各補正回路１４Ｄは、カレントミラー回路（第２カレントミラー回路）を構成する一対のｎＭＯＳトランジスタと、ｐＭＯＳトランジスタＰＭ６（ＰＭ６１、ＰＭ６２、．．．；補正トランジスタ）とを有している。ｐＭＯＳトランジスタＰＭ６のゲートは、定電圧線ＶＧＳ２に接続されている。
【００６２】
補正回路１４Ｄは、第４の実施形態の補正回路１４Ｃと同様に動作する。すなわち、定電流源１２から出力される電源電流Ｉ２（Ｉ２１、Ｉ２２、．．．）の一部は、ｐＭＯＳトランジスタＰＭ６（ＰＭ６１、ＰＭ６２、．．．）のソース・ドレイン間電流Ｉ６（Ｉ６１、Ｉ６２、．．．；補正電流）として接地線ＶＳＳに流れる。このため、内部回路２０（２０ａ、２０ｂ、．．．）には、電源電流Ｉ２から電流Ｉ６を引いた電流が流れる。
【００６３】
この実施形態においても、上述した第１および第４の実施形態と同様の効果を得ることができる。
図１２は、本発明の半導体集積回路の第６の実施形態を示している。この実施形態は、請求項９および請求項１０に対応している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００６４】
この実施形態では、第４の実施形態の補正回路１４Ｃおよび内部回路１６（１６ａ、１６ｂ、．．．）の代わりに補正回路１４Ｅよび内部回路２４（２４ａ、２４ｂ、．．．）が形成されている。半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。内部回路２４は、ＬＣＤドライバのオペアンプとして形成されている。オペアンプは、ｎＭＯＳトランジスタおよびｐＭＯＳトランジスタで構成されている。その他の構成は、第１の実施形態と同じである。
【００６５】
補正回路１４Ｅは、第４の実施形態の補正回路１４Ｃと第５の実施形態の補正回路１４Ｄを組み合わせて構成されている。すなわち、ｎＭＯＳトランジスタＮＭ５１、ＮＭ５２のドレインおよびｐＭＯＳトランジスタＰＭ６１、ＰＭ６２のドレインは、第２ノードＮＤ２１、ＮＤ２２にそれぞれ接続されている。ノードＮＤ２１、ＮＤ２２には、ｎＭＯＳトランジスタＮＭ５１、ＮＭ５２の電流Ｉ５１、Ｉ５２とｐＭＯＳトランジスタＰＭ６１、ＰＭ６２に対応する電流とがそれぞれ流れる。
【００６６】
この実施形態においても、上述した第１〜第５実施形態と同様の効果を得ることができる。さらに、この実施形態では、定電流源１２が出力する電源電流Ｉ２１、Ｉ２２は、極性が互いに異なるｐＭＯＳトランジスタＰＭ６１、ＰＭ６２およびｎＭＯＳトランジスタＮＭ５１、ＮＭ５２に応じて調整される。このため、内部回路２４ａ、２４ｂにおいて、動作速度を決定する回路がｐＭＯＳトランジスタおよびｎＭＯＳトランジスタにより形成される場合にも、内部回路２４ａ、２４ｂの動作速度を一定にできる。
【００６７】
図１３は、本発明の半導体集積回路の第７の実施形態を示している。この実施形態は、請求項１、請求項３、請求項５および請求項６に対応している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。半導体集積回路は、バイアス回路１０Ｆ、定電流源１２Ｆ、補正回路１４Ｆ、および内部回路２０（２０ａ、２０ｂ、．．．）を有している。
【００６８】
バイアス回路１０Ｆは、第１の実施形態のバイアス回路１０に、ｐＭＯＳトランジスタＰＭ１２（第１電流源）およびｎＭＯＳトランジスタＮＭ１１（負荷回路）を付加して構成されている。ｐＭＯＳトランジスタＰＭ１２およびｎＭＯＳトランジスタＮＭ１１は、電源線ＶＤＤと接地線ＶＳＳとの間に直列に接続されている。ｐＭＯＳトランジスタＰＭ１２は、ゲートがノードＮＤ１に接続され、ドレインが第１ノードＮＤ１１（第１ノード）に接続されている。ｐＭＯＳトランジスタＰＭ１、ＰＭ１２とでカレントミラー回路が構成されている。ｎＭＯＳトランジスタＮＭ１１は、ゲートとドレイン（第１ノードＮＤ１１）が互いに接続されている。
【００６９】
定電流源１２Ｆは、複数のｎＭＯＳトランジスタＮＭ２（ＮＭ２１、ＮＭ２２、．．．；第２電流源、第３トランジスタ）を有している。ｎＭＯＳトランジスタＮＭ２は、ソースが接地線ＶＳＳに接続され、ゲートが第１ノードＮＤ１１に接続されている。ｎＭＯＳトランジスタＮＭ２のドレインは、内部回路２０ａ、２０ｂ、．．．にそれぞれ接続されている。
【００７０】
定電流源１２Ｆの各ｐＭＯＳトランジスタＰＭ２とバイアス回路１０ＦのｎＭＯＳトランジスタＮＭ１２とによりカレントミラー回路（第１カレントミラー回路）がそれぞれ構成されている。このため、ｎＭＯＳトランジスタＮＭ１２のソース・ドレイン間電流Ｉ１３は、ｎＭＯＳトランジスタＮＭ２のソース・ドレイン間電流Ｉ２（Ｉ２３、Ｉ２４、．．．；電源電流）と等しくなる。したがって、内部回路２０ａ、２０ｂ、．．． にそれぞれ供給される電流Ｉ２３、Ｉ２４、．．．は、バイアス回路１０に流れる電流Ｉ１３と等しくなる。
【００７１】
補正回路１４Ｆは、第１の実施形態の補正回路１４を構成するトランジスタの極性を逆にして構成されている。すなわち、補正回路１４Ｆは、カレントミラー回路（第２カレントミラー回路）を構成するｎＭＯＳトランジスタＮＭ７１、ＮＭ７２（第４トランジスタ）と、ｐＭＯＳトランジスタＰＭ７１（補正トランジスタ）とを有している。ｐＭＯＳトランジスタＰＭ７１のゲートは、定電圧線ＶＧＳ２に接続されている。
【００７２】
この実施形態では、ｐＭＯＳトランジスタＰＭ１２から出力される電流Ｉ１２の一部は、補正回路１４Ｆを介して接地線ＶＳＳに流れる。このため、ｎＭＯＳトランジスタＮＭ１２には、電流Ｉ１２から電流Ｉ７１を引いた電流が流れる。
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より低くなる場合、あるいは半導体集積回路の動作中に周囲温度が低くなる場合、補正回路１４ＦのｐＭＯＳトランジスタＰＭ７１の電流Ｉ７３は増加するため、バイアス回路１０ＦのｎＭＯＳトランジスタＮＭ１２の電流Ｉ１３および定電流源１２Ｆの電源電流Ｉ２３、Ｉ２４、．．．は減少する。したがって、内部回路２０の動作速度は遅くなり、消費電流は減少する。この結果、内部回路２０の動作速度および消費電流は、閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００７３】
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より高くなる場合、あるいは半導体集積回路の動作中に周囲温度が高くなる場合、補正回路１４ＦのｐＭＯＳトランジスタＰＭ７１の電流Ｉ７３は減少するため、バイアス回路１０ＦのｎＭＯＳトランジスタＮＭ１２の電流Ｉ１３および定電流源１２Ｆの電源電流Ｉ２３、Ｉ２４、．．．は増加する。この結果、内部回路２０の動作速度および消費電流は、閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００７４】
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
図１４は、本発明の半導体集積回路の第８の実施形態を示している。この実施形態は、請求項１、請求項３、請求項４、請求項６および請求項７に対応している。第１、第２および第７の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００７５】
この実施形態では、第７実施形態の補正回路１４Ｆおよび内部回路２０（２０ａ、２０ｂ、．．．）の代わりに補正回路１４Ｇおよび内部回路１６（１６ａ、１６ｂ、．．．）が形成されている。半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。その他の構成は、第７の実施形態と同じである。
【００７６】
補正回路１４Ｆは、第２の実施形態の補正回路１４Ａを構成するトランジスタの極性を逆にして構成されている。すなわち、補正回路１４Ｆは、ソースが接地線ＶＳＳに接続され、ゲートが定電圧線ＶＧＳ１に接続され、ドレインがノードＮＤ２に接続されたｎＭＯＳトランジスタＮＭ８１（補正トランジスタ）で構成されている。
この実施形態の動作は、第７の実施形態とほぼ同じである。すなわち、半導体集積回路に形成されるトランジスタの閾値電圧が標準値より低くなる場合、あるいは半導体集積回路の動作中に周囲温度が低くなる場合、補正回路１４Ｇを流れる電流Ｉ８１が増加し、内部回路１６ａ、１６ｂから接地線ＶＳＳ流れる電流Ｉ２３、Ｉ２４が減少する。半導体集積回路に形成されるトランジスタの閾値電圧が標準値より高くなる場合、あるいは半導体集積回路の動作中に周囲温度が高くなる場合、補正回路１４Ｇを流れる電流Ｉ８１が減少し、内部回路１６ａ、１６ｂから接地線ＶＳＳ流れる電流Ｉ２３、Ｉ２４が増加する。この結果、内部回路１６ａ、１６ｂの動作速度は、常にほぼ一定になる。
【００７７】
この実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。
図１５は、本発明の半導体集積回路の第９の実施形態を示している。この実施形態は、請求項８および請求項１０に対応している。第１、第３および第７の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００７８】
この実施形態では、第７の実施形態の補正回路１４Ｆおよび内部回路２０（２０ａ、２０ｂ、．．．）の代わりに補正回路１４Ｈおよび内部回路２４（２４ａ、２４ｂ、．．．）が形成されている。半導体集積回路チップは、シリコン基板上にＣＭＯＳプロセスを使用して、例えばＬＣＤドライバとして形成されている。その他の構成は、第７の実施形態と同じである。
【００７９】
補正回路１４Ｈは、第７の実施形態の補正回路１４Ｆと第８の実施形態の補正回路１４Ｇを組み合わせて構成されている。換言すれば、補正回路１４Ｈは、第３の実施形態の補正回路１４Ｂのトランジスタの極性を逆にして構成されている。
この実施形態においても、上述した第１および第３の実施形態と同様の効果を得ることができる。
【００８０】
図１６は、本発明の半導体集積回路の第１０の実施形態を示している。この実施形態は、請求項２、請求項３、請求項５および請求項６に対応している。第１および第７の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、複数の補正回路１４Ｉは、バイアス回路１０Ｆではなく、定電流源１２Ｆと内部回路２０（２０ａ、２０ｂ、．．．）との接続ノードＮＤ４（ＮＤ４１、ＮＤ４２、．．．）に接続されている。その他の構成は、第７の実施形態と同じである。
【００８１】
補正回路１４Ｉは、第４の実施形態の補正回路１４Ｃのトランジスタの極性を逆にして構成されている。すなわち、補正回路１４Ｉは、ドレインがノードＮＤ４１、ＮＤ４２にそれぞれ接続されたｐＭＯＳトランジスタＰＭ９（ＰＭ９１、ＰＭ９２、．．．；補正トランジスタ）で構成されている。
この実施形態では、内部回路１６から流れる電流と補正回路１４Ｊから流れる電流の和が、定電流源１２Ｆに流れ込む。
【００８２】
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より低くなる場合、あるいは半導体集積回路の動作中に周囲温度が低くなる場合、補正回路１４Ｊの各ｎＭＯＳトランジスタＮＭ９の電流は増加するため、内部回路１６から出力される電流は減少する。したがって、内部回路１６の動作速度は遅くなり、消費電流は減少する。この結果、内部回路１６の動作速度および消費電流は、閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００８３】
半導体集積回路に形成されるトランジスタの閾値電圧が標準値より高くなる場合、あるいは半導体集積回路の動作中に周囲温度が高くなる場合、補正回路１４Ｊの各ｎＭＯＳトランジスタＮＭ９の電流は減少するため、内部回路１６から出力される電流は増加する。したがって、内部回路１６の動作速度は速くなり、消費電流は増加する。この結果、内部回路１６の動作速度および消費電流は、閾値電圧が標準のとき、および温度が標準のときにほぼ等しくなる。
【００８４】
この実施形態においても、上述した第１および第４の実施形態と同様の効果を得ることができる。
図１７は、本発明の半導体集積回路の第１１の実施形態を示している。この実施形態は、請求項２、請求項３、請求項４および請求項６に対応している。第１および第７の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００８５】
この実施形態では、第１０の実施形態の補正回路１４Ｉおよび内部回路２０（２０ａ、２０ｂ、．．．）の代わりに補正回路１４Ｊよび内部回路１６（１６ａ、１６ｂ、．．．）が形成されている。その他の構成は、第７の実施形態と同じである。
補正回路１４Ｊは、第５の実施形態の補正回路１４Ｄのトランジスタの極性を逆にして構成されている。すなわち、各補正回路１４Ｊは、カレントミラー回路（第２カレントミラー回路）を構成する一対のｐＭＯＳトランジスタと、ｎＭＯＳトランジスタＮＭ９（ＮＭ９１、ＮＭ９２、．．．；補正トランジスタ）とを有している。ｎＭＯＳトランジスタＮＭ９のゲートは、定電圧線ＶＧＳ１に接続されている。
【００８６】
補正回路１４Ｊは、第１０の実施形態の補正回路１４Ｃと同様に動作する。そして、内部回路１６から流れる電流に補正回路１４Ｊから流れる電流を加えた電流が、定電流源１２Ｆに流れ込む。
この実施形態においても、上述した第１および第５の実施形態と同様の効果を得ることができる。
【００８７】
図１８は、本発明の半導体集積回路の第１２の実施形態を示している。この実施形態は、請求項９および請求項１０に対応している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１０の実施形態の補正回路１４Ｉおよび内部回路２０（２０ａ、２０ｂ、．．．）の代わりに補正回路１４Ｋよび内部回路２４（２４ａ、２４ｂ、．．．）が形成されている。その他の構成は、第７の実施形態と同じである。
【００８８】
補正回路１４Ｋは、第６の実施形態の補正回路１４Ｅのトランジスタの極性を逆にして構成されている。すなわち、補正回路１４Ｋは、第１０の実施形態の補正回路１４Ｉと第１１の実施形態の補正回路１４Ｊを組み合わせて構成されている。
この実施形態においても、上述した第１および第６の実施形態と同様の効果を得ることができる。
【００８９】
なお、上述した実施形態では、本発明を、シリコン基板上にＣＭＯＳプロセスを使用して形成されたＬＣＤドライバに適用する例について述べた。しかしながら、本発明はかかる実施形態に限定されるものではない。例えば、本発明を、シリコン基板上にバイポーラプロセスを使用して形成されたＬＣＤドライバに適用してもよい。この場合、上述した実施形態のｎＭＯＳトランジスタおよびｐＭＯＳトランジスタは、それぞれｎｐｎトランジスタおよびｐｎｐトランジスタに置き換えられる。
【００９０】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１） 直列に接続された第１電流を生成する第１電流源と負荷回路とを有し、前記第１電流源と前記負荷回路との接続ノードである第１ノードに第１電圧を生成するバイアス回路と、
前記第１電圧に応じて電源電流を生成する第２電流源と、
複数の第１トランジスタを有し、前記第１トランジスタを動作させるために前記第２電流源に接続された内部回路と、
ゲートで定電圧を受ける補正トランジスタを含み、前記補正トランジスタのドレインに電気的に接続された第２ノードに、前記定電圧に応じて補正電流を生成し、前記第２ノードが前記第１ノードに電気的に接続された補正回路とを備えていることを特徴とする半導体集積回路。
【００９１】
（付記２） 直列に接続された第１電流を生成する第１電流源と負荷回路とを有し、前記第１電流源と前記負荷回路との接続ノードである第１ノードに第１電圧を出力するバイアス回路と、
前記第１電圧に応じて電源電流を生成する第２電流源と、
複数の第１トランジスタを有し、前記第１トランジスタを動作させるために前記第２電流源に接続された内部回路と、
ゲートで定電圧を受ける補正トランジスタを含み、前記補正トランジスタのドレインに電気的に接続された第２ノードに、前記定電圧に応じて補正電流を生成し、前記第２ノードが前記第２電流源と前記内部回路との接続ノードに接続されている補正回路とを備えていることを特徴とする半導体集積回路。
【００９２】
（付記３） 付記１または付記２記載の半導体集積回路において、
前記バイアス回路は、
前記内部回路内に形成される前記第１トランジスタの閾値電圧の変化に対する閾値電圧補償機能および温度変化に対する温度補償機能を有し、温度変化および閾値電圧の変化に依存せず一定の基準電圧を生成する基準電圧生成回路を備え、前記第１電圧は、前記基準電圧に応じて生成されることを特徴とする半導体集積回路。
【００９３】
（付記４） 付記３記載の半導体集積回路において、
前記基準電圧生成回路は、バンドギャップリファレンスであることを特徴とする半導体集積回路。
（付記５） 付記１または付記２記載の半導体集積回路において、
前記補正トランジスタは、ｎＭＯＳトランジスタであることを特徴とする半導体集積回路。
【００９４】
（付記６） 付記１または請求項２記載の半導体集積回路において、
前記補正トランジスタは、ｐＭＯＳトランジスタであることを特徴とする半導体集積回路。
（付記７） 付記１または付記２記載の半導体集積回路において、
前記第１電流源および前記第２電流源は、ゲートが前記第１ノードに接続された第２および第３トランジスタをそれぞれ含み、
前記第２および第３トランジスタにより第１カレントミラー回路が構成されていることを特徴とする半導体集積回路。
【００９５】
（付記８） 付記１または付記２記載の半導体集積回路において、
前記補正トランジスタのドレインは、前記第２ノードに直接接続されていることを特徴とする半導体集積回路。
（付記９） 付記１または付記２記載の半導体集積回路において、
前記補正トランジスタのドレインは、第２カレントミラー回路を構成する一対の第４トランジスタのゲートに接続され、
前記第４トランジスタのうち前記補正トランジスタに接続されていないトランジスタのドレインが、前記第２ノードに接続されていることを特徴とする半導体集積回路。
【００９６】
（付記１０） 直列に接続された第１電流を生成する第１電流源と負荷回路とを有し、前記第１電流源と前記負荷回路との接続ノードである第１ノードに第１電圧を生成するバイアス回路と、
前記第１電圧に応じて電源電流を生成する第２電流源と、
複数の第１トランジスタを有し、前記第１トランジスタを動作させるために前記第２電流源に接続された内部回路と、
ゲートで第１定電圧を受ける第１補正トランジスタを含み、前記第１補正トランジスタのドレインに電気的に接続された第２ノードに、前記第１定電圧に応じて第１補正電流を生成する第１補正回路と、
ゲートで第２定電圧を受け、前記第１補正トランジスタと極性が逆の第２補正トランジスタを含み、前記第２補正トランジスタのドレインに電気的に接続された前記第２ノードに、前記第２定電圧に応じて第２補正電流を生成する第２補正回路とを備え、
前記第２ノードは、前記第１ノードに電気的に接続されていることを特徴とする半導体集積回路。
【００９７】
（付記１１） 直列に接続された第１電流を生成する第１電流源と負荷回路とを有し、前記第１電流源と前記負荷回路との接続ノードである第１ノードに第１電圧を出力するバイアス回路と、
前記第１電圧に応じて電源電流を生成する第２電流源と、
複数の第１トランジスタを有し、前記第１トランジスタを動作させるために前記第２電流源に接続された内部回路と、
ゲートで第１定電圧を受ける第１補正トランジスタを含み、前記第１補正トランジスタのドレインに電気的に接続された第２ノードに、前記第１定電圧に応じて第１補正電流を生成する第１補正回路と、
ゲートで第２定電圧を受け、前記第１補正トランジスタと極性が逆の第２補正トランジスタを含み、前記第２補正トランジスタのドレインに電気的に接続された前記第２ノードに、前記第２定電圧に応じて第２補正電流を生成する第２補正回路とを備え、
前記第２ノードは、前記第２電流源と前記内部回路との接続ノードに接続されていることを特徴とする半導体集積回路。
【００９８】
（付記１２） 付記１０または付記１１記載の半導体集積回路において、
前記バイアス回路は、
前記内部回路内に形成される前記第１トランジスタの閾値電圧の変化に対する閾値電圧補償機能および温度変化に対する温度補償機能を有し、温度変化および閾値電圧の変化に依存せず一定の基準電圧を生成する基準電圧生成回路を備え、前記第１電圧は、前記基準電圧に応じて生成されることを特徴とする半導体集積回路。
【００９９】
（付記１３） 付記１２記載の半導体集積回路において、
前記第１定電圧生成回路は、バンドギャップリファレンスであることを特徴とする半導体集積回路。
（付記１４） 付記１０または付記１１記載の半導体集積回路において、
前記第１および第２補正トランジスタは、一方がｎＭＯＳトランジスタであり、他方がｐＭＯＳトランジスタであることを特徴とする半導体集積回路。
【０１００】
（付記１５） 付記１０または請求項１１記載の半導体集積回路において、
前記第１電流源および前記第２電流源は、ゲートが前記第１ノードに接続された第２および第３トランジスタをそれぞれ含み、
前記第２および第３トランジスタにより第１カレントミラー回路が構成されていることを特徴とする半導体集積回路。
【０１０１】
（付記１６） 付記１０または付記１１記載の半導体集積回路において、
前記第１補正トランジスタのドレインは、前記第２ノードに直接接続され、
前記第２補正トランジスタのドレインは、第２カレントミラー回路を構成する一対の第４トランジスタのゲートに接続され、
前記第４トランジスタのうち前記補正トランジスタに接続されていないトランジスタのドレインが、前記第２ノードに接続されていることを特徴とする半導体集積回路。
【０１０２】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【０１０３】
【発明の効果】
請求項１および請求項２の半導体集積回路では、内部回路の動作速度を、閾値電圧の変化および温度変化によらず一定にできる。したがって、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、半導体集積回路の歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。この結果、半導体集積回路の製品コストを削減できる。
【０１０４】
請求項３の半導体集積回路では、温度変化および閾値電圧の変化に依存せず一定電圧を生成するバイアス回路を有する半導体集積回路に適用することで、顕著な効果がある。
請求項４の半導体集積回路では、内部回路に形成されるｎＭＯＳトランジスタの閾値電圧が変化する場合に、ｎＭＯＳトランジスタの動作速度を一定にできる。あるいは、温度が変化する場合にもｎＭＯＳトランジスタの動作速度を一定にできる。
【０１０５】
請求項５の半導体集積回路では、内部回路に形成されるｐＭＯＳトランジスタの閾値電圧が変化する場合に、ｐＭＯＳトランジスタの動作速度を一定にできる。あるいは、温度が変化する場合にもｐＭＯＳトランジスタの動作速度を一定にできる。
請求項６の半導体集積回路では、第２電流源で生成される電源電流を第１電流源で生成される電流と等しくできる。この結果、内部回路に供給される電源電流を、補正回路による補正制御により正確に調整できる。
【０１０６】
請求項７の半導体集積回路では、補正回路を簡易に構成でき、半導体集積回路のチップサイズの増加を最小限に抑えることができる。
請求項８および請求項９の半導体集積回路では、内部回路の動作速度を、閾値電圧の変化および温度変化によらず一定にできる。したがって、製造工程で発生する半導体集積回路チップ毎の閾値電圧のばらつきに依存せず、半導体集積回路の歩留を向上できる。また、内部回路の動作速度の温度依存性を小さくできるため、半導体集積回路の歩留を向上できる。この結果、半導体集積回路の製品コストを削減できる。
【０１０７】
さらに、極性が互いに異なる２種類のトランジスタが内部回路に形成される場合にも、内部回路の動作速度を一定にできる。
請求項１０の半導体集積回路では、内部回路に形成されるｎＭＯＳトランジスタの閾値電圧およびｐＭＯＳトランジスタの閾値電圧がそれぞれ変化する場合にも、内部回路の動作速度を一定にできる。
【図面の簡単な説明】
【図１】本発明の半導体集積回路の第１の実施形態を示す回路図である。
【図２】図１に示した補正回路に供給する定電圧を生成するための電圧生成回路を示す回路図である。
【図３】本発明における内部回路の動作を示す特性図である。
【図４】第１の実施形態における内部回路のシミュレーション結果を示す特性図である。
【図５】半導体集積回路チップ毎の閾値電圧の分布を示す特性図である。
【図６】本発明の半導体集積回路の第２の実施形態を示す回路図である。
【図７】図６に示した補正回路に供給する定電圧を生成するための電圧生成回路を示す回路図である。
【図８】本発明の半導体集積回路の第３の実施形態を示す回路図である。
【図９】図８に示した補正回路に供給する定電圧を生成するための電圧生成回路を示す回路図である。
【図１０】本発明の半導体集積回路の第４の実施形態を示す回路図である。
【図１１】本発明の半導体集積回路の第５の実施形態を示す回路図である。
【図１２】本発明の半導体集積回路の第６の実施形態を示す回路図である。
【図１３】本発明の半導体集積回路の第７の実施形態を示す回路図である。
【図１４】本発明の半導体集積回路の第８の実施形態を示す回路図である。
【図１５】本発明の半導体集積回路の第９の実施形態を示す回路図である。
【図１６】本発明の半導体集積回路の第１０の実施形態を示す回路図である。
【図１７】本発明の半導体集積回路の第１１の実施形態を示す回路図である。
【図１８】本発明の半導体集積回路の第１２の実施形態を示す回路図である。
【図１９】従来のバイアス回路の一例を示す回路図である。
【図２０】図１９に示したバイアス回路１に接続される内部回路３の動作を示す特性図である。
【図２１】従来における半導体集積回路チップ毎のトランジスタの閾値電圧の分布を示す特性図である。
【符号の説明】
１０、１０Ｆ バイアス回路
１２、１２Ｆ 定電流源
１４、１４Ａ、１４Ｂ、１４Ｃ、１４Ｄ、１４Ｅ 補正回路
１４Ｆ、１４Ｇ、１４Ｈ、１４Ｉ、１４Ｊ、１４Ｋ 補正回路
１６ 内部回路
１８ 電圧生成回路
２０ 内部回路
２２ 電圧生成回路
２４ 内部回路
２６ 電圧生成回路
ＢＧＲ バンドギャップリファレンス
ＡＭＰ アンプ
ＶＧＥＮ 電圧生成部
Claims (10)
- 直列に接続された第１電流を生成する第１電流源と負荷回路とを有し、前記第１電流源と前記負荷回路との接続ノードである第１ノードに第１電圧を生成するバイアス回路と、
前記第１電圧に応じて電源電流を生成する第２電流源と、
複数の第１トランジスタを有し、前記第１トランジスタを動作させるために前記第２電流源に接続された内部回路と、
ゲートで定電圧を受ける補正トランジスタを含み、前記補正トランジスタのドレインに電気的に接続された第２ノードに、前記定電圧に応じて補正電流を生成し、前記第２ノードが前記第１ノードに電気的に接続された補正回路とを備えていることを特徴とする半導体集積回路。 - 直列に接続された第１電流を生成する第１電流源と負荷回路とを有し、前記第１電流源と前記負荷回路との接続ノードである第１ノードに第１電圧を出力するバイアス回路と、
前記第１電圧に応じて電源電流を生成する第２電流源と、
複数の第１トランジスタを有し、前記第１トランジスタを動作させるために前記第２電流源に接続された内部回路と、
ゲートで定電圧を受ける補正トランジスタを含み、前記補正トランジスタのドレインに電気的に接続された第２ノードに、前記定電圧に応じて補正電流を生成し、前記第２ノードが前記第２電流源と前記内部回路との接続ノードに接続されている補正回路とを備えていることを特徴とする半導体集積回路。 - 請求項１または請求項２記載の半導体集積回路において、
前記バイアス回路は、
前記内部回路内に形成される前記第１トランジスタの閾値電圧の変化に対する閾値電圧補償機能および温度変化に対する温度補償機能を有し、温度変化および閾値電圧の変化に依存せず一定の基準電圧を生成する基準電圧生成回路を備え、
前記第１電圧は、前記基準電圧に応じて生成されることを特徴とする半導体集積回路。 - 請求項１または請求項２記載の半導体集積回路において、
前記補正トランジスタは、ｎＭＯＳトランジスタであることを特徴とする半導体集積回路。 - 請求項１または請求項２記載の半導体集積回路において、
前記補正トランジスタは、ｐＭＯＳトランジスタであることを特徴とする半導体集積回路。 - 請求項１または請求項２記載の半導体集積回路において、
前記第１電流源および前記第２電流源は、ゲートが前記第１ノードに接続された第２および第３トランジスタをそれぞれ含み、
前記第２および第３トランジスタにより第１カレントミラー回路が構成されていることを特徴とする半導体集積回路。 - 請求項１または請求項２記載の半導体集積回路において、
前記補正トランジスタのドレインは、前記第２ノードに直接接続されていることを特徴とする半導体集積回路。 - 直列に接続された第１電流を生成する第１電流源と負荷回路とを有し、前記第１電流源と前記負荷回路との接続ノードである第１ノードに第１電圧を生成するバイアス回路と、
前記第１電圧に応じて電源電流を生成する第２電流源と、
複数の第１トランジスタを有し、前記第１トランジスタを動作させるために前記第２電流源に接続された内部回路と、
ゲートで第１定電圧を受ける第１補正トランジスタを含み、前記第１補正トランジスタのドレインに電気的に接続された第２ノードに、前記第１定電圧に応じて第１補正電流を生成する第１補正回路と、
ゲートで第２定電圧を受け、前記第１補正トランジスタと極性が逆の第２補正トランジスタを含み、前記第２補正トランジスタのドレインに電気的に接続された前記第２ノードに、前記第２定電圧に応じて第２補正電流を生成する第２補正回路とを備え、
前記第２ノードは、前記第１ノードに電気的に接続されていることを特徴とする半導体集積回路。 - 直列に接続された第１電流を生成する第１電流源と負荷回路とを有し、前記第１電流源と前記負荷回路との接続ノードである第１ノードに第１電圧を出力するバイアス回路と、
前記第１電圧に応じて電源電流を生成する第２電流源と、
複数の第１トランジスタを有し、前記第１トランジスタを動作させるために前記第２電流源に接続された内部回路と、
ゲートで第１定電圧を受ける第１補正トランジスタを含み、前記第１補正トランジスタのドレインに電気的に接続された第２ノードに、前記第１定電圧に応じて第１補正電流を生成する第１補正回路と、
ゲートで第２定電圧を受け、前記第１補正トランジスタと極性が逆の第２補正トランジスタを含み、前記第２補正トランジスタのドレインに電気的に接続された前記第２ノードに、前記第２定電圧に応じて第２補正電流を生成する第２補正回路とを備え、
前記第２ノードは、前記第２電流源と前記内部回路との接続ノードに接続されていることを特徴とする半導体集積回路。 - 請求項８または請求項９記載の半導体集積回路において、
前記第１および第２補正トランジスタは、一方がｎＭＯＳトランジスタであり、他方がｐＭＯＳトランジスタであることを特徴とする半導体集積回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002353941A JP4091410B2 (ja) | 2002-12-05 | 2002-12-05 | 半導体集積回路 |
| US10/706,664 US6940338B2 (en) | 2002-12-05 | 2003-11-12 | Semiconductor integrated circuit |
| TW092132240A TWI227944B (en) | 2002-12-05 | 2003-11-18 | Semiconductor integrated circuit |
| KR1020030086686A KR100949131B1 (ko) | 2002-12-05 | 2003-12-02 | 반도체 집적 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002353941A JP4091410B2 (ja) | 2002-12-05 | 2002-12-05 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004187150A true JP2004187150A (ja) | 2004-07-02 |
| JP4091410B2 JP4091410B2 (ja) | 2008-05-28 |
Family
ID=32463319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002353941A Expired - Lifetime JP4091410B2 (ja) | 2002-12-05 | 2002-12-05 | 半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6940338B2 (ja) |
| JP (1) | JP4091410B2 (ja) |
| KR (1) | KR100949131B1 (ja) |
| TW (1) | TWI227944B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007043106A1 (ja) * | 2005-09-30 | 2007-04-19 | Fujitsu Limited | バイアス回路 |
| US7430149B2 (en) | 2005-09-01 | 2008-09-30 | Renesas Technology Corp. | Semiconductor device |
| WO2014156036A1 (ja) * | 2013-03-27 | 2014-10-02 | パナソニック株式会社 | 補償回路及び補償方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544458B2 (ja) * | 2004-11-11 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4712398B2 (ja) * | 2005-01-17 | 2011-06-29 | ローム株式会社 | 半導体装置 |
| US7301316B1 (en) * | 2005-08-12 | 2007-11-27 | Altera Corporation | Stable DC current source with common-source output stage |
| US8836414B2 (en) | 2005-11-15 | 2014-09-16 | Freescale Semiconductor, Inc. | Device and method for compensating for voltage drops |
| GB2436619B (en) * | 2005-12-19 | 2010-10-06 | Toumaz Technology Ltd | Sensor circuits |
| KR100796974B1 (ko) * | 2006-07-06 | 2008-01-22 | 한국과학기술원 | 전류공급회로 및 이를 포함하는 디지털 아날로그 변환기 |
| JP5003346B2 (ja) * | 2007-08-21 | 2012-08-15 | 日本電気株式会社 | 参照電圧生成回路及び参照電圧分配方法 |
| US7554387B1 (en) * | 2008-02-27 | 2009-06-30 | National Semiconductor Corporation | Precision on chip bias current generation |
| US8797094B1 (en) * | 2013-03-08 | 2014-08-05 | Synaptics Incorporated | On-chip zero-temperature coefficient current generator |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0297120A (ja) | 1988-10-03 | 1990-04-09 | Fujitsu Ltd | 半導体集積回路 |
| JPH05183356A (ja) | 1992-01-06 | 1993-07-23 | Hitachi Ltd | バイアス回路、及び半導体集積回路 |
| JP3479408B2 (ja) * | 1996-04-23 | 2003-12-15 | アルプス電気株式会社 | Ａｇｃ電圧補正回路 |
| WO1999003195A1 (fr) * | 1997-07-11 | 1999-01-21 | Matsushita Electric Industrial Co., Ltd. | Circuit de generation de fonction, dispositif d'oscillation a quartz et procede de reglage dudit dispositif |
| EP1143536B1 (en) * | 1998-12-15 | 2008-12-03 | Asahi Kasei EMD Corporation | Semiconductor device |
| US6087820A (en) * | 1999-03-09 | 2000-07-11 | Siemens Aktiengesellschaft | Current source |
| EP1315063A1 (en) * | 2001-11-14 | 2003-05-28 | Dialog Semiconductor GmbH | A threshold voltage-independent MOS current reference |
-
2002
- 2002-12-05 JP JP2002353941A patent/JP4091410B2/ja not_active Expired - Lifetime
-
2003
- 2003-11-12 US US10/706,664 patent/US6940338B2/en not_active Expired - Lifetime
- 2003-11-18 TW TW092132240A patent/TWI227944B/zh not_active IP Right Cessation
- 2003-12-02 KR KR1020030086686A patent/KR100949131B1/ko active IP Right Grant
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7430149B2 (en) | 2005-09-01 | 2008-09-30 | Renesas Technology Corp. | Semiconductor device |
| US8014224B2 (en) | 2005-09-01 | 2011-09-06 | Renesas Electronics Corporation | Semiconductor device |
| WO2007043106A1 (ja) * | 2005-09-30 | 2007-04-19 | Fujitsu Limited | バイアス回路 |
| JPWO2007043106A1 (ja) * | 2005-09-30 | 2009-04-16 | 富士通株式会社 | バイアス回路 |
| JP4516607B2 (ja) * | 2005-09-30 | 2010-08-04 | 富士通株式会社 | バイアス回路 |
| US7906954B2 (en) | 2005-09-30 | 2011-03-15 | Fujitsu Limited | Bias circuit |
| WO2014156036A1 (ja) * | 2013-03-27 | 2014-10-02 | パナソニック株式会社 | 補償回路及び補償方法 |
| JP2014192759A (ja) * | 2013-03-27 | 2014-10-06 | Panasonic Corp | 補償回路及び補償方法 |
| US9948288B2 (en) | 2013-03-27 | 2018-04-17 | Panasonic Corporation | Compensation circuit and compensation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4091410B2 (ja) | 2008-05-28 |
| US6940338B2 (en) | 2005-09-06 |
| US20040108889A1 (en) | 2004-06-10 |
| KR20040049264A (ko) | 2004-06-11 |
| TWI227944B (en) | 2005-02-11 |
| KR100949131B1 (ko) | 2010-03-25 |
| TW200414500A (en) | 2004-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4544458B2 (ja) | 半導体装置 | |
| JP3575453B2 (ja) | 基準電圧発生回路 | |
| US7248079B2 (en) | Differential buffer circuit with reduced output common mode variation | |
| JP3144700B2 (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| US8598941B2 (en) | Hybrid impedance compensation in a buffer circuit | |
| US8378739B2 (en) | Semiconductor chip | |
| US20060017457A1 (en) | Temperature-compensated output buffer method and circuit | |
| JP2008015925A (ja) | 基準電圧発生回路 | |
| JPH04229315A (ja) | 基準発生器 | |
| US20060125460A1 (en) | Reference current generator | |
| US9136827B2 (en) | Power-on reset circuit | |
| US20110156690A1 (en) | Reference voltage generation circuit | |
| JP2009098802A (ja) | 基準電圧発生回路 | |
| JP4091410B2 (ja) | 半導体集積回路 | |
| US7893728B2 (en) | Voltage-current converter and voltage controlled oscillator | |
| JP5085233B2 (ja) | 基準電圧発生回路及びタイマ回路 | |
| JP4614234B2 (ja) | 電源装置およびそれを備える電子機器 | |
| US7218169B2 (en) | Reference compensation circuit | |
| CN110365293B (zh) | 振荡装置 | |
| CN110601658B (zh) | 低电压vco的控制电压范围的自动补偿 | |
| JPH0643953A (ja) | 基準電圧発生回路 | |
| TW201523622A (zh) | 參考供應電壓產生裝置 | |
| JP2011141759A (ja) | 半導体装置及びその制御方法 | |
| KR20080092085A (ko) | 반도체 메모리 장치의 내부 전압 발생회로 | |
| KR100500445B1 (ko) | 차동 출력 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4091410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |