JP2011065208A - 定電流発生回路および該定電流発生回路を用いた半導体装置ならびに電子機器 - Google Patents

Abstract

【課題】抵抗のばらつきの影響を受けないで一定の電流を発生することが可能な定電流発生回路およびそれを用いた半導体装置や電子機器を提供すること。
【解決手段】一方の入力端子が第１の基準電圧源ＶＢＩに接続された差動増幅回路Ａｍｐと、ゲートが差動増幅回路Ａｍｐの出力に接続され、ソースが第１の電源電圧に接続され、ドレインがローパスフィルタ（抵抗ＲＦ，キャパシタＣＦ）を介して差動増幅回路Ａｍｐの他方の入力端子に接続された第１のトランジスタＰ１と、第１のトランジスタＰ１のドレインに接続され、クロック信号により充電と放電が交互にかつ相補的に繰り返される第１のキャパシタＣ１および第２のキャパシタＣ２と、ソースが第１の電源電圧に接続され、ゲートが差動増幅回路Ａｍｐの出力に接続され、ソースから定電流が取り出される第２のトランジスタＰ２を有する。
【選択図】図１

Description

本発明は、定電流を発生して他回路に供給する定電流発生回路に係り、特に、抵抗のばらつきの影響を受けない電流を発生することが可能な定電流発生回路および該定電流発生回路を用いた半導体装置ならびに電子機器に関する。

定電流を発生する定電流発生回路は、様々な分野における電子回路にとって非常に有用であり、従来から様々な構成の回路が提案されている。以下、従来提案されている定電流発生回路の例を説明する。

図４は、特開２００８−５２６３９号公報（特許文献１）に記載された従来の定電流発生回路の構成例である。

定電流発生回路は、同図に示すように、ＰチャネルＭＯＳトランジスタ（ＰＭＯＳトランジスタ）Ｐ１〜Ｐ３、ＮチャネルＭＯＳトランジスタ（ＮＭＯＳトランジスタ）Ｎ１，Ｎ２、抵抗Ｒ１、ダイオードＤ１，Ｄ２を有している。

ＰＭＯＳトランジスタＰ１、ＮＭＯＳトランジスタＮ１、およびダイオードＤ１は、電源とグランドの間に直列に接続されている。また、ＰＭＯＳトランジスタ２、ＮＭＯＳトランジスタＮ２、抵抗Ｒ１、およびダイオードＤ２も電源とグランドの間に直列に接続されている。

ＰＭＯＳトランジスタＰ１とＰＭＯＳトランジスタＰ２は第１のカレントミラーを構成している。また、ＮＭＯＳトランジスタＮ１とＮＭＯＳトランジスタＮ２は第２のカレントミラーを構成している。そして、第１のカレントミラー回路と第２のカレントミラー回路でループを形成している。ここで、ダイオードＤ１とダイオードＤ２の面積比は１：Ｎである。また、ＮＭＯＳトランジスタＮ１、ＮＭＯＳトランジスタＮ２、ＰＭＯＳトランジスタＰ１、およびＰＭＯＳトランジスタＰ２のトランジスタサイズは各々同一であり、飽和領域で動作している。

このとき、ＮＭＯＳトランジスタＮ１とＮＭＯＳトランジスタＮ２のカレントミラーにより、ＮＭＯＳトランジスタＮ１とＮＭＯＳトランジスタＮ２のゲート・ソース間電圧Ｖｇｓが等しくなるため、ＮＭＯＳトランジスタＮ１とＮＭＯＳトランジスタＮ２のソース電位（図中、Ａ点の電位とＢ点の電位）は等しくなる。

このため、抵抗Ｒ１の電圧降下はダイオードＤ１およびＤ２の差分で決まる。すなわち、ＮＭＯＳトランジスタＮ２のソース電位（Ａ点の電位）と抵抗Ｒ１とダイオードＤ２の接続点の電位（Ｃ点の電位）の差ＶＡ−ＶＣによって電流Ｉ２が決まる。この電流Ｉ２は、Ｉ２＝Ｉ１＝（ｋＴ／ｑ）ｌｏｇ（Ｎ）／Ｒ１となり、ＭＯＳトランジスタの特性および電源電圧に依存しない。また電流Ｉ２をカレントミラーしている出力電流Ｉ３（Ｉｒｅｆ１）もＭＯＳトランジスタの特性および電源電圧に依存しない。従って、この回路は定電流発生回路として使用されている。ここで、ｋはボルツマン定数、ｑは電気素量、Ｔは温度である。

しかしながら、電流Ｉ２は抵抗Ｒ１のプロセス変動を受け変動する。電流Ｉ２の変動に伴い、電流Ｉ２をカレントミラーしている出力電流Ｉ３（Ｉｒｅｆ１）も抵抗Ｒ１のプロセス変動を受けてしまうという問題点がある。

図５は、従来の定電流発生回路の別の構成例を示す図である。
本例は、同図に示すように、バンドギャップ基準電圧回路等の温度依存性のない基準電圧源からの入力ＶＢＩを差動増幅回路Ａｍｐの非反転入力端子（＋）に接続し、差動増幅回路Ａｍｐの反転入力端子（−）を抵抗Ｒ２とＮチャネルトランジスタＮ２のソースの接続点に接続し、ＮチャネルトランジスタＮ２のゲートを差動増幅回路Ａｍｐの出力に接続し、ＮチャネルトランジスタＮ２のドレインをゲートとドレインが共通接続されたＰチャネルトランジスタＰ２のドレインに接続する。

また、ＰチャネルトランジスタＰ２とカレントミラー接続されたＰチャネルトランジスタＰ３を備える。ＰチャネルトランジスタＰ２とＰチャネルトランジスタＰ３のソースは電源電圧に接続される。

この回路では該差動増幅回路Ａｍｐの入力を等しくするように働くので、ＮチャネルトランジスタＮ２のソース電位が基準電圧ＢＶＩと等しくなるため、抵抗Ｒ２を流れる電流Ｉは以下のようになる。
Ｉ=ＶＢＩ/Ｒ２
この電流Ｉは、ＰチャネルトランジスタＰ２とカレントミラーを構成するＰチャネルトランジスタＰ３を通して定電流（Ｉｒｅｆ２）として取り出される。この電流Ｉもトランジスタ特性と電源電圧に依存しないが、図４に示した回路と同様に、抵抗Ｒ２のプロセス変動を受けてしまうという問題点がある。

以上が従来の定電流回路の例であるが、上述したように、これら定電流発生回路は出力となる電流がＭＯＳトランジスタの特性および電源電圧に依存しないという利点を有しているものの、製造プロセスによる抵抗のばらつきの影響を受けるという問題点を有している。例えば、電流を求める式の分母に抵抗値が含まれるため、抵抗が３０％ばらつくと取り出せる電流も３０％ばらつく。

そこで、本発明は、上記事情に鑑みなされたもので、抵抗のばらつきの影響を受けないで一定の電流を発生することが可能な定電流発生回路および該定電流発生回路を用いた半導体装置ならびに電子機器を提供することを目的としている。

本発明は、上記目的を達成するために、次のような構成を有している。
ａ）本発明に係る定電流発生回路は、一方の入力端子が第１の基準電圧源に接続された差動増幅回路（図１のＡｍｐ）と、ゲートが差動増幅回路（同Ａｍｐ）の出力に接続され、ソースが第１の電源電圧に接続され、ドレインがローパスフィルタを介して差動増幅回路（同Ａｍｐ）の他方の入力端子に接続された第１のトランジスタ（同Ｐ１）と、該第１のトランジスタ（同Ｐ１）のドレインに接続され、クロック信号により充電と放電が交互にかつ相補的に繰り返される第１および第２のキャパシタ（同Ｃ１，Ｃ２）と、ソースが第１の電源電圧に接続され、ゲートが差動増幅回路（同Ａｍｐ）の出力に接続され、ソースから定電流（同Ｉｒｅｆ）が取り出される第２のトランジスタ（同Ｐ２）を有することを特徴としている。

ｂ）また、上記ａ）において、前記ローパスフィルタは、第１のトランジスタ（同Ｐ１）のドレインと第２の電源電圧（グランド）の間に接続された抵抗（同ＲＦ）と第３のキャパシタ（同ＣＦ）からなり、抵抗（同ＲＦ）と第３のキャパシタ（同ＣＦ）の接続点が差動増幅回路（同Ａｍｐ）の他方の入力端子に接続されることを特徴としている。

ｃ）また、本発明に係る定電流発生回路は、一方の入力端子に第１の基準電圧が入力される差動増幅回路（図３のＡｍｐ）と、ゲートが差動増幅回路（同Ａｍｐ）の出力に接続され、ソースが第１の電源電圧に接続された第１のトランジスタ（同Ｐ１）と、ソースが第１の電源電圧に接続され、ゲートが差動増幅回路（同Ａｍｐ）の出力に接続された第２のトランジスタ（同Ｐ２）と、第１のトランジスタ（同Ｐ１）のドレインにソースが接続され、ゲートが第２の基準電圧源（同ＶＢＧ）に接続され、ドレインがローパスフィルタを介して差動増幅回路（同Ａｍｐ）の他方の入力端子に接続された第３のトランジスタ（同Ｐ３）と、ソースが第２のトランジスタ（同Ｐ２）のドレインに接続され、ゲートが第２の基準電圧源（同ＶＢＧ）に接続され、ソースから定電流（同Ｉｒｅｆ）が取り出される第４のトランジスタ（同Ｐ４）と、第３のトランジスタ（同Ｐ３）のドレインに接続され、クロック信号により充電と放電が交互にかつ相補的に繰り返される第１および第２のキャパシタ（同Ｃ１，Ｃ２）を有することを特徴としている。

ｄ）また、上記ｃ）において、前記ローパスフィルタは、第３のトランジスタ（同Ｐ３）のドレインと第２の電源電圧（グランド）の間に接続された抵抗（同ＲＦ）と第３のキャパシタ（同ＣＦ）からなり、抵抗（同ＲＦ）と第３のキャパシタ（同ＣＦ）の接続点が差動増幅回路（同Ａｍｐ）の他方の入力端子に接続されることを特徴としている。

ｅ）上記ａ）〜ｄ）のいずれかの定電流発生回路において、第１の基準電圧源（同ＶＢＩ）および第２の基準電圧源（同ＶＢＧ）は、温度依存性のないバンドギャップ基準電圧源であることを特徴としている。

ｆ）また、本発明に係る半導体装置は、上記ａ）〜ｅ）のいずれかの定電流発生回路を具備することを特徴とする半導体装置である。

ｇ）また、本発明に係る電子機器は、上記ａ）からｅ）のいずれかに記載の定電流発生回路あるいはｆ）に記載の半導体装置を具備することを特徴とする電子機器である。

本発明によれば、定電流出力のばらつきがキャパシタのばらつきにのみ依存するので、従来の抵抗を使った定電流発生回路よりも出力電流の安定性が高い定電流発生回路およびそれを用いた半導体装置や電子機器を実現できる。

また、定電流出力部が、直列接続された２つのトランジスタを用いるようにしたことにより、さらに出力電流の安定性がさらに高い定電流発生回路およびそれを用いた半導体装置や電子機器を実現できる。

本発明に係る定電流発生回路の第１の実施例を説明するための図である。 図１のＰチャネルトランジスタＰ１のドレイン電圧（ＶＣＯ）と該ドレイン電圧（ＶＣＯ）がローパスフィルタで低周波波形に変換されて差動増幅回路Ａｍｐの非反転入力端子に入力される電圧（ＶＩＮ）の時間的な変化を示す波形図である。 本発明に係る定電流発生回路の第２の実施例を説明するための図である。 従来の定電流発生回路の構成例を示す図である。 従来の定電流発生回路の別の構成例を示す図である。

以下、本発明の実施例を、図面を用いて詳細に説明する。

（第１の実施例）
図１は、本発明に係る定電流発生回路の第１の実施例を説明するための図である。
本実施例は、同図に示すように、差動増幅回路Ａｍｐの反転入力端子（−）にはバンドギャップ基準電圧回路などの温度依存性のない基準電圧源から基準電圧ＶＢＩが入力され、差動増幅回路Ａｍｐの非反転入力端子（＋）には該差動増幅回路の出力にゲートが接続されたＰチャネルトランジスタＰ１のドレイン電圧（ＶＣＯ）がローパスフィルタを介して入力される。図示の抵抗ＲＦとキャパシタＣＦによってローパスフィルタが構成されている。

また、該ＰチャネルトランジスタＰ１のソースは電圧電源（第１の電圧電源）に接続され、該ＰチャネルトランジスタＰ１のドレインにはスイッチで切り替えられる２つのキャパシタＣ１，Ｃ２が接続されている。

一方のキャパシタＣ１はその端子がグランド（第２の電圧電源）と固定的に接続され、他方の端子がスイッチＳＷ１を介して該ＰチャネルトランジスタＰ１のドレインかグランド（第２の電圧電源）に交互に切り替えられ、充電と放電を繰り返す。

もう一方のキャパシタＣ２も、キャパシタＣ１と同様に、一方の端子がグランド（第２の電圧電源）と固定的に接続され、他方の端子がスイッチＳＷ２を介して前記ＰチャネルトランジスタＰ１のドレインかグランド（第２の電圧電源）に交互に切り替えられ、充電と放電を繰り返す。キャパシタＣ１とＣ２は、相補的に交互に切り替えられ、一方が充電されているときは他方が放電される。

次に、この回路の動作について説明する。
差動増幅回路Ａｍｐの反転入力端子（−）に基準電圧ＶＢＩ（第１の基準電圧）が入力され、２つのキャパシタＣ１，Ｃ２のスイッチＳＷ１，ＳＷ２にクロック信号が入力されると、２つのキャパシタＣ１，Ｃ２には交互に該ＰチャネルトランジスタＰ１のドレインに接続されて電流が流れ込み充電される。

初期状態では、該差動増幅回路Ａｍｐの非反転入力（＋）も２つのキャパシタＣ１，Ｃ２の端子電圧も０電位であり、スイッチＳＷ１，ＳＷ２が通じるとキャパシタＣ１，Ｃ２には電流が流れ込み電位が上昇する。その電圧はローパスフィルタを通して該差動増幅回路Ａｍｐの非反転入力（＋）の電位を上昇させる。

図２は、該ＰチャネルトランジスタＰ１のドレイン電圧（ＶＣＯ）と該ドレイン電圧（ＶＣＯ）がローパスフィルタで低周波波形に変換されて差動増幅回路Ａｍｐの非反転入力端子（＋）に入力される電圧（ＶＩＮ）の時間的な変化を示す図である。

同図（ａ）に示すＶＣＯが該Ｐチャネルトランジスタのドレイン電圧であり、スイッチＳＷ１，ＳＷ２が切り替えられる毎に各キャパシタＣ１，Ｃ２が交互にかつ相補的に充電と放電を繰り返し、その結果、ＶＣＯの電圧波形は図のように鋸波となる。

この信号は、抵抗ＲＦとキャパシタＣＦからなるローパスフィルタで低周波波形に変換され、同図（ｂ）のようになる。このローパスフィルタの出力はほぼＤＣ電圧となって該差動増幅回路Ａｍｐの非反転入力端子（＋）に入力される。

この入力電圧と基準電圧ＶＢＩ（第１の基準電圧）が等しくなるように該差動増幅回路Ａｍｐの出力によりＰチャネルトランジスタＰ１を制御し、各キャパシタＣ１，Ｃ２を充電する。このＰチャネルトランジスタＰ１のゲート電圧（すなわち該差動増幅回路Ａｍｐの出力）は、定電流を取り出す他のＰチャネルトランジスタＰ２のゲート電圧に加えられ、該ＰチャネルトランジスタＰ２のドレインから定電流（Ｉｒｅｆ）を出力する。

従来、出力電流は抵抗のばらつきに依存して変動していたが、図１の定電流発生回路を用いた場合、従来の抵抗の替わりにキャパシタを使って電流を取り出しているため、出力電流はキャパシタのばらつきに依存することになる。

その際、キャパシタのばらつきは抵抗のばらつきに比較してずっと小さいので出力電流のばらつきもそれに伴って小さくなり、より安定した出力電流を取り出すことが可能となる。

（第２の実施例）
図３は、本発明に係る定電流発生回路の第２の実施例を示す図である。
図３に示す定電流発生回路では、図１で示した定電流発生回路に対して、該差動増幅回路Ａｍｐの出力に接続されるＰチャネルトランジスタＰ１のドレインとキャパシタＣ１，Ｃ２を切り替えるスイッチＳＷ１，ＳＷ２との間にＰチャネルトランジスタＰ３を挿入するとともに、ＰチャネルトランジスタＰ２のドレインにＰチャネルトランジスタＰ４のソースを接続し、該ＰチャネルトランジスタＰ４のドレインから定電流を取り出すようにしている。このＰチャネルトランジスタＰ３およびＰ４のゲートには基準電圧ＶＢＩ（第１の基準電圧）とは別の基準電圧ＶＢＧ（第２の基準電圧）が加えられる。

この回路構成での動作は前記図１の回路とほぼ同じであり、該差動増幅回路Ａｍｐの入力が等しくなるように出力される電流はＰチャネルトランジスタＰ１とＰ３を通じて各キャパシタＣ１，Ｃ２を交互に相補的に充電と放電を繰り返す。スイッチＳＷ１，ＳＷ２の相補的な切り替えにより一方のキャパシタが充電しているときには他方のキャパシタは放電される。

図１の回路構成では、キャパシタが充電されている間、ＰチャネルトランジスタＰ１のドレイン電圧（ＶＣＯ）が大きく変化することになる。この場合、該ＰチャネルトランジスタＰ１のドレイン電圧が大きく変化するため、出力電流が変化してしまい十分に安定した電流を得ることができないことがある。

これに対し、図３の回路によれば、ＰチャネルトランジスタＰ１のドレイン側に直列にＰチャネルトランジスタＰ３を挿入してトランジスタを縦続接続することにより、該ＰチャネルトランジスタＰ３に流れる電流の変化がさらに小さくなってより安定した電流を得ることができる。

なお、上記実施例では、Ｐチャネルトランジスタを用いた定電流発生回路の例を示したが、電源電圧や差動増幅回路などを変更することによりＮチャネルトランジスタを用いた定電流発生回路も可能である。

また、上述した定電流発生回路を、定電流を必要とする半導体装置に組み込むことにより安定した動作を行う半導体装置を実現できる。また、上述した定電流発生回路あるいは上記の如き半導体装置を電子機器、例えば、各種家電機器、パソコン、携帯電話、携帯音響機器、デジタルカメラ、時計などの電子機器に組み込むことにより、安定した定電流で動作する電子機器を実現することができる。

Ａｍｐ：差動増幅回路
Ｐ１〜Ｐ４：Ｐチャネルトランジスタ
Ｎ１，Ｎ２：Ｎチャネルトランジスタ
ＳＷ１，ＳＷ２：スイッチ
Ｒ１〜Ｒ２，ＲＦ：抵抗
Ｃ１，Ｃ２，ＣＦ：キャパシタ
ＶＢＩ，ＶＢＧ：基準電圧
Ｉ１，Ｉ２，Ｉｒｅｆ，Ｉｒｅｆ１（Ｉ３），Ｉｒｅｆ２：電流

特開２００８−５２６３９号公報

Claims (7)

1. 一方の入力端子が第１の基準電圧源に接続された差動増幅回路と、
   ゲートが前記差動増幅回路の出力に接続され、ソースが第１の電源電圧に接続され、ドレインがローパスフィルタを介して前記差動増幅回路の他方の入力端子に接続された第１のトランジスタと、
   該第１のトランジスタのドレインに接続され、クロック信号により充電と放電が交互にかつ相補的に繰り返される第１および第２のキャパシタと、
   ソースが前記第１の電源電圧に接続され、ゲートが前記差動増幅回路の出力に接続され、ソースから定電流が取り出される第２のトランジスタと
   を有することを特徴とする定電流発生回路。
2. 請求項１に記載の定電流発生回路において、
   前記ローパスフィルタは、前記第１のトランジスタのドレインと前記第２の電源電圧の間に接続された抵抗と第３のキャパシタからなり、前記抵抗と前記第３のキャパシタの接続点が前記差動増幅回路の他方の入力端子に接続されることを特徴とする定電流発生回路。
3. 一方の入力端子に第１の基準電圧が入力される差動増幅回路と、
   ゲートが前記差動増幅回路の出力に接続され、ソースが第１の電源電圧に接続された第１のトランジスタと、
   ソースが前記第１の電源電圧に接続され、ゲートが前記差動増幅回路の出力に接続された第２のトランジスタと、
   前記第１のトランジスタのドレインにソースが接続され、ゲートが第２の基準電圧源に接続され、ドレインがローパスフィルタを介して前記差動増幅回路の他方の入力端子に接続された第３のトランジスタと、
   ソースが前記第２のトランジスタのドレインに接続され、ゲートが前記第２の基準電圧に接続され、ソースから定電流が取り出される第４のトランジスタと、
   前記第３のトランジスタのドレインに接続され、クロック信号により充電と放電が交互にかつ相補的に繰り返される第１および第２のキャパシタと
   を有することを特徴とする定電流発生回路。
4. 請求項３に記載の定電流発生回路において、
   前記ローパスフィルタは、前記第３のトランジスタのドレインと前記第２の電源電圧の間に接続された抵抗と第３のキャパシタからなり、前記抵抗と前記第３のキャパシタの接続点が前記差動増幅回路の他方の入力端子に接続されることを特徴とする定電流発生回路。
5. 請求項１から４のいずれかに記載の定電流発生回路において、
   前記第１の基準電圧源および前記第２の基準電圧源は、温度依存性のないバンドギャップ基準電圧源であることを特徴とする定電流発生回路。
6. 請求項１から５のいずれかに記載の定電流発生回路を具備することを特徴とする半導体装置。
7. 請求項１から５のいずれかに記載の定電流発生回路あるいは請求項６に記載の半導体装置を具備することを特徴とする電子機器。

Images