KR101520820B1 - 링 오실레이터 - Google Patents

링 오실레이터 Download PDF

Info

Publication number
KR101520820B1
KR101520820B1 KR1020130009354A KR20130009354A KR101520820B1 KR 101520820 B1 KR101520820 B1 KR 101520820B1 KR 1020130009354 A KR1020130009354 A KR 1020130009354A KR 20130009354 A KR20130009354 A KR 20130009354A KR 101520820 B1 KR101520820 B1 KR 101520820B1
Authority
KR
South Korea
Prior art keywords
inverter
nmos transistor
current
node
source
Prior art date
Application number
KR1020130009354A
Other languages
English (en)
Other versions
KR20140096598A (ko
Inventor
신승현
윤상일
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020130009354A priority Critical patent/KR101520820B1/ko
Publication of KR20140096598A publication Critical patent/KR20140096598A/ko
Application granted granted Critical
Publication of KR101520820B1 publication Critical patent/KR101520820B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

본 발명은 링 오실레이터에 관한 것이다.
일례로, 직렬 연결된 다수의 인버터를 포함하고, 입/출력이 피드백 연결된 인버터부; 및 상기 인버터부의 전류공급노드와 전원전압원 사이에 연결된 제 1 공핍형 NMOS 트랜지스터를 포함하고, 상기 제 1 공핍형 NMOS 트랜지스터의 게이트와 소스가 상기 전류공급노드에 연결된 링 오실레이터를 개시한다.
본 발명에 따르면, 인버터에 흐르는 전류를 제한함으로써 인버터에 구성된 트랜지스터의 게이트 전압 상승 시간을 최대한 지연시켜 저주파 발진을 구현하고, 전원전압과 무관하게 게이트 스윙 전압을 일정하게 함으로써 전원전압의 변화에도 주파수 변화를 최소화할 수 있는 링 오실레이터를 제공할 수 있다.

Description

링 오실레이터{RING OSCILLATOR}
본 발명은 링 오실레이터에 관한 것이다.
링 오실레이터(ring oscillator)는 집적화가 비교적 쉽고, 주파수 가변 범위가 넓으며, 다중 위상 클록(multi-phase clock) 신호를 쉽게 생성할 수 있다는 장점 때문에 PLL(Phase Locked Loop) 시스템을 설계하는데 많이 사용되고 있다.
그러나, 종래의 링 오실레이터는 전원 잡음과 같은 외부 잡음에 민감하다는 단점이 있기 때문에, 이를 줄이기 위한 연구가 활발히 진행되고 있다.
링 오실레이터의 전원 잡음을 줄이기 위한 방법 중 가장 대표적인 방법으로, 전원 공급 조절기(supply voltage regulator)를 이용하는 방법이 있다. 이 방법은, 조절기를 안정적으로 동작시키기 위해 용량이 매우 큰 커패시터가 필요하다는 단점이 있으며 전력 소모 또한 크다는 문제점이 있다. 그 밖에, 전원과 링 오실레이터의 제어 모드(control mode)를 ac 커플링시키는 방법이 있으며, 이 방법 또한 용량이 매우 큰 커패시터가 필요하다는 단점이 있다.
본 발명은, 인버터에 흐르는 전류를 제한함으로써 인버터에 구성된 트랜지스터의 게이트 전압 상승 시간을 최대한 지연시켜 저주파 발진을 구현하고, 전원전압과 무관하게 게이트 스윙 전압을 일정하게 함으로써 전원전압의 변화에도 주파수 변화를 최소화할 수 있는 링 오실레이터를 제공한다.
본 발명의 일 실시예에 따른 링 오실레이터는, 직렬 연결된 다수의 인버터를 포함하고, 입/출력이 피드백 연결된 인버터부; 및 상기 인버터부의 전류공급노드와 전원전압원 사이에 연결된 제 1 공핍형 NMOS 트랜지스터를 포함하고, 상기 제 1 공핍형 NMOS 트랜지스터의 게이트와 소스가 상기 전류공급노드에 연결된다.
또한, 상기 인버터부의 전류방출노드와 접지전압원 사이에 연결된 제 2 공핍형 NMOS 트랜지스터를 더 포함할 수 있다.
또한, 상기 제 2 공핍형 NMOS 트랜지스터의 게이트와 소스가 서로 연결될 수 있다.
또한, 상기 인버터들 간의 연결노드와 접지전압원 사이에 각각 연결된 커패시터를 더 포함할 수 있다.
또한, 상기 인버터부의 출력단과 접지전압원 사이에 연결된 스위치를 더 포함할 수 있다.
또한, 상기 스위치는, 제어신호를 입력 받고, 상기 제어신호에 따라 상기 인버터부의 동작을 온/오프할 수 있다.
또한, 상기 스위치는 NMOS 트랜지스터를 포함할 수 있다.
또한, 상기 인버터부 각각은, 상기 전류공급노드와 상기 전류방출노드 사이에서 직렬 연결된 PMOS 트랜지스터와 NMOS 트랜지스터를 포함할 수 있다.
본 발명의 다른 실시예에 따른 링 오실레이터는, 직렬 연결된 다수의 인버터를 포함하고, 입/출력이 피드백 연결된 인버터부; 및 상기 인버터부의 전류공급노드와 전원전압원 사이에 연결된 제 1 전류원을 포함한다.
또한, 상기 인버터부의 전류방출노드와 접지전압원 사이에 연결된 제 2 전류원을 더 포함할 수 있다.
또한, 상기 인버터들 간의 연결노드와 접지전압원 사이에 각각 연결된 커패시터를 더 포함할 수 있다.
또한, 상기 인버터부의 출력단과 접지전압원 사이에 연결된 스위치를 더 포함할 수 있다.
또한, 상기 스위치는, 제어신호를 입력 받고, 상기 제어신호에 따라 상기 인버터부의 동작을 온/오프할 수 있다.
또한, 상기 스위치는 NMOS 트랜지스터를 포함할 수 있다.
본 발명에 따르면, 인버터에 흐르는 전류를 제한함으로써 인버터에 구성된 트랜지스터의 게이트 전압 상승 시간을 최대한 지연시켜 저주파 발진을 구현하고, 전원전압과 무관하게 게이트 스윙 전압을 일정하게 함으로써 전원전압의 변화에도 주파수 변화를 최소화할 수 있는 링 오실레이터를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 링 오실레이터의 회로도이다.
도 2a는 종래의 링 오실레이터에서 전원전압의 변화에 따른 주파수 변화를 나타낸 그래프이다.
도 2b는 본 발명의 일 실시예에 따른 링 오실레이터에서 전원전압의 변화에 따른 주파수 변화를 그래프이다.
도 3a는 종래의 링 오실레이터에서 인버터에 흐르는 전류를 나타낸 그래프이다.
도 3b는 본 발명의 일 실시예에 따른 링 오실레이터에서 인버터에 흐르는 전류를 나타낸 그래프이다.
도 4는 본 발명의 다른 실시예에 따른 링 오실레이터의 회로도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 링 오실레이터(100)의 회로도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 링 오실레이터(100)는, 인버터부와 제 1 공핍형 NMOS 트랜지스터(NM_D1)를 포함한다. 더불어, 링 오실레이터(100)는 제 1 커패시터(C1), 제 2 커패시터(C2), 제 2 공핍형 NMOS 트랜지스터(NM_D2) 및 스위치(NM_S)를 더 포함하여 구성될 수 있다.
인버터부는, 직렬로 연결된 다수의 인버터(IV1, IV2, IV3)를 포함하며, 입/출력이 피드백 연결될 수 있다. 예를 들어, 인버터부는 직렬로 연결된 제 1 인버터(IV1), 제 2 인버터(IV2) 및 제 3 인버터(IV3)를 포함하며, 첫 번째 스테이지(stage)인 제 1 인버터(IV1)의 입력이 마지막 스테이지(stage)인 제 3 인버터(IV3)의 출력과 연결될 수 있다. 본 발명의 실시예에서는 인버터부가 3개의 인버터로 구성된 것을 예시하고 있으나, 이에 한정되는 것이 아니라, 3개 이상의 홀수 개로 이루어질 수도 있다.
제 1 인버터(IV1)는 서로 직렬 연결된 제 1 PMOS 트랜지스터(PM1)와 제 1 NMOS 트랜지스터(NM1)를 포함할 수 있다.
제 1 PMOS 트랜지스터(PM1)와 제 1 NMOS 트랜지스터(NM1)의 게이트 단자는 서로 연결되며, 제 3 인버터(IV3)의 출력단(OUT)과 피드백 연결될 수 있다. 제 1 PMOS 트랜지스터(PM1)의 소스 단자와 제 1 NMOS 트랜지스터(NM1)의 드레인 단자는 서로 연결될 수 있으며, 이들의 연결노드는 제 1 인버터(IV1)의 출력단을 이룰 수 있다. 제 1 PMOS 트랜지스터(PM1)의 드레인 단자는 전류공급노드(Node 1)에 연결되며, 제 1 NMOS 트랜지스터(NM1)의 소스 단자는 전류방출노드(Node 2)에 연결될 수 있다. 여기서, 전류공급노드(Node 1)는, 전원전압원(VDD)에서 제 1 인버터(IV1), 제 2 인버터(IV2) 및 제 3 인버터(IV3)로 각각 공급되는 전류의 분기점을 의미한다. 또한, 전류방출노드(Node 2)는 제 1 인버터(IV1), 제 2 인버터(IV2) 및 제 3 인버터(IV3)를 통해 흐르는 전류의 취합점을 의미한다.
제 2 인버터(IV2)는 서로 직렬 연결된 제 2 PMOS 트랜지스터(PM2)와 제 2 NMOS 트랜지스터(NM2)를 포함할 수 있다. 제 2 PMOS 트랜지스터(PM2)와 제 2 NMOS 트랜지스터(NM2)의 게이트 단자는 서로 연결되며, 제 1 인버터(IV1)의 출력단과 연결될 수 있다. 제 2 PMOS 트랜지스터(PM2)의 소스 단자와 제 2 NMOS 트랜지스터(NM2)의 드레인 단자는 서로 연결될 수 있으며, 이들의 연결노드는 제 2 인버터(IV2)의 출력단을 이룰 수 있다. 제 2 PMOS 트랜지스터(PM2)의 드레인 단자는 전류공급노드(Node 1)에 연결되며, 제 2 NMOS 트랜지스터(NM2)의 소스 단자는 전류방출노드(Node 2)에 연결될 수 있다.
제 3 인버터(IV3)는 제 3 PMOS 트랜지스터(PM3)와 제 3 NMOS 트랜지스터(NM3)의 게이트 단자는 서로 연결되며, 제 2 인버터(IV2)의 출력단과 연결될 수 있다. 제 3 PMOS 트랜지스터(PM3)의 소스 단자와 제 3 NMOS 트랜지스터(NM3)의 드레인 단자는 서로 연결될 수 있으며, 이들의 연결노드는 인버터부(IV1, IV2, IV3) 전체의 출력단(OUT)을 이룰 수 있으며, 이 출력단(OUT)은 제 1 인버터(IV1)의 입력단 즉 제 1 PMOS 트랜지스터(PM1)와 제 1 NMOS 트랜지스터(NM1)의 게이트 단자와 피드백 연결될 수 있다. 제 3 PMOS 트랜지스터(PM3)의 드레인 단자는 전류공급노드(Node 1)에 연결되며, 제 3 NMOS 트랜지스터(NM3)의 소스 단자는 전류방출노드(Node 2)에 연결될 수 있다.
제 1 공핍형 NMOS 트랜지스터(NM_D1)는 전원전압원(VDD)과 전류공급노드(Node 1) 사이에 연결될 수 있다. 제 1 공핍형 NMOS 트랜지스터(NM_D1)는 게이트 단자, 드레인 단자 및 소스 단자를 구비하며, 상기 게이트 단자와 소스 단자는 전류공급노드(Node 1)를 통해 서로 연결될 수 있다. 이에 따라, 제 1 공핍형 NMOS 트랜지스터(NM_D1)의 게이트와 소스 간 전위차(Vgs)는 ‘0’이 될 수 있다. 제 1 공핍형 NMOS 트랜지스터(NM_D1)의 드레인 단자는 전원전압원(VDD)에 연결될 수 있다.
제 1 커패시터(C1)는, 제 1 인버터(IV1)와 제 2 인버터(IV2) 간의 제 1 연결노드(Node3)와 접지전압원(GND) 사이에 연결될 수 있다. 제 2 커패시터(C2)는 제 2 인버터(IV2)와 제 3 인버터(IV3) 간의 제 2 연결노드(Node4)와 접지전압원(GND) 사이에 연결될 수 있다.
제 2 공핍형 NMOS 트랜지스터(NM_D2)는 전류방출노드(Node 2)와 접지 전압원(GND) 사이에 연결될 수 있다. 제 2 공핍형 NMOS 트랜지스터(NM_D2)는 게이트 단자, 드레인 단자 및 소스 단자를 구비하며, 상기 게이트 단자와 소스 단자는 접지전원원(GND)을 통해 서로 연결될 수 있다. 제 2 공핍형 NMOS 트랜지스터(NM_D2)의 게이트와 소스 간 전위차(Vgs)는 ‘0’이 될 수 있다. 제 2 공핍형 NMOS 트랜지스터(NM_D1)의 드레인 단자는 전류방출노드(Node 2)에 연결될 수 있다.
스위치(NM_S)는 제 3 인버터(IV3)의 출력단(OUT)과 접지전압원(GND) 사이에 연결될 수 있다. 여기서, 제 3 인버터(IV3)의 출력단(OUT)이란, 제 3 인버터(IV3)가 마지막 스테이지(stage)의 인버터이므로, 인버터부 전체의 출력단을 의미할 수 있다. 이러한 스위치(NM_S)는 게이트 단자, 드레인 단자 및 소스 단자를 구비하는 NMOS 트랜지스터를 포함하여 구성될 수 있다. 스위치(NM_S)의 게이트 단자에는 인버터부(IV1, IV2, IV3)의 동작을 온/오프(On/Off)하기 위한 제어신호가 입력될 수 있다. 스위치(NM_S)의 드레인 단자는 제 3 인버터(IV3)의 출력단(OUT)과 연결되며, 소스 단자는 접지전압원(GND)과 연결될 수 있다. 스위치(NM_S)는 제어신호에 따라 턴온되어 링 오실레이터(100)가 동작을 시작하게 할 수 있다.
제 1 공핍형 NMOS 트랜지스터(NM_D1)와 제 2 공핍형 NMOS 트랜지스터(NM_D2)에 흐르는 전류(ID)는 하기의 수식과 같이 정리할 수 있다.
Figure 112013008115496-pat00001
수학식 1에서, “(μnCox)(W/L)”는 반도체 공정에 의해 결정되는 상수(constant)이며, “Vt” 또한 0.7V로 일정한 값을 가진다. “Vgs”는 게이트와 소스 사이의 전위차로서, 상술한 바와 같이, 제 1 공핍형 NMOS 트랜지스터(NM_D1)와 제 2 공핍형 NMOS 트랜지스터(NM_D2)는 각각 게이트 단자와 소스 단자가 서로 연결되어 있어, “Vgs” 값은 “0”이 된다.
또한, 공핍형 NMOS 트랜지스터는, “Vgs =0”이 되더라도 즉 게이트에 전압을 인가하지 않더라도, 드레인과 소스 간에는 N영역의 채널이 형성되어 있어 전류가 흐를 수 있다. 이 때문에, 제 1 공핍형 NMOS 트랜지스터(NM_D1)와 제 2 공핍형 NMOS 트랜지스터(NM_D2)에는 일정하고 매우 낮은 전류(ID)가 흐르게 된다. 예를 들어, 공핍형 NMOS 트랜지스터가 없는 경우보다 대략 100배 정도로 낮은 전류(ID)가 흐를 수 있다.
또한, 링 오실레이터의 주파수(f)는 하기의 수식과 같이 정리할 수 있다.
Figure 112013008115496-pat00002
수학식 2에서 N는 인버터 스테이지의 개수를 의미한다. 여기서, 링 오실레이터의 주파수(f)는 “RC” 값에 반비례하며 “R” 값은 인버터부의 피크전류(IPeak)에 반비례한다는 것을 알 수 있다. 상술한 바와 같이 인버터부에 흐르는 전류(ID)가 감소됨에 따라 인버터부의 피크전류(IPeak) 또한 매우 낮은 값으로 감소되므로, “R” 값은 커지게 되고, 결과적으로 주파수(f)가 낮아지게 된다.
이에 따라, 특히 제 1 공핍형 NMOS 트랜지스터(NM_D1)는 각 인버터(IV1, IV2, IV3)에 흐르는 전류를 매우 낮은 값으로 일정하게 제안하고, 각 인버터(IV1, IV2, IV3) 사이에 연결된 각 커패시터(C1, C2)를 통해 인버터의 게이트 전압 상승을 최대한 지연시켜 저주파를 발생시킬 수 있다. 또한, 제 1 공핍형 NMOS 트랜지스터(NM_D1)는 각 인버터(IV1, IV2, IV3)의 게이트 스윙(gate swing) 전압을 전원전압(VDD)의 변화에 무관하게 만듦으로써, 전원전압(VDD)의 변화에도 주파수 변화를 최소화시킬 수 있다.
도 2a는 종래의 링 오실레이터에서 전원전압의 변화에 따른 주파수 변화를 나타낸 그래프이다. 도 2b는 본 발명의 일 실시예에 따른 링 오실레이터(100)에서 전원전압의 변화에 따른 주파수 변화를 그래프이다.
도 2a에 도시된 결과의 링 오실레이터에는 본 발명의 일 실시예에 따른 제 1 공핍형 NMOS 트랜지스터(NM_D1)과 제 2 공핍형 NMOS 트랜지스터(NM_D2)가 구성되지 않았다.
도 2a 및 도 2b에 도시된 그래프의 아래의 표와 같이 정리하면 다음과 같다.
Figure 112013008115496-pat00003
도 2a, 도 2b 및 표 1에서와 같이, 제 1 공핍형 NMOS 트랜지스터(NM_D1)와 제 2 공핍형 NMOS 트랜지스터(NM_D2)가 구성된 본 발명의 일 실시예에 따른 링 오실레이터가 그렇지 않은 경우의 링 오실레이터에 비해 전원전압(VDD)의 변화에 따라 주파수 변화가 작다는 것을 알 수 있다.
도 3a는 종래의 링 오실레이터에서 인버터에 흐르는 전류를 나타낸 그래프이다. 도 3b는 본 발명의 일 실시예에 따른 링 오실레이터(100)에서 인버터에 흐르는 전류를 나타낸 그래프이다. 도 3a에 도시된 결과의 링 오실레이터에는 본 발명의 일 실시예에 따른 제 1 공핍형 NMOS 트랜지스터(NM_D1)과 제 2 공핍형 NMOS 트랜지스터(NM_D2)가 구성되지 않았다.
도 3a 및 도 3b를 참조하면, 본 발명의 일 실시예에 따른 링 오실레이터에 구성된 인버터에 흐르는 전류는 종래의 링 오실레이터에 구성된 인버터에 비해 흐르는 전류는 약 0.9 μA인데 반해, 종래의 링 오실레이터에 구성된 인버터에 흐르는 전류는 약 90 μA인 것을 알 수 있다. 이와 같이, 본 실시예의 링 오실레이터가 종래보다 인버터에 흐르는 전류를 제한함으로써, 전체적인 소비 전력이 감소하게 된다.
도 4는 본 발명의 다른 실시예에 따른 링 오실레이터(400)의 회로도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 링 오실레이터(400)는, 인버터부와 제 1 전류원(Isource_1)를 포함한다. 더불어, 링 오실레이터(400)는 제 1 커패시터(C1), 제 2 커패시터(C2), 제 2 전류원(Isource_2) 및 스위치(NM_S)를 더 포함하여 구성될 수 있다.
도 4에 도시된 본 발명의 다른 실시예에 따른 링 오실레이터(400)는, 일 실시예의 링 오실레이터(100)에서 제 1 공핍형 NMOS 트랜지스터(NM_D1)과 제 2 공핍형 NMOS 트랜지스터(NM_D2)가 제 1 전류원(Isource_1)과 제 2 전류원(Isource_2)로 각각 대체된 것이다. 이외에, 인버터부, 제 1 커패시터(C1), 제 2 커패시터(C2) 및 스위치(NM_S)는 일 실시예와 동일하게 구성되어 있으므로, 이에 대한 상세한 설명은 생략한다. 또한, 제 1 전류원(Isource_1)과 제 2 전류원(Isource_2)는 통상의 전류원 회로 구조로 구현될 수 있으므로, 본 발명에서는 그 구체적인 구성에 대하여 한정하지 않는다.
이상에서 설명한 것은 본 발명에 따른 링 오실레이터를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100, 400: 링 오실레이터
IV1: 제 1 인버터
IV2: 제 2 인버터
IV3: 제 3 인버터
PM1: 제 1 PMOS 트랜지스터
PM2: 제 2 PMOS 트랜지스터
PM3: 제 3 PMOS 트랜지스터
NM1: 제 1 NMOS 트랜지스터
NM2: 제 2 NMOS 트랜지스터
NM3: 제 3 NMOS 트랜지스터
NM_D1: 제 1 공핍형 NMOS트랜지스터
NM_D2: 제 2 공핍형 NMOS 트랜지스터
NM_S: 스위치
Node 1: 전류공급노드
Node 2: 전류방출노드
Node 3: 제 1 연결노드
Node 4: 제 2 연결노드
VDD: 전원전압원
GND: 접지전압원

Claims (15)

  1. 직렬 연결된 다수의 인버터를 포함하고, 입/출력이 피드백 연결된 인버터부;
    상기 다수의 인버터 각각의 전류공급노드와 전원전압원 사이에 연결된 제 1 공핍형 NMOS 트랜지스터;
    상기 다수의 인버터 각각의 전류방출노드와 접지전압원 사이에 연결된 제 2 공핍형 NMOS 트랜지스터;
    상기 인버터들 간의 연결노드와 접지전압원 사이에 각각 연결된 커패시터; 및
    상기 인버터부의 출력단과 접지전압원 사이에 연결된 스위치를 포함하고,
    상기 제 1 공핍형 NMOS 트랜지스터의 게이트와 소스가 상기 전류공급노드에 연결되고,
    상기 제 2 공핍형 NMOS 트랜지스터의 게이트와 소스가 서로 연결된 것을 특징으로 하는 링 오실레이터.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 스위치는, 제어신호를 입력 받고, 상기 제어신호에 따라 상기 인버터부의 동작을 온/오프하는 것을 특징으로 하는 링 오실레이터.
  7. 제 1 항에 있어서,
    상기 스위치는 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 링 오실레이터.
  8. 제 1 항에 있어서,
    상기 인버터부 각각은, 상기 전류공급노드와 상기 전류방출노드 사이에서 직렬 연결된 PMOS 트랜지스터와 NMOS 트랜지스터를 포함하는 링 오실레이터.
  9. 직렬 연결된 다수의 인버터를 포함하고, 입/출력이 피드백 연결된 인버터부;
    상기 다수의 인버터 각각의 전류공급노드와 전원전압원 사이에 연결된 제 1 전류원;
    상기 다수의 인버터 각각의 전류방출노드와 접지전압원 사이에 연결된 제 2 전류원;
    상기 인버터들 간의 연결노드와 접지전압원 사이에 각각 연결된 커패시터; 및
    상기 인버터부의 출력단과 접지전압원 사이에 연결된 스위치를 포함하는 것을 특징으로 하는 링 오실레이터.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 9 항에 있어서,
    상기 스위치는, 제어신호를 입력 받고, 상기 제어신호에 따라 상기 인버터부의 동작을 온/오프하는 것을 특징으로 하는 링 오실레이터.
  14. 제 9 항에 있어서,
    상기 스위치는 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 링 오실레이터.
  15. 제 9 항에 있어서,
    상기 인버터부 각각은, 상기 전류공급노드와 상기 전류방출노드 사이에서 직렬 연결된 PMOS 트랜지스터와 NMOS 트랜지스터를 포함하는 링 오실레이터.
KR1020130009354A 2013-01-28 2013-01-28 링 오실레이터 KR101520820B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130009354A KR101520820B1 (ko) 2013-01-28 2013-01-28 링 오실레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130009354A KR101520820B1 (ko) 2013-01-28 2013-01-28 링 오실레이터

Publications (2)

Publication Number Publication Date
KR20140096598A KR20140096598A (ko) 2014-08-06
KR101520820B1 true KR101520820B1 (ko) 2015-05-15

Family

ID=51744416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130009354A KR101520820B1 (ko) 2013-01-28 2013-01-28 링 오실레이터

Country Status (1)

Country Link
KR (1) KR101520820B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101640470B1 (ko) * 2014-09-25 2016-07-18 재단법인 구미전자정보기술원 저전력 전압제어발진기
KR20170022457A (ko) 2015-08-20 2017-03-02 에스케이하이닉스 주식회사 주기신호생성회로 및 이를 포함하는 반도체시스템
KR101718823B1 (ko) * 2016-06-30 2017-03-22 성균관대학교산학협력단 링 오실레이터

Also Published As

Publication number Publication date
KR20140096598A (ko) 2014-08-06

Similar Documents

Publication Publication Date Title
US8143963B2 (en) Voltage source circuit for crystal oscillation circuit
US20140354249A1 (en) Voltage regulator
JP2010177853A (ja) 発振回路
TWI283096B (en) Constant current circuit and charging pump circuit of ring oscillator
US10401891B2 (en) Reference voltage circuit and semiconductor device
JP2014206825A (ja) バイアス回路
US20060197610A1 (en) Voltage controlled oscillator
US20190346873A1 (en) Bias current circuit operating at high and low voltages
KR101520820B1 (ko) 링 오실레이터
US10305454B2 (en) High stable oscillator for various operating mode
KR102371785B1 (ko) 수정 발진 회로 및 전자 시계
CN108347242B (zh) 环形振荡器
US20170117888A1 (en) Voltage comparison circuit
WO2020105182A1 (ja) 電圧制御発振器およびそれを用いたｐｌｌ回路
KR20180018759A (ko) 스타트-업 회로들
US20190229713A1 (en) Temperature compensation circuit for a ring oscillator
CN110365293B (zh) 振荡装置
US10873305B2 (en) Voltage follower circuit
JP6385176B2 (ja) アナログ電子時計
JP2004048690A (ja) リング発振器
JP2011065208A (ja) 定電流発生回路および該定電流発生回路を用いた半導体装置ならびに電子機器
KR102242635B1 (ko) 부가 기반 전류원을 이용한 링 발진기
JP2011188361A (ja) パワーオンリセット回路
US20160191030A1 (en) Voltage controlled delay circuit and voltage controlled oscillator including the same
JP2010231498A (ja) 定電圧電源

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180411

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190410

Year of fee payment: 5