JP2010177853A - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP2010177853A JP2010177853A JP2009016438A JP2009016438A JP2010177853A JP 2010177853 A JP2010177853 A JP 2010177853A JP 2009016438 A JP2009016438 A JP 2009016438A JP 2009016438 A JP2009016438 A JP 2009016438A JP 2010177853 A JP2010177853 A JP 2010177853A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- mos transistor
- channel mos
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 269
- 238000005513 bias potential Methods 0.000 claims abstract description 26
- 230000015556 catabolic process Effects 0.000 claims abstract description 7
- 230000003321 amplification Effects 0.000 claims description 46
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 46
- 238000001514 detection method Methods 0.000 claims description 32
- 239000013078 crystal Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 238000013016 damping Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【解決手段】発振回路10は、PTAT電流源12と、共振回路46と並列接続された発振バッファ14と、帰還抵抗Rfと、スイッチ素子54と、発振バッファ14と同一構成のレプリカバッファ52と、発振バッファ14の入力電圧を検知し、検知した入力電圧が発振時のバイアス電位よりも所定電位以上上昇した場合、及び、検知した入力電圧が発振時のバイアス電位よりも所定電位以下に下降した場合に、PTAT電流源12と発振バッファ14との接続点のノードVCCOSCの電位が発振バッファ14のPMOSトランジスタ42の耐圧を越えないように、PTAT電流源12からの電流をレプリカバッファ52回路にバイパスさせるための制御信号をスイッチ素子54手段に出力するレベル検知回路50と、を備える。
【選択図】図1
Description
図1は、本発明の第1実施形態に係る発振回路10の回路構成を示した。なお、図15に示す発振回路100と同一部分には同一符号を付し、その詳細な説明は省略する。以下では、図15に示す発振回路100と異なる部分を中心に説明する。
次に、本発明の第2実施形態について説明する。なお、第1実施形態と同一部分には同一符号を付してその詳細な説明は省略し、第1実施形態と異なる部分を中心に説明する。
次に、本発明の第3実施形態について説明する。なお、上記各実施形態と同一部分には同一符号を付してその詳細な説明は省略し、上記各実施形態と異なる部分を中心に説明する。
次に、本発明の第4実施形態について説明する。なお、上記各実施形態と同一部分には同一符号を付してその詳細な説明は省略し、上記各実施形態と異なる部分を中心に説明する。
12 PTAT電流源
14 発振バッファ
20A、20B スイッチ素子
22 出力バッファ
42、56 PMOSトランジスタ
44、58 NMOSトランジスタ
46 共振回路
50 レベル検知回路
52 レプリカバッファ
54、64、66 スイッチ素子
60 第1のインバータ回路
62 第2のインバータ回路
70、72 ウェル
Rf 帰還抵抗
Xtal 水晶振動子
Claims (18)
- 電流源と、
前記電流源と接続されると共に、共振手段と並列接続された発振増幅手段と、
前記発振増幅手段と並列接続された帰還抵抗と、
一端が前記発振増幅手段の前記電流源側に接続されたスイッチ手段と、
前記スイッチ手段の他端と前記発振増幅手段の接地側との間に接続されると共に、前記発振増幅手段と同一構成のレプリカ回路と、
前記発振増幅手段の入力電圧を検知し、検知した入力電圧が発振時のバイアス電位よりも所定電位以上上昇した場合、及び、検知した入力電圧が発振時のバイアス電位よりも所定電位以下に下降した場合に、前記電流源と前記発振増幅手段との接続点の電位が前記発振増幅手段の耐圧を越えないように、前記電流源からの電流を前記レプリカ回路にバイパスさせるための制御信号を前記スイッチ手段に出力するレベル検知手段と、
を備えた発振回路。 - 前記レベル検知手段は、検知した入力電圧が発振時のバイアス電位から所定電位以上上昇した場合、及び、検知した入力電圧が発振時のバイアス電位から所定電位以下に下降した場合に、前記電流源からの電流を前記レプリカ回路にバイパスさせるための制御信号を前記レプリカ回路に出力するシュミットインバータ回路から成る
請求項1記載の発振回路。 - 前記レベル検知手段は、
検知した入力電圧が発振時のバイアス電位よりも所定電位以上上昇した場合に、前記電流源からの電流を前記レプリカ回路にバイパスさせるための制御信号を前記レプリカ回路に出力する第1のインバータ回路と、
検知した入力電圧が発振時のバイアス電位よりも所定電位以下に下降した場合に、前記電流源からの電流を前記レプリカ回路にバイパスさせるための制御信号を前記レプリカ回路に出力する第2のインバータ回路と、
を含む請求項1記載の発振回路。 - 前記電流源は、I/Oトランジスタを含んで構成されると共に、前記発振増幅手段は、前記I/Oトランジスタよりも耐圧が低いコアトランジスタであるNチャネルMOSトランジスタ及びPチャネルMOSトランジスタから成るCMOSインバータを含んで構成された
請求項1〜請求項3の何れか1項に記載の発振回路。 - 前記電流源は、I/Oトランジスタを含んで構成され、
前記発振増幅手段及び前記レプリカ回路は、前記I/Oトランジスタよりも耐圧が低いコアトランジスタであるNチャネルMOSトランジスタ及びPチャネルMOSトランジスタから成るCMOSインバータを含んで構成され、
前記シュミットインバータ回路は、前記発振増幅手段のNチャネルMOSトランジスタ及びPチャネルMOSトランジスタとゲート幅及びゲート長が同一のNチャネルMOSトランジスタ及びPチャネルMOSトランジスタから成るCMOSインバータを含んで構成され、
各NチャネルMOSトランジスタ及び各PチャネルMOSトランジスタが各々同一ウェル上に形成された
請求項2記載の発振回路。 - 前記電流源は、I/Oトランジスタを含んで構成され、
前記発振増幅手段及び前記レプリカ回路は、前記I/Oトランジスタよりも耐圧が低いコアトランジスタであるNチャネルMOSトランジスタ及びPチャネルMOSトランジスタから成るCMOSインバータを含んで構成され、
前記第1のインバータ回路及び前記第2のインバータ回路は、前記発振増幅手段のNチャネルMOSトランジスタ及びPチャネルMOSトランジスタとゲート幅及びゲート長が同一のNチャネルMOSトランジスタ及びPチャネルMOSトランジスタから成るCMOSインバータを含んで構成され、
各NチャネルMOSトランジスタ及び各PチャネルMOSトランジスタが各々同一ウェル上に形成された
請求項3記載の発振回路。 - 前記発振増幅手段、前記レプリカ回路、及び前記レベル検知手段を構成する各NチャネルMOSトランジスタ及び各PチャネルMOSトランジスタのゲート、ドレイン、及びソースが、電流が流れる方向が同一方向となるように配置されると共に、各NチャネルMOSトランジスタ及び各PチャネルMOSトランジスタが単位トランジスタ化されている
請求項5又は請求項6記載の発振回路。 - 前記レベル検知手段が、複数のNチャネルMOSトランジスタと複数のPチャネルMOSトランジスタとを接続したCMOSインバータが複数並列接続された
請求項5〜請求項7の何れか1項に記載の発振回路。 - 前記発振増幅手段の出力側である前記NチャネルMOSトランジスタ及び前記PチャネルMOSトランジスタのドレインが、各々サリサイドブロック構造である
請求項4〜請求項8の何れか1項に記載の発振回路。 - 複数のMOSトランジスタを含む電流源と、
前記複数のMOSトランジスタのうち少なくとも一つの第1のMOSトランジスタと接続されると共に、共振手段と並列接続された発振増幅手段と、
前記発振増幅手段と並列接続された帰還抵抗と、
一端が前記複数のMOSトランジスタのうち前記第1のMOSトランジスタと異なる少なくとも一つの第2のMOSトランジスタと接続されると共に、他端が前記第1のMOSトランジスタと前記発振増幅手段の前記第1のMOSトランジスタとの接続点に接続されたスイッチ手段と、
前記発振増幅手段の入力電圧を検知し、検知した入力電圧が発振時のバイアス電位よりも所定電位以上上昇した場合、及び、検知した入力電圧が発振時のバイアス電位よりも所定電位以下に下降した場合に、前記電流源と前記発振増幅手段との接続点の電位が前記発振増幅手段の耐圧を越えないように、前記第2のMOSトランジスタからの電流が前記発振増幅手段へ流れるのをカットするための制御信号を前記スイッチ手段に出力するレベル検知手段と、
を備えた発振回路。 - 前記レベル検知手段は、検知した入力電圧が発振時のバイアス電位から所定電位以上上昇した場合、及び、検知した入力電圧が発振時のバイアス電位から所定電位以下に下降した場合に、前記第2のMOSトランジスタからの電流が前記発振増幅手段へ流れるのをカットするための制御信号を前記スイッチ手段に出力するシュミットインバータ回路から成る
請求項10記載の発振回路。 - 前記レベル検知手段は、
検知した入力電圧が発振時のバイアス電位よりも所定電位以上上昇した場合に、前記第2のMOSトランジスタからの電流が前記発振増幅手段へ流れるのをカットするための制御信号を前記スイッチ手段に出力する第1のインバータ回路と、
検知した入力電圧が発振時のバイアス電位よりも所定電位以下に下降した場合に、前記第2のMOSトランジスタからの電流が前記発振増幅手段へ流れるのをカットするための制御信号を前記スイッチ手段に出力する第2のインバータ回路と、
を含む
請求項10記載の発振回路。 - 前記電流源は、I/Oトランジスタを含んで構成されると共に、前記発振増幅手段は、前記I/Oトランジスタよりも耐圧が低いコアトランジスタであるNチャネルMOSトランジスタ及びPチャネルMOSトランジスタから成るCMOSインバータを含んで構成された
請求項10〜請求項12の何れか1項に記載の発振回路。 - 前記電流源は、I/Oトランジスタを含んで構成され、
前記発振増幅手段は、前記I/Oトランジスタよりも耐圧が低いコアトランジスタであるNチャネルMOSトランジスタ及びPチャネルMOSトランジスタから成るCMOSインバータを含んで構成され、
前記シュミットインバータ回路は、前記発振増幅手段のNチャネルMOSトランジスタ及びPチャネルMOSトランジスタとゲート幅及びゲート長が同一のNチャネルMOSトランジスタ及びPチャネルMOSトランジスタから成るCMOSインバータを含んで構成され、
各NチャネルMOSトランジスタ及び各PチャネルMOSトランジスタが各々同一ウェル上に形成された
請求項11記載の発振回路。 - 前記電流源は、I/Oトランジスタを含んで構成され、
前記発振増幅手段は、前記I/Oトランジスタよりも耐圧が低いコアトランジスタであるNチャネルMOSトランジスタ及びPチャネルMOSトランジスタから成るCMOSインバータを含んで構成され、
前記第1のインバータ回路及び前記第2のインバータ回路は、前記発振増幅手段のNチャネルMOSトランジスタ及びPチャネルMOSトランジスタとゲート幅及びゲート長が同一のNチャネルMOSトランジスタ及びPチャネルMOSトランジスタから成るCMOSインバータを含んで構成され、
各NチャネルMOSトランジスタ及び各PチャネルMOSトランジスタが各々同一ウェル上に形成された
請求項12記載の発振回路。 - 前記発振増幅手段及び前記レベル検知手段を構成する各NチャネルMOSトランジスタ及び各PチャネルMOSトランジスタのゲート、ドレイン、及びソースが、電流が流れる方向が同一方向となるように配置されると共に、各NチャネルMOSトランジスタ及び各PチャネルMOSトランジスタが単位トランジスタ化されている
請求項14又は請求項15記載の発振回路。 - 前記レベル検知手段が、複数のNチャネルMOSトランジスタと複数のPチャネルMOSトランジスタとを接続したCMOSインバータが複数並列接続された
請求項14〜請求項16の何れか1項に記載の発振回路。 - 前記発振増幅手段の出力側である前記NチャネルMOSトランジスタ及び前記PチャネルMOSトランジスタのドレインが、各々サリサイドブロック構造である
請求項13〜請求項17の何れか1項に記載の発振回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009016438A JP5325591B2 (ja) | 2009-01-28 | 2009-01-28 | 発振回路 |
US12/694,481 US8044731B2 (en) | 2009-01-28 | 2010-01-27 | Oscillator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009016438A JP5325591B2 (ja) | 2009-01-28 | 2009-01-28 | 発振回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010177853A true JP2010177853A (ja) | 2010-08-12 |
JP2010177853A5 JP2010177853A5 (ja) | 2012-03-08 |
JP5325591B2 JP5325591B2 (ja) | 2013-10-23 |
Family
ID=42353701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009016438A Active JP5325591B2 (ja) | 2009-01-28 | 2009-01-28 | 発振回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8044731B2 (ja) |
JP (1) | JP5325591B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013207537A (ja) * | 2012-03-28 | 2013-10-07 | Seiko Epson Corp | パルス信号生成回路、発振回路、電子機器、及びパルス信号生成方法 |
JP2017139810A (ja) * | 2010-12-24 | 2017-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2020136722A (ja) * | 2019-02-13 | 2020-08-31 | Necプラットフォームズ株式会社 | 出力装置、発振装置、出力方法及び出力プログラム |
CN114188930A (zh) * | 2022-02-16 | 2022-03-15 | 国网江西省电力有限公司电力科学研究院 | 一种铁磁谐振过电压智能识别方法及装置 |
CN115603709A (zh) * | 2022-11-21 | 2023-01-13 | 成都本原聚能科技有限公司(Cn) | 一种起振电路、集成电路及芯片 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010011757B4 (de) * | 2010-03-17 | 2017-08-17 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung zum Zwischenspeichern von Signalen eines temperaturkompensierten Quarzoszillators |
US8362847B2 (en) * | 2010-10-14 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Oscillator circuit and method of improving noise immunity |
JP2013009032A (ja) * | 2011-06-22 | 2013-01-10 | Mitsumi Electric Co Ltd | 発振回路 |
FR3011680A1 (fr) * | 2013-10-04 | 2015-04-10 | St Microelectronics Rousset | Procede de controle de la variation du temps de propagation d'un circuit logique cmos, en particulier un inverseur, en fonction de la temperature et dispositif correspondant |
JP6385208B2 (ja) * | 2014-09-03 | 2018-09-05 | エイブリック株式会社 | 水晶発振回路及び電子時計 |
US9473120B1 (en) * | 2015-05-18 | 2016-10-18 | Qualcomm Incorporated | High-speed AC-coupled inverter-based buffer with replica biasing |
JP6682845B2 (ja) * | 2015-12-21 | 2020-04-15 | セイコーエプソン株式会社 | 発振器、電子機器、及び、移動体 |
US10491155B2 (en) | 2016-03-15 | 2019-11-26 | Texas Instruments Incorporated | Temperature compensated oscillator driver |
US10291237B2 (en) * | 2016-04-11 | 2019-05-14 | Mediatek Inc. | Oscillator circuit with reconfigurable oscillator amplifier and/or hybrid amplitude calibration circuit and associated method |
JP6750314B2 (ja) * | 2016-05-31 | 2020-09-02 | セイコーエプソン株式会社 | 発振器、電子機器、移動体及び発振器の製造方法 |
JP6930134B2 (ja) * | 2017-02-28 | 2021-09-01 | セイコーエプソン株式会社 | 発振器、電子機器及び移動体 |
CN114172363B (zh) * | 2020-09-10 | 2023-11-03 | 瑞昱半导体股份有限公司 | 电荷泵装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52149466A (en) * | 1976-06-08 | 1977-12-12 | Seiko Instr & Electronics Ltd | Low power consumption oscillator circuit |
JPS59114908A (ja) * | 1982-12-21 | 1984-07-03 | Nec Corp | 発振回路を有する集積回路装置 |
JPS6115815U (ja) * | 1985-07-02 | 1986-01-29 | シチズン時計株式会社 | 発振回路 |
JPH11298248A (ja) * | 1998-04-07 | 1999-10-29 | Nec Corp | 発振回路 |
JP2001274627A (ja) * | 2000-03-24 | 2001-10-05 | Nec Microsystems Ltd | 水晶発振器 |
JP2003008359A (ja) * | 2001-06-19 | 2003-01-10 | Oki Electric Ind Co Ltd | 増幅回路および発振回路 |
JP2005045695A (ja) * | 2003-07-25 | 2005-02-17 | Rohm Co Ltd | 発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器 |
JP2006165481A (ja) * | 2004-12-10 | 2006-06-22 | Toshiba Corp | 半導体装置 |
US7471163B2 (en) * | 2006-09-29 | 2008-12-30 | Intel Corporation | Oxide overstress tolerant crystal oscillator |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120732A (ja) | 1992-10-06 | 1994-04-28 | Matsushita Electric Ind Co Ltd | 発振回路 |
US7683730B2 (en) * | 2004-09-24 | 2010-03-23 | Cypress Semiconductor Corporation | Differential crystal oscillator circuit with peak regulation |
-
2009
- 2009-01-28 JP JP2009016438A patent/JP5325591B2/ja active Active
-
2010
- 2010-01-27 US US12/694,481 patent/US8044731B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52149466A (en) * | 1976-06-08 | 1977-12-12 | Seiko Instr & Electronics Ltd | Low power consumption oscillator circuit |
JPS59114908A (ja) * | 1982-12-21 | 1984-07-03 | Nec Corp | 発振回路を有する集積回路装置 |
JPS6115815U (ja) * | 1985-07-02 | 1986-01-29 | シチズン時計株式会社 | 発振回路 |
JPH11298248A (ja) * | 1998-04-07 | 1999-10-29 | Nec Corp | 発振回路 |
JP2001274627A (ja) * | 2000-03-24 | 2001-10-05 | Nec Microsystems Ltd | 水晶発振器 |
JP2003008359A (ja) * | 2001-06-19 | 2003-01-10 | Oki Electric Ind Co Ltd | 増幅回路および発振回路 |
JP2005045695A (ja) * | 2003-07-25 | 2005-02-17 | Rohm Co Ltd | 発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器 |
JP2006165481A (ja) * | 2004-12-10 | 2006-06-22 | Toshiba Corp | 半導体装置 |
US7471163B2 (en) * | 2006-09-29 | 2008-12-30 | Intel Corporation | Oxide overstress tolerant crystal oscillator |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017139810A (ja) * | 2010-12-24 | 2017-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2013207537A (ja) * | 2012-03-28 | 2013-10-07 | Seiko Epson Corp | パルス信号生成回路、発振回路、電子機器、及びパルス信号生成方法 |
JP2020136722A (ja) * | 2019-02-13 | 2020-08-31 | Necプラットフォームズ株式会社 | 出力装置、発振装置、出力方法及び出力プログラム |
CN114188930A (zh) * | 2022-02-16 | 2022-03-15 | 国网江西省电力有限公司电力科学研究院 | 一种铁磁谐振过电压智能识别方法及装置 |
CN115603709A (zh) * | 2022-11-21 | 2023-01-13 | 成都本原聚能科技有限公司(Cn) | 一种起振电路、集成电路及芯片 |
Also Published As
Publication number | Publication date |
---|---|
JP5325591B2 (ja) | 2013-10-23 |
US20100188156A1 (en) | 2010-07-29 |
US8044731B2 (en) | 2011-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5325591B2 (ja) | 発振回路 | |
KR101585958B1 (ko) | 기준전압 발생회로 | |
JP4947703B2 (ja) | チャージポンプ回路 | |
KR101585231B1 (ko) | 전원 전압 및 온도 변화에 상관없이 일정한 오실레이션신호를 공급할 수 있는 오실레이터, 및 상기 오실레이터를 포함하는 신호처리장치 | |
KR101369154B1 (ko) | 과전압 보호 기능을 갖는 션트 레귤레이터 및 이를 구비한반도체 장치 | |
KR100788346B1 (ko) | 밴드 갭 기준전압 발생회로 | |
EP2520017B1 (en) | Method to shorten crystal oscillator´s startup time | |
KR20100077271A (ko) | 기준전압 발생회로 | |
US6774735B2 (en) | Low power self-biasing oscillator circuit | |
JP5452941B2 (ja) | 発振回路 | |
EP3462274B1 (en) | Semiconductor devices for sensing voltages | |
US11398813B2 (en) | Integrated oscillator | |
JP2002344242A (ja) | 電圧制御発振器 | |
JP2006121250A (ja) | 発振回路 | |
KR100854452B1 (ko) | 디지털 온도검출기 및 이를 이용한 오실레이터 회로 | |
JP2008252783A (ja) | 圧電発振器 | |
JP5048355B2 (ja) | 発振回路 | |
US20110012664A1 (en) | Clock signal amplifier circuit | |
US7768358B2 (en) | Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied | |
KR101520820B1 (ko) | 링 오실레이터 | |
JP3434774B2 (ja) | 水晶発振器 | |
JP2003110361A (ja) | 水晶発振回路 | |
JP2005252984A (ja) | 水晶発振回路 | |
JP4150095B2 (ja) | 発振回路 | |
JP4573306B2 (ja) | 発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5325591 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |