KR100854452B1 - 디지털 온도검출기 및 이를 이용한 오실레이터 회로 - Google Patents

디지털 온도검출기 및 이를 이용한 오실레이터 회로 Download PDF

Info

Publication number
KR100854452B1
KR100854452B1 KR1020050058776A KR20050058776A KR100854452B1 KR 100854452 B1 KR100854452 B1 KR 100854452B1 KR 1020050058776 A KR1020050058776 A KR 1020050058776A KR 20050058776 A KR20050058776 A KR 20050058776A KR 100854452 B1 KR100854452 B1 KR 100854452B1
Authority
KR
South Korea
Prior art keywords
node
voltage
temperature
resistor
output
Prior art date
Application number
KR1020050058776A
Other languages
English (en)
Other versions
KR20070003047A (ko
Inventor
홍윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058776A priority Critical patent/KR100854452B1/ko
Publication of KR20070003047A publication Critical patent/KR20070003047A/ko
Application granted granted Critical
Publication of KR100854452B1 publication Critical patent/KR100854452B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • G01R31/2824—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits testing of oscillators or resonators

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 주변의 온도변화에 따라 저항값이 변하는 다결정 실리콘 저항을 구비하는 제1 저항부과 제 2 저항부을 포함하되, 상기 제1 저항부는 상기 주변의 온도변화에 따라 제1 기울기로 레벨이 변화되는 출력전압을 생성하고, 상기 제2 저항부는 상기 주변의 온도변화에 따라 제2 기울기로 레벨이 변화되는 기준전압을 생성하는 제2 저항부를 포함하는 온도변화 검출부; 및 상기 출력전압과 상기 기준전압을 비교 증폭하여, 디지털 온도검출기 반도체 칩의 내부 온도에 대응하는 상기 출력전압과 상기 기준 전압을 비교 검출한 디지털 신호를 발생하는 비교부를 포함하여 구성되는 디지털 온도검출기를 제공한다.
온도검출기, 온도, 오실레이터, 주기, 펄스

Description

디지털 온도검출기 및 이를 이용한 오실레이터 회로{DIGITAL TEMPERATURE DETECTOR AND OSCILLATOR CIRCUIT USING THEREOF}
도 1은 본 발명에 의한 디지털 온도검출기 및 이를 이용한 오실레이터 회로의 블록도이다.
도 2는 본 발명에 의한 디지털 온도검출기의 회로도이다.
도 3은 본 발명에 의한 디지털 온도검출기의 출력 파형도이다.
<도면의 주요 부호에 대한 설명>
100 : 디지털 온도검출기 110 : 온도변화 검출부
120 : 비교부 210 : 제 1 오실레이터부
220 : 제 2 오실레이터부 230 : 논리 회로부
본 발명은 디지털 온도검출기 및 이를 이용한 오실레이터 회로에 관한 것으로, 특히 칩 내부 온도에 따라 각각 다른 주기의 펄스신호를 발생하도록 함으로서 제품이 안정되게 동작하도록 한 디지털 온도검출기 및 이를 이용한 오실레이터 회로에 관한 것이다.
반도체 장치의 고속화, 고집적화를 달성하기 위하여 디자인 룰의 꾸준한 감소로 개별소자가 단채널 영역에 접어들면서 나타나는 문턱전압 감소, 문턱전류 증가, 펀칭마진 감소, 접합누설전류 증가 등으로 인하여 제품의 신뢰성에 영향을 주게 되었다.
개별소자의 취약으로 인하여 고전원전압, 고온에서 동작전류가 증가하고 반도체 패키지 타입에 따라 동일한 외부 환경에도 열방출 정도에 따른 장치의 내적 열 스트레스가 서로 다르기 때문에 동작전류의 증가가 장치에 미치는 영향은 점차 심화되고 있는 추세이다.
따라서, 칩 내부온도의 증가가 장치의 특성에 미치는 심각한 문제를 해결하기 위하여 내부온도 상승시 전력을 감소시켜서 내부 온도의 증가를 억제하기 위한 기술이 절실히 필요하게 되었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 칩 내부 온도를 디지털적으로 검출할 수 있는 디지털 온도검출기를 제공하는데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 디지털 온도검출기를 이용하여 칩 내부의 온도가 특정 온도 이상으로 상승시에는 짧은 주기의 펄스 신호를 발생하고, 칩 내부의 온도가 특정 온도 이하로 하강시에는 긴 주기의 펄스 신호를 발생하도록 함으로써, 제품의 소비전력량을 줄이고 내부온도의 상승을 억제하여 제품이 안정적으로 동작하도록 한 디지털 온도검출기를 이용한 오실레이터 회로를 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 주변의 온도변화에 따라 저항값이 변하는 다결정 실리콘 저항을 구비하는 제1 저항부과 제 2 저항부을 포함하되, 상기 제1 저항부는 상기 주변의 온도변화에 따라 제1 기울기로 레벨이 변화되는 출력전압을 생성하고, 상기 제2 저항부는 상기 주변의 온도변화에 따라 제2 기울기로 레벨이 변화되는 기준전압을 생성하는 제2 저항부를 포함하는 온도변화 검출부; 및 상기 출력전압과 상기 기준전압을 비교 증폭하여, 디지털 온도검출기 반도체 칩의 내부 온도에 대응하는 상기 출력전압과 상기 기준 전압을 비교 검출한 디지털 신호를 발생하는 비교부를 포함하여 구성되는 디지털 온도검출기를 제공한다.
본 발명에서, 상기 제1 저항부는 커런트 미러 구조를 가지며 제 1 노드가 제 1 전압레벨을 가질 때 상기 제 1 및 제 2 노드로 각각 전원전압을 공급하는 제 1 및 제 2 PMOS 트랜지스터와, 상기 제 2 노드가 제 2 전압레벨을 가질 때 상기 제 1 및 제 2 노드의 전압을 제 3 및 제 4 노드로 각각 공급하는 제 1 및 제 2 NMOS 트랜지스터와, 상기 제 3 노드와 접지전압단 사이에 직렬로 연결된 제 3 NMOS 트랜지스터와, 상기 제 4 노드와 접지전압단 사이에 접속된 제 4 NMOS 트랜지스터 및 온도에 따라 저항값이 변하는 다결정 실리콘 저항으로 구성되고, 상기 제2 저항부는 상기 제 2 노드가 제 1 전압레벨을 가질 때 제 5 노드로 전원전압을 공급하는 제 3 PMOS 트랜지스터와, 상기 제 5 노드와 접지전압단 사이에 직렬로 연결된 제 5 NMOS 트랜지스터 및 온도에 따라 저항값이 변하는 저항 수단으로 구성되는 것이 바람직하다.
본 발명에서, 상기 저항 수단은 다결정 실리콘 저항인 것이 바람직하다.
본 발명에서, 상기 저항 수단은 퓨즈 옵션(Fuse Option) 또는 메탈 옵션(Metal Option)인 것이 바람직하다.
본 발명에서, 상기 비교부는 상기 제 2 노드의 전압과 상기 제 5 노드의 전압을 수신하여 비교 증폭한 신호를 출력하는 차동 증폭기 회로를 포함하는 것이 바람직하다.
본 발명에서, 상기 비교부는 커런트 미러 구조를 가지며 제 7 노드가 제 1 전압레벨을 가질 때 제 6 및 제 7 노드로 각각 전원전압을 공급하는 제 4 및 제 5 PMOS 트랜지스터와; 상기 제 5 노드와 상기 제 2 노드의 전압 크기에 의해 상기 제 6 및 제 7 노드의 전압을 제 8 노드로 공급하는 제 6 및 제 7 NMOS 트랜지스터와; 상기 제 8 노드와 접지전압단 사이에 전류 경로를 형성하는 제 8 NMOS 트랜지스터와; 상기 제 6 노드의 전압을 반전시켜 제 9 노드로 출력하는 인버터를 포함하는 것이 바람직하다.
또한, 본 발명은 주변의 온도변화에 따라 저항값이 변하는 다결정 실리콘 저항을 구비하는 제1 저항부과 제 2 저항부을 포함하되, 상기 제1 저항부는 상기 주변의 온도변화에 따라 제1 기울기로 레벨이 변화되는 출력전압을 생성하고, 상기 제2 저항부는 상기 주변의 온도변화에 따라 제2 기울기로 레벨이 변화되는 기준전압을 생성하는 제2 저항부를 포함하는 온도변화 검출부 및 상기 출력전압과 상기 기준전압을 비교 증폭하여, 디지털 온도검출기 반도체 칩의 내부 온도에 대응하는 상기 출력전압과 상기 기준 전압을 비교 검출한 디지털 신호를 발생하는 비교부를 포함하여 구성되는 디지털 온도검출기 및; 상기 디지털 온도검출기로부터 수신된 디지털 신호에 따라 각각 다른 주기의 펄스 신호를 발생하는 오실레이터를 포함하여 구성되는 디지털 온도검출기를 이용한 오실레이터 회로를 제공한다.
본 발명에서, 상기 제1 저항부는 커런트 미러 구조를 가지며 제 1 노드가 제 1 전압레벨을 가질 때 상기 제 1 및 제 2 노드로 각각 전원전압을 공급하는 제 1 및 제 2 PMOS 트랜지스터와, 상기 제 2 노드가 제 2 전압레벨을 가질 때 상기 제 1 및 제 2 노드의 전압을 제 3 및 제 4 노드로 각각 공급하는 제 1 및 제 2 NMOS 트랜지스터와, 상기 제 3 노드와 접지전압단 사이에 직렬로 연결된 제 3 NMOS 트랜지스터와, 상기 제 4 노드와 접지전압단 사이에 접속된 제 4 NMOS 트랜지스터 및 온도에 따라 저항값이 변하는 다결정 실리콘 저항으로 구성되고, 상기 제2 저항부는 상기 제 2 노드가 제 1 전압레벨을 가질 때 제 5 노드로 전원전압을 공급하는 제 3 PMOS 트랜지스터와, 상기 제 5 노드와 접지전압단 사이에 직렬로 연결된 제 5 NMOS 트랜지스터 및 온도에 따라 저항값이 변하는 저항 수단으로 구성되는 것이 바람직하다.
삭제
본 발명에서, 상기 저항 수단은 다결정 실리콘 저항인 것이 바람직하다.
본 발명에서, 상기 저항 수단은 퓨즈 옵션(Fuse Option) 또는 메탈 옵션(Metal Option)인 것이 바람직하다.
본 발명에서, 상기 비교부는 상기 제 2 노드의 전압과 상기 제 5 노드의 전압을 수신하여 비교 증폭한 신호를 출력하는 차동 증폭기 회로를 포함하는 것이 바람직하다.
본 발명에서, 상기 비교부는 커런트 미러 구조를 가지며 제 7 노드가 제 1 전압레벨을 가질 때 제 6 및 제 7 노드로 각각 전원전압을 공급하는 제 4 및 제 5 PMOS 트랜지스터와; 상기 제 5 노드와 상기 제 2 노드의 전압 크기에 의해 상기 제 6 및 제 7 노드의 전압을 제 8 노드로 공급하는 제 6 및 제 7 NMOS 트랜지스터와; 상기 제 8 노드와 접지전압단 사이에 전류 경로를 형성하는 제 8 NMOS 트랜지스터와; 상기 제 6 노드의 전압을 반전시켜 제 9 노드로 출력하는 인버터를 포함하는 것이 바람직하다.
본 발명에서, 상기 디지털 온도검출기는 상기 주변의 온도가 기준전압보다 높을 때에는 제 2 전압레벨을 출력하고, 상기 주변의 온도가 기준전압보다 낮을 때에는 제 1 전압레벨을 출력하는 것을 특징으로 한다.
본 발명에서, 상기 오실레이터는 상기 디지털 온도검출기의 출력 신호가 제 1 전압레벨을 가질 때 제 1 주기의 펄스 신호를 발생하는 제 1 오실레이터부와; 상기 디지털 온도검출기의 출력 신호가 제 2 전압레벨을 가질 때 상기 제 1 주기보다 주기가 짧은 제 2 주기의 펄스 신호를 발생하는 제 2 오실레이터부와; 상기 제 1 및 제 2 오실레이터부의 출력 신호를 수신하여 논리 연산한 신호를 출력하는 논리 회로부를 포함하는 것이 바람직하다.
본 발명에서, 상기 논리 회로부는 상기 제 1 및 제 2 오실레이터부의 출력 신호를 수신하여 논리 연산하는 NAND 게이트와; 상기 NAND 게이트의 출력 신호를 반전시켜 출력하는 인버터를 포함하는 것이 바람직하다.
이에 따라, 본 발명은 상기 디지털 온도검출기를 이용하여 칩 내부의 온도가 특정 온도 이상으로 상승시에는 짧은 주기의 펄스 신호를 발생하고, 칩 내부의 온 도가 특정 온도 이하로 하강시에는 긴 주기의 펄스 신호를 발생하도록 함으로써, 제품의 소비전력량을 줄이고 내부온도의 상승을 억제하여 제품이 안정적으로 동작시킬 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명에 의한 디지털 온도검출기 및 이를 이용한 오실레이터 회로의 블록도이다.
본 발명의 디지털 온도검출기 및 이를 이용한 오실레이터 회로는 도 1에 도시된 바와 같이, 반도체 칩의 내부 온도를 기준 전압과 비교 검출한 디지털 신호를 발생하는 디지털 온도검출기(110)와, 상기 디지털 온도검출기(110)로부터 수신된 디지털 신호에 따라 각각 다른 주기의 펄스 신호를 발생하는 오실레이터(200)를 포함한다.
여기서, 상기 디지털 온도검출기(110)는 주변의 온도변화에 따라 저항값이 변하는 다결정 실리콘 저항을 사용하여 온도변화를 검출하는 온도변화 검출부(110)와, 상기 온도변화 검출부(110)로부터 출력된 전압와 기준전압을 비교 증폭한 신호를 발생하는 비교부(120)를 구비한다.
그리고, 상기 오실레이터(200)는 상기 디지털 온도검출기(100)의 출력 신호 (C)가 제 1 전압레벨(예를 들어, '로우')을 가질 때 제 1 주기(긴 주기)의 펄스 신호를 발생하는 제 1 오실레이터부(210)와, 상기 디지털 온도검출기(100)의 출력 신호(C)가 제 2 전압레벨(예를 들어, '하이')을 가질 때 상기 제 1 주기보다 주기가 짧은 제 2 주기(짧은 주기)의 펄스 신호를 발생하는 제 2 오실레이터부(220)와, 상기 제 1 및 제 2 오실레이터부(210)(220)의 출력 신호를 수신하여 논리 연산한 신호를 출력하는 논리 회로부(230)를 포함한다.
여기서, 논리 회로부(230)는, 상기 제 1 및 제 2 오실레이터부(210)의 출력 신호를 수신하여 논리 연산하는 NAND 게이트(G1)와, 상기 NAND 게이트(G1)의 출력 신호를 반전시켜 출력하는 인버터(G2)로 구성된다.
상기 디지털 온도검출기(100)는 상기 주변의 온도가 기준전압보다 높을 때에는 제 2 전압레벨('하이')을 출력하고, 상기 주변의 온도가 기준전압보다 낮을 때에는 제 1 전압레벨('로우')을 출력한다. 그리고, 상기 오실레이터(200)는 상기 디지털 온도검출기(100)의 출력 신호가 제 1 전압레벨('로우')을 가질 때 상기 제 1 오실레이터부(210)가 동작하여 제 1 주기(Long Period)의 펄스 신호를 발생하고, 상기 디지털 온도검출기(100)의 출력 신호가 제 2 전압레벨('하이')을 가질 때 상기 제 1 오실레이터부(210)가 동작하여 상기 제 1 주기보다 주기가 짧은 제 2 주기(Short Period)의 펄스 신호를 발생한다.
도 2는 본 발명에 의한 디지털 온도검출기(100)의 회로도이다.
상기 디지털 온도검출기(100)의 온도변화 검출부(110)는 도 2에 도시된 바와 같이, 커런트 미러 구조를 가지며 제 1 노드(Nd1)가 제 1 전압레벨('로우')을 가질 때 상기 제 1 및 제 2 노드(Nd1)(Nd2)로 각각 전원전압을 공급하는 제 1 및 제 2 PMOS 트랜지스터(P1)(P2)와, 상기 제 2 노드(Nd2)가 제 2 전압레벨('하이')을 가질 때 상기 제 1 및 제 2 노드(Nd1)(Nd2)의 전압을 제 3 및 제 4 노드(Nd3)(Nd4)로 각각 공급하는 제 1 및 제 2 NMOS 트랜지스터(N1)(N2)와, 상기 제 3 노드(Nd3)와 접지전압(Vss)단 사이에 직렬로 연결된 제 3 NMOS 트랜지스터(N3) 및 온도에 따라 저항값이 변하는 다결정 실리콘 저항(R1)과, 상기 제 4 노드(Nd4)와 접지전압(Vss)단 사이에 접속된 제 4 NMOS 트랜지스터(N4)와, 상기 제 2 노드(Nd2)가 제 1 전압레벨('로우')을 가질 때 제 5 노드(Nd5)로 전원전압(VDD)을 공급하는 제 3 PMOS 트랜지스터(P3)와, 상기 제 5 노드(Nd5)와 접지전압(Vss)단 사이에 직렬로 연결된 제 5 NMOS 트랜지스터(N5) 및 온도에 따라 저항값이 변하는 다결정 실리콘 저항(R1)으로 구성된다.
그리고, 상기 비교부(120)는, 커런트 미러 구조를 가지며 제 7 노드(Nd7)가 제 1 전압레벨('로우')을 가질 때 제 6 및 제 7 노드(Nd6)(Nd7)로 각각 전원전압(VDD)을 공급하는 제 4 및 제 5 PMOS 트랜지스터(P4)(P5)와, 상기 제 5 노드(Nd5)와 상기 제 2 노드(Nd2)의 전압 크기에 의해 상기 제 6 및 제 7 노드(Nd6)(Nd7)의 전압을 제 8 노드(Nd8)로 공급하는 제 6 및 제 7 NMOS 트랜지스터(N6)(N7)와, 상기 제 8 노드(Nd8)와 접지전압(Vss)단 사이에 전류 경로를 형성하는 제 8 NMOS 트랜지스터(N8)와, 상기 제 6 노드(Nd6)의 전압을 반전시켜 제 9 노드(Nd9)로 출력하는 인버터(G3)로 구성된다.
주변의 온도가 상승하면, 상기 온도변화 검출부(110)의 다결정 실리콘 저항(R1)값이 증가하여 상기 NMOS 트랜지스터(N1)(N2)의 문턱전압이 낮아지기 때문에 상기 제 2 노드(Nd2)의 전압레벨(A)은 도 3에 도시된 바와 같이 급격하게 낮아진다. 도 3을 참조하면, 상기 제 2 노드(Nd2)의 전압레벨(A)은 온도가 높아짐에 따라 전압레벨이 낮아지는 것을 알 수 있다.
상기 온도변화 검출부(110)의 출력 신호인 제 5 노드(Nd5)의 전압레벨(B)은 온도상승에 따라 전압레벨은 낮아지나 그 기울기는 도 3에 도시된 바와 같이 상기 제 2 노드(Nd2)의 전압레벨(A)보다 훨씬 완만하게 낮아진다.
상기 제 2 노드(Nd2)의 전압레벨(A)과 상기 제 5 노드(Nd5)의 전압레벨(A)은 상기 비교부(120)에서 비교 증폭해서 출력한다. 이때, 기준전압보다 높을 때에는 A〈 B 상태가 되고, 기준온도보다 낮을 때에는 A 〉B 상태가 되어 기준전압을 기준해서 낮을 때에는 출력 신호(C)가 '로우'가 되고, 높을 때에는 출력 신호(C)가 '하이'가 되게 만든다.
이때, 상기 디지털 온도검출기(100)의 출력 신호(C)가 '로우'인 경우에는 상기 제 1 오실레이터부(210)가 동작하여 짧은 주기의 펄스 신호를 발생하고, 상기 출력 신호(C)가 '하이'인 경우에는 상기 제 2 오실레이터부(220)가 동작하여 긴 주기의 펄스 신호를 발생함으로써, 온도에 따라 주기가 각각 다른 펄스 신호를 발생한다.
만약, 상기 기준전압을 변화시키려고 하면 상기 온도변화 검출부(110)의 저항(R2)을 변화시키면 된다. 또한, 상기 저항(R2) 대신에 퓨즈 옵션(Fuse Option)이 나 메탈 옵션(Metal Option)을 사용하여 기준전압을 튜닝(tuning)할 수도 있다.
본 발명에서는 온도에 따라 주기를 변화시키는 로직(Logic)에 초점을 맞추어 설명을 하였지만, 이외에도 온도에 특정 신호를 내보내는 모든 로직에 적용할 수 있다.
결론적으로, 본 발명은 상기 디지털 온도검출기를 이용하여 칩 내부의 온도가 특정 온도 이상으로 상승시에는 짧은 주기의 펄스 신호를 발생하고, 칩 내부의 온도가 특정 온도 이하로 하강시에는 긴 주기의 펄스 신호를 발생하도록 함으로써, 제품의 소비전력량을 줄이고 내부온도의 상승을 억제하여 제품이 안정적으로 동작시킬 수 있다.
이상 설명한 바와 같이, 본 발명에 의한 디지털 온도검출기 및 이를 이용한 오실레이터 회로에 의하면, 칩 내부 온도를 디지털적으로 검출하는 디지털 온도검출기를 이용하여 칩 내부의 온도가 특정 온도 이상으로 상승시에는 짧은 주기의 펄스 신호를 발생하고, 칩 내부의 온도가 특정 온도 이하로 하강시에는 긴 주기의 펄스 신호를 발생하도록 함으로써, 제품의 소비전력량을 줄이고 내부온도의 상승을 억제하여 제품이 안정적으로 동작시킬 수 있는 효과가 있다.

Claims (16)

  1. 주변의 온도변화에 따라 저항값이 변하는 다결정 실리콘 저항을 구비하는 제1 저항부과 제 2 저항부을 포함하되, 상기 제1 저항부는 상기 주변의 온도변화에 따라 제1 기울기로 레벨이 변화되는 출력전압을 생성하고, 상기 제2 저항부는 상기 주변의 온도변화에 따라 제2 기울기로 레벨이 변화되는 기준전압을 생성하는 제2 저항부를 포함하는 온도변화 검출부; 및
    상기 출력전압과 상기 기준전압을 비교 증폭하여, 디지털 온도검출기 반도체 칩의 내부 온도에 대응하는 상기 출력전압과 상기 기준 전압을 비교 검출한 디지털 신호를 발생하는 비교부를 포함하여 구성되는 디지털 온도검출기.
  2. 제 1 항에 있어서,
    상기 제1 저항부는 커런트 미러 구조를 가지며 제 1 노드가 제 1 전압레벨을 가질 때 상기 제 1 및 제 2 노드로 각각 전원전압을 공급하는 제 1 및 제 2 PMOS 트랜지스터와, 상기 제 2 노드가 제 2 전압레벨을 가질 때 상기 제 1 및 제 2 노드의 전압을 제 3 및 제 4 노드로 각각 공급하는 제 1 및 제 2 NMOS 트랜지스터와, 상기 제 3 노드와 접지전압단 사이에 직렬로 연결된 제 3 NMOS 트랜지스터와, 상기 제 4 노드와 접지전압단 사이에 접속된 제 4 NMOS 트랜지스터 및 온도에 따라 저항값이 변하는 다결정 실리콘 저항으로 구성되고,
    상기 제2 저항부는 상기 제 2 노드가 제 1 전압레벨을 가질 때 제 5 노드로 전원전압을 공급하는 제 3 PMOS 트랜지스터와, 상기 제 5 노드와 접지전압단 사이에 직렬로 연결된 제 5 NMOS 트랜지스터 및 온도에 따라 저항값이 변하는 저항 수단으로 구성되는 디지털 온도검출기.
  3. 제 2 항에 있어서,
    상기 저항 수단은 다결정 실리콘 저항인 디지털 온도검출기.
  4. 제 2 항에 있어서,
    상기 저항 수단은 퓨즈 옵션(Fuse Option) 또는 메탈 옵션(Metal Option)인 디지털 온도검출기.
  5. 제 2 항에 있어서,
    상기 비교부는 상기 제 2 노드의 전압과 상기 제 5 노드의 전압을 수신하여 비교 증폭한 신호를 출력하는 차동 증폭기 회로를 포함하는 디지털 온도검출기.
  6. 제 5 항에 있어서,
    상기 비교부는
    커런트 미러 구조를 가지며 제 7 노드가 제 1 전압레벨을 가질 때 제 6 및 제 7 노드로 각각 전원전압을 공급하는 제 4 및 제 5 PMOS 트랜지스터와;
    상기 제 5 노드와 상기 제 2 노드의 전압 크기에 의해 상기 제 6 및 제 7 노드의 전압을 제 8 노드로 공급하는 제 6 및 제 7 NMOS 트랜지스터와;
    상기 제 8 노드와 접지전압단 사이에 전류 경로를 형성하는 제 8 NMOS 트랜지스터와;
    상기 제 6 노드의 전압을 반전시켜 제 9 노드로 출력하는 인버터를 포함하는 디지털 온도검출기.
  7. 주변의 온도변화에 따라 저항값이 변하는 다결정 실리콘 저항을 구비하는 제1 저항부과 제 2 저항부을 포함하되, 상기 제1 저항부는 상기 주변의 온도변화에 따라 제1 기울기로 레벨이 변화되는 출력전압을 생성하고, 상기 제2 저항부는 상기 주변의 온도변화에 따라 제2 기울기로 레벨이 변화되는 기준전압을 생성하는 제2 저항부를 포함하는 온도변화 검출부 및 상기 출력전압과 상기 기준전압을 비교 증폭하여, 디지털 온도검출기 반도체 칩의 내부 온도에 대응하는 상기 출력전압과 상기 기준 전압을 비교 검출한 디지털 신호를 발생하는 비교부를 포함하여 구성되는 디지털 온도검출기 및;
    상기 디지털 온도검출기로부터 수신된 디지털 신호에 따라 각각 다른 주기의 펄스 신호를 발생하는 오실레이터를 포함하여 구성되는 디지털 온도검출기를 이용한 오실레이터 회로.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 제1 저항부는 커런트 미러 구조를 가지며 제 1 노드가 제 1 전압레벨을 가질 때 상기 제 1 및 제 2 노드로 각각 전원전압을 공급하는 제 1 및 제 2 PMOS 트랜지스터와, 상기 제 2 노드가 제 2 전압레벨을 가질 때 상기 제 1 및 제 2 노드의 전압을 제 3 및 제 4 노드로 각각 공급하는 제 1 및 제 2 NMOS 트랜지스터와, 상기 제 3 노드와 접지전압단 사이에 직렬로 연결된 제 3 NMOS 트랜지스터와, 상기 제 4 노드와 접지전압단 사이에 접속된 제 4 NMOS 트랜지스터 및 온도에 따라 저항값이 변하는 다결정 실리콘 저항으로 구성되고,
    상기 제2 저항부는 상기 제 2 노드가 제 1 전압레벨을 가질 때 제 5 노드로 전원전압을 공급하는 제 3 PMOS 트랜지스터와, 상기 제 5 노드와 접지전압단 사이에 직렬로 연결된 제 5 NMOS 트랜지스터 및 온도에 따라 저항값이 변하는 저항 수단으로 구성되는 오실레이터 회로.
  10. 제 9 항에 있어서,
    상기 저항 수단은 다결정 실리콘 저항인 디지털 온도검출기를 이용한 오실레이터 회로.
  11. 제 9 항에 있어서,
    상기 저항 수단은 퓨즈 옵션(Fuse Option) 또는 메탈 옵션(Metal Option)인 디지털 온도검출기를 이용한 오실레이터 회로.
  12. 제 9 항에 있어서,
    상기 비교부는 상기 제 2 노드의 전압과 상기 제 5 노드의 전압을 수신하여 비교 증폭한 신호를 출력하는 차동 증폭기 회로를 포함하는 디지털 온도검출기를 이용한 오실레이터 회로.
  13. 제 12 항에 있어서,
    상기 비교부는
    커런트 미러 구조를 가지며 제 7 노드가 제 1 전압레벨을 가질 때 제 6 및 제 7 노드로 각각 전원전압을 공급하는 제 4 및 제 5 PMOS 트랜지스터와;
    상기 제 5 노드와 상기 제 2 노드의 전압 크기에 의해 상기 제 6 및 제 7 노드의 전압을 제 8 노드로 공급하는 제 6 및 제 7 NMOS 트랜지스터와;
    상기 제 8 노드와 접지전압단 사이에 전류 경로를 형성하는 제 8 NMOS 트랜지스터와;
    상기 제 6 노드의 전압을 반전시켜 제 9 노드로 출력하는 인버터를 포함하는 디지털 온도검출기를 이용한 오실레이터 회로.
  14. 제 7 항에 있어서,
    상기 디지털 온도검출기는 상기 주변의 온도가 기준전압보다 높을 때에는 제 2 전압레벨을 출력하고, 상기 주변의 온도가 기준전압보다 낮을 때에는 제 1 전압레벨을 출력하는 것을 특징으로 하는 디지털 온도검출기를 이용한 오실레이터 회로.
  15. 제 14 항에 있어서,
    상기 오실레이터는
    상기 디지털 온도검출기의 출력 신호가 제 1 전압레벨을 가질 때 제 1 주기의 펄스 신호를 발생하는 제 1 오실레이터부와;
    상기 디지털 온도검출기의 출력 신호가 제 2 전압레벨을 가질 때 상기 제 1 주기보다 주기가 짧은 제 2 주기의 펄스 신호를 발생하는 제 2 오실레이터부와;
    상기 제 1 및 제 2 오실레이터부의 출력 신호를 수신하여 논리 연산한 신호를 출력하는 논리 회로부를 포함하는 디지털 온도검출기를 이용한 오실레이터 회로.
  16. 제 15 항에 있어서,
    상기 논리 회로부는
    상기 제 1 및 제 2 오실레이터부의 출력 신호를 수신하여 논리 연산하는 NAND 게이트와;
    상기 NAND 게이트의 출력 신호를 반전시켜 출력하는 인버터를 포함하는 디지털 온도검출기를 이용한 오실레이터 회로.
KR1020050058776A 2005-06-30 2005-06-30 디지털 온도검출기 및 이를 이용한 오실레이터 회로 KR100854452B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058776A KR100854452B1 (ko) 2005-06-30 2005-06-30 디지털 온도검출기 및 이를 이용한 오실레이터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058776A KR100854452B1 (ko) 2005-06-30 2005-06-30 디지털 온도검출기 및 이를 이용한 오실레이터 회로

Publications (2)

Publication Number Publication Date
KR20070003047A KR20070003047A (ko) 2007-01-05
KR100854452B1 true KR100854452B1 (ko) 2008-08-27

Family

ID=37869950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058776A KR100854452B1 (ko) 2005-06-30 2005-06-30 디지털 온도검출기 및 이를 이용한 오실레이터 회로

Country Status (1)

Country Link
KR (1) KR100854452B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101671034B1 (ko) 2009-12-25 2016-10-31 에스아이아이 세미컨덕터 가부시키가이샤 온도 검출 시스템
KR20190106337A (ko) * 2018-03-08 2019-09-18 삼성전기주식회사 해상도가 개선된 타임 도메인의 온도 센서 회로

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053510B1 (ko) * 2008-06-30 2011-08-03 주식회사 하이닉스반도체 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법
KR101655533B1 (ko) 2014-09-22 2016-09-07 현대자동차주식회사 스위칭 소자의 온도 센싱 장치
KR101913614B1 (ko) * 2015-07-16 2019-01-14 에스케이하이닉스 주식회사 온도 비례형 시간 영역 온도 센서
CN108132111B (zh) * 2018-02-27 2024-01-26 第一拖拉机股份有限公司 数字温度仪表输出校准装置及其使用方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900018656A (ko) * 1989-05-23 1990-12-22 김광호 반도체 온도검출회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900018656A (ko) * 1989-05-23 1990-12-22 김광호 반도체 온도검출회로

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
공개특허 제1990-18656호*
등록실용신안 제0064053호*

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101671034B1 (ko) 2009-12-25 2016-10-31 에스아이아이 세미컨덕터 가부시키가이샤 온도 검출 시스템
KR20190106337A (ko) * 2018-03-08 2019-09-18 삼성전기주식회사 해상도가 개선된 타임 도메인의 온도 센서 회로
KR102054965B1 (ko) 2018-03-08 2019-12-11 삼성전기주식회사 해상도가 개선된 타임 도메인의 온도 센서 회로

Also Published As

Publication number Publication date
KR20070003047A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
JP5325591B2 (ja) 発振回路
EP3038256B1 (en) Inverter and ring oscillator with high temperature sensitivity
US20070160113A1 (en) Temperature sensor using ring oscillator and temperature detection method using the same
JP3604628B2 (ja) データ受信機
KR100854452B1 (ko) 디지털 온도검출기 및 이를 이용한 오실레이터 회로
US6774735B2 (en) Low power self-biasing oscillator circuit
US20080157832A1 (en) Power-On-Reset Circuit
US20100109723A1 (en) Power-up signal generating circuit and integrated circuit using the same
JP2010147835A (ja) パワーオンリセット回路
KR100500928B1 (ko) 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
US9281804B2 (en) Semiconductor device with amplification circuit and output buffer circuit coupled to terminal
JP2008193499A (ja) 発振回路
JP4603229B2 (ja) パワーアップ信号発生回路
KR20080040557A (ko) 반도체 소자의 지연 회로
US20030071695A1 (en) Crystal oscillation circuit
US6545531B1 (en) Power voltage driver circuit for low power operation mode
KR100496863B1 (ko) 파워-온 리셋 회로
JP2010093562A (ja) 電源検出回路
KR100650816B1 (ko) 내부 회로 보호 장치
KR100780767B1 (ko) 클럭 입력회로
KR20080060374A (ko) 반도체 소자의 파워업 회로
KR100715601B1 (ko) 파워온 리셋 회로
US20100231273A1 (en) Semiconductor device
KR100807595B1 (ko) 반도체 메모리 장치
KR100557953B1 (ko) 파워 업 신호 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070824

Effective date: 20080414

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee