CN114172363B - 电荷泵装置 - Google Patents

电荷泵装置 Download PDF

Info

Publication number
CN114172363B
CN114172363B CN202010949721.2A CN202010949721A CN114172363B CN 114172363 B CN114172363 B CN 114172363B CN 202010949721 A CN202010949721 A CN 202010949721A CN 114172363 B CN114172363 B CN 114172363B
Authority
CN
China
Prior art keywords
switch
transistor
current source
voltage
source circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010949721.2A
Other languages
English (en)
Other versions
CN114172363A (zh
Inventor
杨军
娄佳宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202010949721.2A priority Critical patent/CN114172363B/zh
Priority to TW109136673A priority patent/TWI749819B/zh
Priority to US17/326,396 priority patent/US11581807B2/en
Publication of CN114172363A publication Critical patent/CN114172363A/zh
Application granted granted Critical
Publication of CN114172363B publication Critical patent/CN114172363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

电荷泵装置包含第一至第三电流源电路、第一开关与第二开关。第一电流源电路由第一种晶体管实施，并对输出节点提供第一电流。第一开关根据第一控制信号选择性地导通。当第一开关导通时，第二电流源电路自输出节点汲取第二电流。第二开关根据第二控制信号选择性地导通。第一开关与第二开关中每一者由第二种晶体管实施，且第一种晶体管的耐压高于第二种晶体管的耐压。当第二开关导通时，第三电流源电路自输出节点汲取第三电流。

Description

电荷泵装置
技术领域
本申请是关于电荷泵装置，尤其是关于具有高输出电压范围与适用于高速应用的电荷泵装置。
背景技术
电荷泵装置可作为控制时钟产生电路中的一电路，其用以依据检测电路的输出信号产生对应的电流。为了支持压控振荡器电路的调整范围，电荷泵装置产生的电流需具较广的输出范围。另一方面，为了能适用在高速时钟电路，电荷泵装置需具有较快的操作速度。然而，在现有技术中，输出范围与操作速度在设计上需要互相取舍。换言的，若电荷泵装置具有较广的输出范围，该电荷泵装置的操作速度就较慢，而不适用于高速应用。反的，若电荷泵装置具有较快的操作速度，该电荷泵装置的输出范围就较小，而无法匹配于压控振荡器电路的调整范围。
发明内容
于一些实施例中，电荷泵装置包含多个电流源电路、第一开关与第二开关。该电流源电路包含第一电流源电路、第二电流源电路与第三电流源电路。第一电流源电路用以对输出节点提供第一电流，并由第一种晶体管实施。第一开关用以根据第一控制信号选择性地导通。当第一开关导通时，第二电流源电路用以自输出节点汲取第二电流。第二开关用以根据第二控制信号选择性地导通。第一开关与第二开关中每一者由第二种晶体管实施，且第一种晶体管的耐压高于第二种晶体管的耐压。当第二开关导通时，第三电流源电路用以自输出节点汲取第三电流。
有关本申请的特征、实践与功效，兹配合附图作优选实施例详细说明如下。
附图说明
图1为根据本申请一些实施例绘制的一种电荷泵装置的示意图；
图2为根据本申请一些实施例绘制的图1的电荷泵装置的电路示意图；
图3为根据本申请一些实施例绘制的一种锁相回路装置的示意图；
图4为根据本申请一些实施例绘制的一种时钟数据恢复装置的示意图；
图5为根据本申请一些实施例绘制的一种电荷泵装置的示意图；以及
图6为根据本申请一些实施例绘制的一种电荷泵装置的示意图。
具体实施方式
本文所使用的所有词汇具有其通常的含义。上述的词汇在普遍常用的字典中定义，在本申请的内容中包含的任一于此讨论的词汇的使用例子仅为示例，不应限制本申请的范围与含义。同样地，本申请亦不仅以于此说明书所示出的各种实施例为限。
关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。如本文所用，用语“电路系统(circuitry)”可为由至少一电路(circuit)所形成的单一系统，且用语“电路”可为由至少一个晶体管与/或至少一个主被动元件按一定方式连接以处理信号的装置。
如本文所用，用语“与/或”包含了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等等的词汇，是用于描述并辨别各个元件。因此，在本文中的第一元件也可被称为第二元件，而不脱离本申请的本意。为易于理解，于各附图中的类似元件将被指定为相同标号。
图1为根据本申请一些实施例绘制的一种电荷泵(charge pump)装置100的示意图。于一些实施例中，如后图3所示，电荷泵装置100可应用于锁相回路(phase lockedloop)装置。于一些实施例中，如后图4所示，电荷泵装置100可应用于时钟数据恢复(clockand data recovery)装置。
电荷泵装置100包含电流源电路110、电流源电路120、电流源电路130、开关NM1以及开关NM2。电流源电路110的一端用以接收电源电压VDD，且电流源电路110的另一端耦接至输出节点NO。电流源电路110用以对输出节点NO提供电流IP。
于此例中，电流源电路120与电流源电路130并联耦接于输出节点NO与地GND之间。详细而言，电流源电路120经由开关NM1耦接至地GND，且电流源电路130经由开关NM2耦接至地GND。开关NM1用以根据控制信号UPB选择性地导通，且开关NM2用以根据控制信号DN选择性地导通。当开关NM1导通时，电流源电路120用以自输出节点NO汲取电流IN1。当开关NM2导通时，电流源电路130用以自输出节点NO汲取电流IN2。
于一些实施例中，控制信号UPB与控制信号DN关联于一相位检测器电路(例如为图3的检测电路320或图4的检测电路420)的多个输出信号。举例来说，相位检测器电路的一输出信号(例如为图3或图4的控制信号UP)用于指示欲检测的信号(例如为图3的时钟信号CKREF或是图4的数据信号DATA)为相位领先(phase lead)，且相位检测器电路的另一输出信号(例如为图3或图4的控制信号DN)用于指示欲检测的信号为相位落后(phase lag)。于一些实施例中，控制信号UPB相反于控制信号UP。亦即，若控制信号UP具有低电平(例如为逻辑值0)，控制信号UPB具有高电平(例如为逻辑值1)。若控制信号UP具有高电平，控制信号UPB具有低电平。于一些实施例中，电荷泵装置100可进一步包含一反相器电路(未示出)，其用以根据控制信号UP产生控制信号UPB。
于一些实施例中，输出节点NO用以输出电流IO。电流IO可经由其他元件(例如为图3～图4中的电阻R与/或电容C或图6中的电阻Ro与/或电容Co)转换为电压信号，以控制压控振荡器电路。于一些实施例中，电流IO、电流IP、电流IN1、电流IN2、控制信号UP(或控制信号UPB)以及控制信号DN之间的关系可整理如下表：
当控制信号UP与控制信号DN皆具有逻辑值0时，开关NM1导通，且开关NM2不导通。于此条件下，电流IO为电流IP减去电流IN1(即IO＝IP－IN1)。当控制信号UP具有逻辑值0且控制信号DN具有逻辑值1时，开关NM1与开关NM2皆导通。于此条件下，电流IO为电流IP减去电流IN1与电流IN2的一总和(即IO＝IP－IN1－IN2)。当控制信号UP具有逻辑值1且控制信号DN具有逻辑值0时，开关NM1与开关NM2皆不导通。于此条件下，电流IO为电流IP。当控制信号UP与控制信号DN皆具有逻辑值1时，开关NM1不导通，且开关NM2导通。于此条件下，电流IO为电流IP减去电流IN2(即IO＝IP－IN2)。
于一些实施例中，电流源电路110、电流源电路120以及电流源电路130中每一者由第一种晶体管实施，且开关NM1与开关NM2中每一者由第二种晶体管实施，其中第一种晶体管的耐压高于第二种晶体管的耐压。例如，第一种晶体管可为输入输出(I/O)晶体管，且第二种晶体管可为核心(core)晶体管。一般来说，输入输出晶体管具有较高的耐压，并通常用于实施输入输出接口电路。核心晶体管具有较低的临界电压，故可具有较快的操作速度，并通常用于实施芯片中的主要电路。
通过上述设置方式，电源电压VDD可设定为对应于第一种晶体管(例如为输入输出晶体管)可承受的高电源电压。如此，电流IO可具有较大的输出范围，使得前述的电压信号可具有较大的电压范围。再者，由于开关NM1与开关NM2由第二种晶体管(例如为核心晶体管)实施，控制信号UPB以及控制信号DN的电平可以设定为低电压域下的电平。因此，开关NM1与开关NM2可具有较快的切换速度。据此，电荷泵装置100可以产生具有大输出范围的信号以及适合使用在高速应用。另外，电流源电路120以及电流源电路130可分别替开关NM1以及开关NM2承受来自电源电压VDD的电压降，故可增加开关NM1与开关NM2的可靠度。关于此处将于后参照图2说明。上述关于第一种晶体管与第二种晶体管的种类用于示例，且本申请并不以此为限。
图2为根据本申请一些实施例绘制的图1的电荷泵装置100的电路示意图。于此例中，电流源电路110包含晶体管PM1，电流源电路120包含晶体管NM3，且电流源电路130包含晶体管NM4。晶体管PM1的第一端(例如为源极)用以接收电源电压VDD，晶体管PM1的第二端(例如为漏极)耦接至输出节点NO并用以输出电流IP，且晶体管PM1的控制端(例如为栅极)用以接收偏压电压VBP。晶体管PM1用以根据偏压电压VBP产生电流IP。晶体管NM3与晶体管NM4的多个第一端(例如为极)耦接至输出节点NO以分别汲取电流IN1与电流IN2。晶体管NM3与晶体管NM4的多个第二端(例如为源极)分别耦接至开关NM1与开关NM2的多个第一端，且晶体管NM3与晶体管NM4的多个控制端(例如为栅极)用以接收偏压电压VBN。晶体管NM3与晶体管NM4用以根据偏压电压VBN分别产生电流IN1与电流IN2。开关NM1与开关NM2的多个第二端耦接至地GND，且开关NM1与开关NM2的多个控制端分别接收控制信号UPB与控制信号DN。
于此例中，电荷泵装置100进一步包含偏压电路250。偏压电路250用以产生偏压电压VBP以偏压电流源电路110，并用以产生偏压电压VBN以偏压电流源电路120以及电流源电路130。于一些实施例中，偏压电路250用以仿真电流源电路110、电流源电路120、电流源电路130、开关NM1与开关NM2之间的连接方式，以产生偏压电压VBP与偏压电压VBN。举例而言，偏压电路250包含电流源电路252以及多个晶体管PM2与NM5～NM8，其中电流源电路252、晶体管PM2、晶体管NM5与晶体管NM6中每一者由第一种晶体管实施，且晶体管NM7与晶体管NM8中每一者由第二种晶体管实施。电流源电路252的第一端用以接收电源电压VDD。晶体管NM5的第一端与控制端耦接至电流源电路252的第二端以产生偏压电压VBN。晶体管NM7的第一端耦接至晶体管NM5的第二端，晶体管NM7的第二端耦接至地GND，且晶体管NM7的控制端接收电压VB。晶体管PM2的第一端用以接收电源电压VDD，且晶体管PM2的第二端与控制端耦接至晶体管NM6的第一端以产生偏压电压VBP。晶体管NM6的第二端耦接至晶体管NM8的第一端，且晶体管NM6的控制端用以接收偏压电压VBN。晶体管NM8的第二端耦接至地GND，且晶体管NM8的控制端用以接收电压VB。
如图2所示，晶体管PM2、晶体管NM6以及晶体管NM8(或电流源电路252、晶体管NM5与晶体管NM7)之间的连接方式类似于晶体管PM1、晶体管NM3与开关NM1之间的连接方式，并类似于晶体管PM1、晶体管NM4与开关NM2之间的连接方式。于一些实施例中，晶体管PM2的尺寸与晶体管PM1的尺寸之间可设置以具有一定比例，晶体管NM6的尺寸与晶体管NM3(与/或晶体管NM4)的尺寸之间可设置以具有一定比例，且晶体管NM8的尺寸与开关NM1(与/或开关NM2)的尺寸之间可设置以具有一定比例。如此，晶体管PM2、晶体管NM6与晶体管NM8可仿真晶体管PM1、晶体管NM3～NM4与开关NM1～NM2的操作条件，以产生更为准确的偏压电压VBP与偏压电压VBN。
于一些实施例中，偏压电压VBN设置以限制晶体管NM7、晶体管NM8、开关NM1以及开关NM2的多个第一端的电压不超过第二种晶体管所能承受的耐压。举例而言，若第二种晶体管所能承受的耐压为第一电压，通过调整晶体管NM3～晶体管NM6的尺寸，偏压电压VBN可设置为等于(或小于)该第一电压。如此，晶体管NM7、晶体管NM8、开关NM1以及开关NM2的多个第一端的电压将小于或等于该第一电压。等效来说，晶体管NM3、晶体管NM4、晶体管NM5与晶体管NM6分别替开关NM1、开关NM2、晶体管NM7以及晶体管NM8承受来自电源电压VDD的电压降。如此一来，可避免由第二种晶体管实施的晶体管NM7、晶体管NM8、开关NM1以及开关NM2损坏。
上述关于偏压电压VBN与第二种晶体管所能承受的耐压(即前述的第一电压)之间的设置方式用于示例，且本申请并不以此为限。上述关于电流源电路110、电流源电路120以及电流源电路130的设置方式用于示例，且本申请并不以此为限。于其他实施例中，电流源电路110、电流源电路120以及电流源电路130中每一者可包含多个堆叠晶体管。
于一些实施例中，电流IN1可相同于电流IN2。于不同实施例中，电流IP可大于或等于电流IN1与电流IN2中的至少一者。上述关于电流IN1、电流IN2与电流IP的设置方式可视实际应用需求进行调整。
图3为根据本申请一些实施例绘制的一种锁相回路装置300的示意图。锁相回路装置300包含检测电路310、电荷泵装置320、电荷泵装置330、压控振荡器电路340、除频电路350、电阻R与电容C。于一些实施例中，检测电路310可为相位检测器电路、频率检测器电路与/或相位频率检测器电路，其用于比较时钟信号CKREF与来自除频电路350的时钟信号CKFB，以产生控制信号UP与控制信号DN。电荷泵装置320根据控制信号UP与控制信号DN产生电流IO1至电阻R，以产生用于控制压控振荡器电路340的一信号。电荷泵装置330根据控制信号UP与控制信号DN产生电流IO2至电容C，以产生用于控制压控振荡器电路340的另一信号。于此例中，电荷泵装置320与电荷泵装置330中每一者可由图1或图2的电荷泵装置100实施。在电荷泵装置320中，电流IP1可设置为(但不限于)大于电流IN1与电流IN2。如此，可避免电荷泵装置320输出的电流IO1为负电流。在电荷泵装置330中，电流IP1可设置为(但不限于)相同于电流IN1与电流IN2。
图4为根据本申请一些实施例绘制的一种时钟数据恢复装置400的示意图。锁相回路电路装置400包含检测电路410、电荷泵装置420、电荷泵装置430、压控振荡器电路440、除频电路450、电阻R与电容C。于一些实施例中，检测电路410可为相位检测器电路、频率检测器电路与/或相位频率检测器电路，其用于比较数据信号DATA与来自除频电路450的时钟信号CKFB，以产生控制信号UP与控制信号DN。电荷泵装置420根据控制信号UP与控制信号DN产生电流IO1至电阻R，以作为控制压控振荡器电路440的一信号。电荷泵装置430根据控制信号UP与控制信号DN产生电流IO2至电容C，以作为控制压控振荡器电路440的另一信号。于此例中，电荷泵装置420与电荷泵装置430中每一者可由图1或图2的电荷泵装置100实施。类似于图3的例子，在电荷泵装置420中，电流IP1可设置为(但不限于)大于电流IN1与电流IN2，以避免电流IO1为负电流。在电荷泵装置430中，电流IP1可设置为(但不限于)相同于电流IN1与电流IN2。
图5为根据本申请一些实施例绘制的一种电荷泵装置500的示意图。相较于图1或图2的电荷泵装置100，电荷泵装置500进一步包含晶体管NM9与晶体管NM10，且开关NM1与开关NM2分别经由电流源电路120与电流源电路130耦接至地GND。晶体管NM9耦接于输出节点NO与开关NM1之间。晶体管NM10耦接于输出节点NO与开关NM2之间。晶体管NM9与晶体管NM10可由第一种晶体管实施。于一些实施例中，图5的电流源电路120与电流源电路130可由第一种晶体管实施。于另一些实施例中，图5的电流源电路120与电流源电路130可由第二种晶体管实施。
详细而言，晶体管NM9的第一端耦接至输出节点NO，晶体管NM9的第二端耦接至开关NM1的第一端，且晶体管NM9的控制端用以接收偏压电压VIO。晶体管NM10的第一端耦接至输出节点NO，晶体管NM10的第二端耦接至开关NM2的第一端，且晶体管NM10的控制端用以接收偏压电压VIO。开关NM1的第二端经由电流源电路120耦接至地GND，且开关NM2的第二端经由电流源电路130耦接至地GND。如前所述，晶体管NM9与晶体管NM10接收偏压电压VIO。类似于图2的偏压电压VBN，偏压电压VIO可设置以限制开关NM1以及开关NM2的多个第一端的电压不超过第二种晶体管所能承受的耐压。举例而言，若第二种晶体管所能承受的耐压为第一电压，偏压电压VIO可调整为等于(或小于)该第一电压，但本申请并不以此为限。
图6为根据本申请一些实施例绘制的一种电荷泵装置600的示意图。相较于图5的电荷泵装置500，电荷泵装置600进一步包含晶体管NM11、晶体管NM12、开关NM13、开关NM14、放大器电路610、电阻Ro以及电容Co。于此例中，电流源电路110与多个晶体管NM9～NM12可由第一种晶体管实施，多个开关NM1～NM2以及多个开关NM13～NM14可由第二种晶体管实施，且电流源电路120与电流源电路130可由第一种晶体管或第二种晶体管实施。
晶体管NM11用以根据电压信号SV以及偏压电压VIO产生电压V1。晶体管NM12用以根据电压信号SV以及偏压电压VIO产生电压V2。开关NM13用以根据控制信号UP选择性地导通以根据电压V1产生电压V3，并传输电压V3至节点N1，其中节点N1耦接于开关NM1的第二端与电流源电路120之间。开关NM14用以根据控制信号DNB选择性地导通以根据电压V2产生电压V4，并传输电压V4至节点N2，其中节点N2耦接于开关NM2的第二端与电流源电路130之间。于一些实施例中，控制信号DNB相反于控制信号DN。亦即，若控制信号DN具有低电平，控制信号DNB具有高电平。若控制信号DN具有高电平，控制信号DNB具有低电平。
详细而言，晶体管NM11与晶体管NM12的多个第一端耦接至放大器电路610的输出端以接收电压信号SV。晶体管NM11与晶体管NM12的多个控制端接收偏压电压VIO。晶体管NM11的第二端耦接至开关NM13的第一端以产生电压V1。晶体管NM12的第二端耦接至开关NM14的第一端以产生电压V2。开关NM13的控制端用以接收控制信号UP，且开关NM13的第二端耦接至节点N1并用以产生电压V3。开关NM14的控制端用以接收控制信号DNB，且开关NM14的第二端耦接至节点N2并用以产生电压V4。于一些实施例中，多个晶体管NM9～NM14中每一者的尺寸可为(但不限于)彼此相同。电阻Ro耦接至输出节点NO以产生输出信号VC1。电容Co耦接于电阻Ro与地GND之间，并用以产生输出信号VC2。放大器电路610的正输入端接收参考信号S1，放大器电路610的负输入端耦接至放大器电路610的输出端，且放大器电路610的输出端用以输出电压信号SV。通过此设置方式，放大器电路610可操作为单位增益缓冲器(unit gain buffer)电路，以将参考信号S1输出为电压信号SV。
于一些实施例中，参考信号S1可为输出信号VC1或是输出信号VC2，但本申请并不以此为限。于一些实施例中，参考信号S1可为额外的一参考电压。通过上述设置方式，当开关NM1导通时，节点N1在开关NM1导通时的电平可接近于(或相同于)电压V3在开关NM13导通时的电平。类似地，节点N2在开关NM2导通时的电平可接近于(或相同于)电压V4在开关NM14导通时的电平。如此一来，当开关NM1关断时，开关NM13导通以输出电压V3至节点N1，以保持节点N1的电平。同理，当开关NM2关断时，开关NM14导通以输出电压V4至节点N2，以保持节点N2的电平。
应当理解，于一些实施例中，图3的电荷泵装置320与电荷泵装置330中的每一者亦可由图5的电荷泵装置500或图6的电荷泵装置600实施。同理，于一些实施例中，图4的电荷泵装置420与电荷泵装置430中的每一者亦可由图5的电荷泵装置500或图6的电荷泵装置600实施。
于前述的一或多个实施例中，部分晶体管为N型晶体管，且部分晶体管为P型晶体管。上述各个晶体管可由金属氧化物场效晶体管(MOSFET)实施，但本申请并不以此为限。可实施类似操作的各种类型或导电形式的晶体管皆为本申请所涵盖的范围。
综上所述，本申请一些实施例中的电荷泵装置可利用高速晶体管与可承受高耐压的晶体管以具有高输出范围并可适用于高速应用。
虽然本申请的实施例如上所述，然而该实施例并非用来限定本申请，本技术领域具有通常知识者可依据本申请的明示或隐含的内容对本申请的技术特征施以变化，凡此种种变化均可能属于本申请所寻求的专利保护范畴，换言之，本申请的专利保护范围须视本说明书的权利要求所界定者为准。
【符号说明】
100、500、600：电荷泵装置
110、120、130：电流源电路
250：偏压电路
252：电流源电路
300：锁相回路装置
310、410：检测电路
320、330、420、430：电荷泵装置
340、440：压控振荡器电路
350、450：除频电路
400：时钟数据恢复装置
610：放大器电路
C、Co：电容
CKREF、CKFB：时钟信号
DATA：数据信号
DN、DNB、UP、UPB：控制信号
GND：地
IN1、IN2、IO、IO1、IO2、IP：电流
N1、N2：节点
NM1、NM2、NM13、NM14：开关
NM3～NM12、PM1～PM2：晶体管
NO：输出节点
R、Ro：电阻
S1：参考信号
SV：电压信号
V1～V4、VB：电压
VBN、VBP、VIO：偏压电压
VC1、VC2：输出信号
VDD：电源电压。

Claims (10)

1.一种电荷泵装置，包含：
多个电流源电路，包含一第一电流源电路、一第二电流源电路与一第三电流源电路，其中该第一电流源电路用以对一输出节点提供一第一电流，并由一第一种晶体管实施；
一第一开关，用以根据一第一控制信号选择性地导通，其中当该第一开关导通时，该第二电流源电路用以自该输出节点汲取一第二电流，该第一控制信号相反于一相位检测器电路的一第一输出信号，且该第一输出信号用于指示一相位领先；以及
一第二开关，用以根据一第二控制信号选择性地导通，其中该第一开关与该第二开关中每一者由一第二种晶体管实施，该第一种晶体管的一耐压高于该第二种晶体管的一耐压，且当该第二开关导通时，该第三电流源电路用以自该输出节点汲取一第三电流。
2.根据权利要求1所述的电荷泵装置，其中该第一种晶体管为一输入输出晶体管，且其中该第二种晶体管为一核心晶体管。
3.根据权利要求1所述的电荷泵装置，其中该第二电流源电路与该第三电流源电路分别经由该第一开关与该第二开关耦接至地。
4.根据权利要求3所述的电荷泵装置，其中该第二电流源电路与该第三电流源电路中每一者由该第一种晶体管实施。
5.根据权利要求1所述的电荷泵装置，其中该第二控制信号为一相位检测器电路中用于指示一相位落后的一第二输出信号。
6.根据权利要求1所述的电荷泵装置，进一步包含：
一偏压电路，用以产生一第一偏压电压以偏压该第一电流源电路，并用以产生一第二偏压电压以偏压该第二电流源电路与该第三电流源电路。
7.根据权利要求6所述的电荷泵装置，其中该偏压电路用于仿真该多个电流源电路与该第一开关和该第二开关之间的一连接方式，以产生该第一偏压电压与该第二偏压电压。
8.根据权利要求1所述的电荷泵装置，进一步包含：
一第一晶体管，用以接收一偏压电压，并耦接于该输出节点与该第一开关之间；以及
一第二晶体管，用以接收该偏压电压，并耦接于该输出节点与该第二开关之间，其中该第二电流源电路耦接于该第一开关与地之间，且该第三电流源电路耦接于该第二开关与地之间。
9.根据权利要求8所述的电荷泵装置，其中该第一晶体管与该第二晶体管中每一者由该第一种晶体管实施，且该第二电流源电路与该第三电流源电路中每一者由该第一种晶体管或该第二种晶体管实施。
10.根据权利要求8所述的电荷泵装置，还包含：
一第三晶体管，用以根据一电压信号与该偏压电压产生一第一电压；
一第四晶体管，用以根据该电压信号与该偏压电压产生一第二电压；
一第三开关，用以根据一第三控制信号选择性地导通，以根据该第一电压输出一第三电压至耦接于该第一开关与该第二电流源电路之间的一第一节点，其中该第三控制信号相反于该第一控制信号；
一第四开关，用以根据一第四控制信号选择性地导通，以根据该第二电压输出一第四电压至耦接于该第二开关与该第三电流源电路之间的一第二节点，其中该第四控制信号相反于该第二控制信号；
一放大器电路，用以根据一参考信号产生该电压信号；
一电阻，耦接至该输出节点，并用以产生一输出信号；以及
一电容，耦接于该电阻与地之间。
CN202010949721.2A 2020-09-10 2020-09-10 电荷泵装置 Active CN114172363B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010949721.2A CN114172363B (zh) 2020-09-10 2020-09-10 电荷泵装置
TW109136673A TWI749819B (zh) 2020-09-10 2020-10-22 電荷幫浦裝置
US17/326,396 US11581807B2 (en) 2020-09-10 2021-05-21 Charge pump device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010949721.2A CN114172363B (zh) 2020-09-10 2020-09-10 电荷泵装置

Publications (2)

Publication Number Publication Date
CN114172363A CN114172363A (zh) 2022-03-11
CN114172363B true CN114172363B (zh) 2023-11-03

Family

ID=80470885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010949721.2A Active CN114172363B (zh) 2020-09-10 2020-09-10 电荷泵装置

Country Status (3)

Country Link
US (1) US11581807B2 (zh)
CN (1) CN114172363B (zh)
TW (1) TWI749819B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193347A (ja) * 2007-02-02 2008-08-21 Matsushita Electric Ind Co Ltd 電流ミラー回路、およびチャージポンプ回路
TW200919978A (en) * 2007-10-24 2009-05-01 Ind Tech Res Inst Frequency synthesizer and calibration device thereof
CN103389771A (zh) * 2013-07-26 2013-11-13 上海宏力半导体制造有限公司 低功耗电压调节电路
CN105790572A (zh) * 2015-01-14 2016-07-20 联发科技股份有限公司 电流产生电路及其方法、电荷泵电路
CN108471225A (zh) * 2018-04-26 2018-08-31 电子科技大学 一种用于旁路开关的电压检测控制电路
CN111181383A (zh) * 2018-11-09 2020-05-19 茂达电子股份有限公司 电源开关电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288976B2 (en) * 2006-03-31 2007-10-30 Realtek Semiconductor Corp. Charge pump circuit and method thereof
US7715262B2 (en) * 2007-04-24 2010-05-11 Novelics, Llc Hybrid DRAM
CN101335521B (zh) 2007-06-29 2012-06-13 北京朗波芯微技术有限公司 用于锁相环的电荷泵
JP5325591B2 (ja) * 2009-01-28 2013-10-23 ラピスセミコンダクタ株式会社 発振回路
US8581647B2 (en) * 2011-11-10 2013-11-12 Qualcomm Incorporated System and method of stabilizing charge pump node voltage levels
CN103684427A (zh) * 2012-09-05 2014-03-26 瑞昱半导体股份有限公司 锁相回路
US9948312B2 (en) * 2016-02-29 2018-04-17 Texas Instruments Incorporated Phase lock loop with a digital charge pump
US9929643B2 (en) * 2016-03-31 2018-03-27 Nxp B.V. Charge pump circuit and method for operating a charge pump circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193347A (ja) * 2007-02-02 2008-08-21 Matsushita Electric Ind Co Ltd 電流ミラー回路、およびチャージポンプ回路
TW200919978A (en) * 2007-10-24 2009-05-01 Ind Tech Res Inst Frequency synthesizer and calibration device thereof
CN103389771A (zh) * 2013-07-26 2013-11-13 上海宏力半导体制造有限公司 低功耗电压调节电路
CN105790572A (zh) * 2015-01-14 2016-07-20 联发科技股份有限公司 电流产生电路及其方法、电荷泵电路
CN108471225A (zh) * 2018-04-26 2018-08-31 电子科技大学 一种用于旁路开关的电压检测控制电路
CN111181383A (zh) * 2018-11-09 2020-05-19 茂达电子股份有限公司 电源开关电路

Also Published As

Publication number Publication date
US11581807B2 (en) 2023-02-14
TWI749819B (zh) 2021-12-11
CN114172363A (zh) 2022-03-11
TW202211606A (zh) 2022-03-16
US20220077774A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US7863873B2 (en) Power management circuit and method of frequency compensation thereof
EP2241009B1 (en) Low-swing cmos input circuit
US9172364B2 (en) Isolated bootstrapped switch
US20100109763A1 (en) Standard voltage generation circuit
US8766680B2 (en) Voltage translation circuit
CN114172363B (zh) 电荷泵装置
EP3046239A1 (en) Current generating circuit, current generating method, charge pumping circuit and charge pumping method
CN110858750A (zh) 电荷泵电路及相关方法
US20040232946A1 (en) Input circuits including boosted voltages and related methods
US20060226917A1 (en) High-performance charge-pump circuit for phase-locked loops
CN113659812A (zh) 米勒钳位控制电路
US11695339B2 (en) Dual mode supply circuit and method
KR20090078312A (ko) 단일 전압 전원 상보형 금속산화물 반도체를 위한 자동 탐지 상보형 금속산화물 반도체 입력 회로
TWI840749B (zh) 具有多位準輸出的輸出電路與其比較電路
US6774730B2 (en) Power rails glitch noise insensitive charge pump
TWI789186B (zh) 雙模電路及其操作方法
US11962307B2 (en) Output circuit having multi-level output and comparator circuit therof
CN218273198U (zh) Cmos温度传感器电路
CN116667269A (zh) 一种应用于电源管理芯片的欠压保护电路
CN115452186A (zh) 一种cmos温度传感器电路
TW202332202A (zh) 具有多位準輸出的輸出電路與其比較電路
CN117728811A (zh) 一种低漏电延迟型上电复位电路
CN118033215A (zh) 一种电压检测电路、电压检测方法和电子设备
JP2012248995A (ja) スタートアップ回路
KR20050062920A (ko) 전압 제어 발진기 및 이를 적용한 위상고정루프회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant