CN116667269A - 一种应用于电源管理芯片的欠压保护电路 - Google Patents

Abstract

本发明公开了一种应用于电源管理芯片的欠压保护电路，包括钳位采集模块、比较器、施密特触发器和反馈模块；钳位采集模块与比较器的第一输入端连接，用于对输入电压信号进行钳位并将采集的电压信号发给比较器；比较器的输出端经施密特触发器分别与后级电路和反馈模块的输入端连接，用于通过施密特触发器稳定比较器的输出端的输出电压信号并分别发送给后级电路和反馈模块；反馈模块与比较器的第二输入端连接，用于根据输出电压信号进行切换控制不同电压的第一基准电压或第二基准电压与比较器的第二输入端连接。本发明电路简单，能对后级电路起到欠压保护作用，避免因输入电源波动而反复影响后级电子模块，欠压保护电路的工作稳定性高。

Description

一种应用于电源管理芯片的欠压保护电路

技术领域

本发明涉及电源管理电路技术领域，尤其涉及一种应用于电源管理芯片的欠压保护电路。

背景技术

随着科技不断发展，各类电子电气设备深入人们的工作和生活当中，而稳定的工作电源是保证电子电气设备可靠工作的重要条件。当供电电源模块或者电网出现异常时，也会导致相对应产品或者电路工作出现异常，尤其在最小工作电源电压值情况下，模块电路和工作芯片都可能不会稳定运行，导致电路或芯片逻辑控制不正常、数据处理不正确等问题，这些问题都会给设备运行的现场带来较严重的损失。如电网中的继电保护装置误动或拒动，引起范围更广的电网故障等，而且一些芯片或电子模块工作在较低的电源电压值的工作环境中，会对芯片或电子模块造成不良的影响，甚至会影响其使用寿命。因此，亟需一种能够在输入电源电压较低时输出相应信号以使电源管理芯片系统关断所需保护的电子模块且避免因电源波动而反复关断所需保护的电子模块的应用于电源管理芯片的欠压保护电路。

发明内容

本发明所要解决的技术问题在于，提供一种电路简单且应用于电源管理芯片的欠压保护电路，能实现对后级电路起到欠压保护作用，避免因输入电源波动而反复影响后级电子模块，提高欠压保护电路的工作稳定性，从而减少电子模块的不良影响，提高电子模块的使用寿命。

为了解决上述技术问题，本发明提供了一种应用于电源管理芯片的欠压保护电路，包括钳位采集模块、比较器、施密特触发器和反馈模块；钳位采集模块与比较器的第一输入端连接，用于对输入电压信号进行钳位并将采集的电压信号发给比较器；比较器的输出端经施密特触发器分别与后级电路和反馈模块的输入端连接，用于通过施密特触发器稳定比较器的输出端的输出电压信号并分别发送给后级电路和反馈模块；反馈模块与比较器的第二输入端连接，用于根据输出电压信号进行切换控制不同电压的第一基准电压或第二基准电压与比较器的第二输入端连接。

作为上述方案的改进，反馈模块包括SR锁存器、反相器和选通模块；反相器与施密特触发器的输出端连接，用于将输出电压信号进行转换并输出反相输出电压信号；SR锁存器的输入端分别与施密特触发器的输出端和反相器的输出端连接，用于接收并锁存输出电压信号和反相输出电压信号；SR锁存器的输出端分别与选通模块连接，用于分别输出锁存的输出电压信号和反相输出电压信号给选通模块，以保持控制选通模块切换控制不同电压的第一基准电压或第二基准电压与比较器的第二输入端连接。

作为上述方案的改进，选通电路包括第一开关模块和第二开关模块；第一开关模块分别与比较器的第二输入端和第一基准电压连接，用于控制比较器的第二输入端与第一基准电压之间的通断状态；第二开关模块分别与比较器的第二输入端和第二基准电压连接，用于控制比较器的第二输入端与第二基准电压之间的通断状态；SR锁存器的输出端分别与第一开关模块的控制端和第二开关模块的控制端连接，用于输出锁存的输出电压信号和反相输出电压信号来分别控制第一开关模块和第二开关模块工作。

作为上述方案的改进，第一开关模块包括第一NMOS管和第一PMOS管；第一NMOS管的源极分别与第一PMOS管的漏极和第一基准电压连接，第一NMOS管的漏极分别与第一PMOS管的源极和比较器的第二输入端连接；SR锁存器的第一输出端与第一PMOS管的栅极连接，用于输出锁存的输出电压信号来控制第一PMOS管的通断状态；SR锁存器的第二输出端与第一NMOS管的栅极连接，用于输出锁存的反相输出电压信号来控制第一NMOS管的通断状态。

作为上述方案的改进，第二开关模块包括第二NMOS管和第二PMOS管；第二NMOS管的源极分别与第二PMOS管的漏极和第二基准电压连接，第二NMOS管的漏极分别与第二PMOS管的源极和比较器的第二输入端连接；SR锁存器的第一输出端与第二NMOS管的栅极连接，用于输出锁存的输出电压信号来控制第二NMOS管的通断状态；SR锁存器的第二输出端与第二PMOS管的栅极连接，用于输出锁存的反相输出电压信号来控制第二PMOS管的通断状态。

作为上述方案的改进，第一基准电压大于第二基准电压。

作为上述方案的改进，还包括缓冲器；施密特触发器经缓冲器分别与后级电路、反相器的输入端和SR锁存器的相应输入端连接。

作为上述方案的改进，钳位采集模块包括第三PMOS管、第四PMOS管、第一电阻和第二电阻；第三PMOS管的源极与输入电压信号连接，第三PMOS管的栅极与其漏极连接，第三PMOS管的漏极依次经第一电阻和第二电阻与第四PMOS管的源极连接；第四PMOS管的栅极与其漏极连接，第四PMOS管的漏极接地；第一电阻和第二电阻之间的分压点与比较器的第一输入端连接。

作为上述方案的改进，比较器包括第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第五PMOS管、第六PMOS管和第七PMOS管；第三NMOS管的栅极作为比较器的第一输入端，第三NMOS管的源极分别与第四NMOS管的源极和第五NMOS管的漏极连接，第三NMOS管的漏极分别与第五PMOS管的漏极、第五PMOS管的栅极和第六PMOS管的栅极连接；第四NMOS管的栅极作为比较器的第二输入端，第四NMOS管的漏极分别与第六PMOS管的漏极和第七PMOS管的栅极连接；第五PMOS管的源极、第六PMOS管的源极和第七PMOS管的源极与电源端连接，第七PMOS管的漏极与第六NMOS管的漏极连接并作为比较器的输出端；第五NMOS管的栅极和第六NMOS管的栅极均与偏置电压连接，第五NMOS管的源极和第六NMOS管的源极均接地。

作为上述方案的改进，施密特触发器包括第七NMOS管、第八NMOS管、第九NMOS管、第八PMOS管、第九PMOS管和第十PMOS管和第三电阻；第七NMOS管的栅极、第八NMOS管的栅极、第八PMOS管的栅极和第九PMOS管的栅极互连并作为施密特触发器的输入端，第七NMOS管的源极分别与第八NMOS管的漏极和第九NMOS管的源极连接，第七NMOS管的漏极分别与第八PMOS管的漏极、第十PMOS管的栅极和第九NMOS管的栅极连接并作为施密特触发器的输出端，第八NMOS管的源极接地，第九NMOS管的漏极经第三电阻与电源端连接；第八PMOS管的源极分别与第九PMOS管的漏极和第十PMOS管的源极连接，第九PMOS管的源极与电源端连接，第十PMOS管的漏极接地。

实施本发明，具有如下有益效果：

本发明应用于电源管理芯片的欠压保护电路，能实现对后级电路起到欠压保护作用，在输入电源电压较低时输出相应信号以使电源管理芯片系统关断所需保护的电子模块且能够稳定输出相应信号以使电源管理芯片稳定开启或关断所需保护的电子模块，避免因输入电源波动而反复关断电子模快，提高欠压保护电路的工作稳定性，从而减少电子模块的不良影响，提高电子模块的使用寿命，而且整体电路结构简单。

具体地，钳位采集模块与比较器的第一输入端连接，用于对输入电压信号进行钳位并将采集的电压信号发给比较器；比较器的输出端经施密特触发器分别与后级电路和反馈模块的输入端连接，用于通过施密特触发器稳定比较器的输出端的输出电压信号并分别发送给后级电路中的电源管理芯片和反馈模块；反馈模块与比较器的第二输入端连接，用于根据输出电压信号进行切换控制不同电压的第一基准电压或第二基准电压与比较器的第二输入端连接。通过反馈模块切换控制不同的基准电压作为比较器的比较基准，以达到迟滞效果，避免因电源波动而使电源管理芯片系统反复关断所需保护的电子模快，而且在电压过低时能使电源管理芯片系统关断所需保护的电子模块，避免该电子模块在低压状态下而影响其正常工作，从而减少电子模块的不良影响，提高电子模块的使用寿命。

附图说明

图1是本发明应用于电源管理芯片的欠压保护电路的第一实施例的具体电路图；

图2是本发明反馈模块的具体电路图；

图3是本发明选通模块的具体电路图；

图4是本发明钳位采集模块的具体电路图；

图5是本发明比较器的具体电路图；

图6是本发明施密特触发器的具体电路图；

图7是本发明应用于电源管理芯片的欠压保护电路的第二实施例的具体电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。仅此声明，本发明在文中出现或即将出现的上、下、左、右、前、后、内、外等方位用词，仅以本发明的附图为基准，其并不是对本发明的具体限定。

如图1所示，图1显示了本发明应用于电源管理芯片的欠压保护电路的第一实施例的具体电路图，包括钳位采集模块1、比较器2、施密特触发器3和反馈模块4；钳位采集模块1与比较器2的第一输入端连接，用于对输入电压信号进行钳位并将采集的电压信号发给比较器2；比较器2的输出端经施密特触发器3分别与后级电路中的电源管理芯片和反馈模块4的输入端连接，用于通过施密特触发器3稳定比较器2的输出端的输出电压信号并分别发送给后级电路和反馈模块4；通过施密特触发器3能够稳定输出电压信号，防止噪声造成的误触发现象，提高信号稳定性及电路的工作稳定性。

反馈模块4与比较器2的第二输入端连接，用于根据输出电压信号进行切换控制不同电压的第一基准电压VERF1或第二基准电压VERF2与比较器2的第二输入端连接。其中，第一输入端为同相输入端，第二输入端为反相输入端。通过反馈模块4切换控制不同的基准电压作为比较器2的比较基准，从而达到迟滞效果，避免因电源波动而使电源管理芯片系统反复关断所需保护的电子模快，提供电路稳定性，减少电子模块的不良影响，提高电子模块的使用寿命。

具体地，第一基准电压VERF1大于第二基准电压VERF2。在电源电压上升沿过程中，欠压保护电路初始输出低电平信号，电源管理芯片系统根据该电平信号关断所需保护的电子模块，反馈电路根据该电平信号控制第一基准电压VERF1作为比较器2的比较基准；当输入电压信号低于第一基准电压VERF1时，欠压保护电路继续输出低电平信号，电源管理芯片系统继续关断所需保护的电子模块；当输入电压信号高于第一基准电压VERF1时，欠压保护电路输出高电平信号，电源管理芯片系统根据该电平信号控制所需保护的电子模块正常开启工作，反馈模块4根据该电平信号切换控制第二基准电压VERF2作为比较器2的比较基准。在电源电压下降过程中，当输入电压信号高于第二基准电压VERF2时，欠压保护电路保持输出高电平信号，所需保护的电子模块正常工作；当输入电压信号低于第二基准电压VERF2时，欠压保护电路输出低电平信号，电源管理芯片系统根据该电平信号关断所需保护的电子模块，避免该电子模块在低压状态下而影响其正常工作，从而减少电子模块的不良影响，提高电子模块的使用寿命。

通过上述控制方式，本发明能实现对后级电路起到欠压保护作用，在输入电源电压较低时输出相应信号以使电源管理芯片系统关断所需保护的电子模块且能够稳定输出相应信号以使电源管理芯片稳定开启或关断所需保护的电子模块，避免因输入电源波动而反复关断电子模快，提高欠压保护电路的工作稳定性，从而减少电子模块的不良影响，提高电子模块的使用寿命，而且整体电路结构简单。

如图2所示，反馈模块4包括SR锁存器41、反相器42和选通模块43；反相器42与施密特触发器3的输出端连接，用于将输出电压信号进行转换并输出反相输出电压信号；SR锁存器41的输入端分别与施密特触发器3的输出端和反相器42的输出端连接，用于接收并锁存输出电压信号和反相输出电压信号；SR锁存器41的输出端分别与选通模块43连接，用于分别输出锁存的输出电压信号和反相输出电压信号给选通模块43，以保持控制选通模块43切换控制不同电压的第一基准电压VERF1或第二基准电压VERF2与比较器2的第二输入端连接。

需要说明的是，当输出电压信号为低电平信号时，反相器42输出的反向输出电压信号为高电平信号，SR锁存器41的第一输入端S接收输出电压信号，SR锁存器41的第二输入端R接收反相输出电压信号，SR锁存器41锁存上述两种信号并通过其两个输出端保持输出相应电平信号给选通模块43，以使选通模块43控制第一基准电压VERF1与比较器2的第二输入端连接以作为比较器2的比较基准。当输出电压信号为高电平信号时，反相器42输出的反向输出电压信号为低电平信号，SR锁存器41接收并锁存上述两种电平信号以保持输出相应电平信号给选通模块43，以使选通模块43切换控制第二基准电压VERF2与比较器2的第二输入端连接以作为比较器2的比较基准。通过在输入电压上升时的翻转电平高于输入电压下降时的翻转电平，达到滞回的比较效果，从而避免电源管理芯片系统因电源波动而反复关断所需保护的电子模块，提高欠压保护电路的工作稳定性，减少对电子模块的不良影响并提高其使用寿命。

其次，通过采用SR锁存器41能够在下一次翻转变换前保持输出锁存的信号，使比较器2的比较基准电压不变，提供欠压保护电路的工作稳定性。

如图3所示，选通电路包括第一开关模块431和第二开关模块432；第一开关模块431分别与比较器2的第二输入端和第一基准电压VERF1连接，用于控制比较器2的第二输入端与第一基准电压VERF1之间的通断状态；第二开关模块432分别与比较器2的第二输入端和第二基准电压VERF2连接，用于控制比较器2的第二输入端与第二基准电压VERF2之间的通断状态；SR锁存器41的输出端分别与第一开关模块431的控制端和第二开关模块432控制端连接，用于输出锁存的输出电压信号和反相输出电压信号来分别控制第一开关模块431和第二开关模块432工作。通过切换控制第一开关模块431导通或第二开关模块432导通，以使第一基准电压VERF1或第二基准电压VERF2作为比较器2的比较基准。

具体地，第一开关模块431包括第一NMOS管NM1和第一PMOS管PM1；第一NMOS管NM1的源极分别与第一PMOS管PM1的漏极和第一基准电压VERF1连接，第一NMOS管NM1的漏极分别与第一PMOS管PM1的源极和比较器2的第二输入端连接；SR锁存器41的第一输出端Q1与第一PMOS管PM1的栅极连接，用于输出锁存的输出电压信号来控制第一PMOS管PM1的通断状态；SR锁存器41的第二输出端Q2与第一NMOS管NM1的栅极连接，用于输出锁存的反相输出电压信号来控制第一NMOS管NM1的通断状态。

其中，第二开关模块432包括第二NMOS管NM2和第二PMOS管PM2；第二NMOS管NM2的源极分别与第二PMOS管PM2的漏极和第二基准电压VERF2连接，第二NMOS管NM2的漏极分别与第二PMOS管PM2的源极和比较器2的第二输入端连接；SR锁存器41的第一输出端Q1与第二NMOS管NM2的栅极连接，用于输出锁存的输出电压信号来控制第二NMOS管NM2的通断状态；SR锁存器41的第二输出端Q2与第二PMOS管PM2的栅极连接，用于输出锁存的反相输出电压信号来控制第二PMOS管PM2的通断状态。

需要说明的是，当输出电压信号为低电平信号时，反相器42输出的反向输出电压信号为高电平信号，SR锁存器41的第一输出端Q1输出低电平信号，其第二输出端输出高电平信号，此时第一开关模块431导通并将第一基准电压VERF1作为比较器2的比较基准，第二开关模块432断开。当输出电压信号为高电平信号时，反相器42输出的反向输出电压信号为低电平信号，SR锁存器41的第一输出端Q1输出高电平信号，其第二输出端输出低电平信号，此时第二开关模块432导通并将第二基准电压VERF2作为比较器2的比较基准，第一开关模块431断开，以实现根据输出电压信号变化实时调整第一基准电压VERF1或第二基准电压VERF2作为比较器2的比较基准并与输入电压信号进行比较，从而达到在输入电压上升时的翻转电平高于输入电压下降时的翻转电平，达到滞回的比较效果，从而避免电源管理芯片系统因电源波动而反复关断所需保护的电子模块，提高欠压保护电路的工作稳定性，减少对电子模块的不良影响并提高其使用寿命。

如图4所示，钳位采集模块1包括第三PMOS管PM3、第四PMOS管PM4、第一电阻R1和第二电阻R2；第三PMOS管PM3的源极与输入电压信号VIM连接，第三PMOS管PM3的栅极与其漏极连接，第三PMOS管PM3的漏极依次经第一电阻R1和第二电阻R2与第四PMOS管PM4的源极连接；第四PMOS管PM4的栅极与其漏极连接，第四PMOS管PM4的漏极接地；第一电阻R1和第二电阻R2之间的分压点VIM_DIV与比较器2的第一输入端连接。

需要说明的是，第一电阻R1和第二电阻R2组成电阻串，通过第三PMOS管PM3和第四PMOS管PM4将电阻串的两端电压钳位在VTHP～VIN-VTHP电压范围。其中，VTHP为PMOS管的阈值电压。通过电阻串中第一电阻R1和第二电阻R2实现分压并将分压后的电压信号输出给比较器2的第一输入端，以此提高分压电路的电源抑制比，减少比较器2的第一输入端的输入电压信号受到电源波动而引起的误差，提高比较器2进行比较处理的输入电压信号的精确度，从而提高电路的可靠性，确保准确输出相关电压信号以控制后续电路或电源管理芯片的工作状态。

如图5所示，比较器2包括第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第五PMOS管PM5、第六PMOS管PM6和第七PMOS管PM7；第三NMOS管NM3的栅极作为比较器2的第一输入端VI+，第三NMOS管NM3的源极分别与第四NMOS管NM4的源极和第五NMOS管NM5的漏极连接，第三NMOS管NM3的漏极分别与第五PMOS管PM5的漏极、第五PMOS管PM5的栅极和第六PMOS管PM6的栅极连接；第四NMOS管NM4的栅极作为比较器2的第二输入端VI-，第四NMOS管NM4的漏极分别与第六PMOS管PM6的漏极和第七PMOS管PM7的栅极连接；第五PMOS管PM5的源极、第六PMOS管PM6的源极和第七PMOS管PM7的源极与电源端VDD连接，第七PMOS管PM7的漏极与第六NMOS管NM6的漏极连接并作为比较器2的输出端VOUT；第五NMOS管的栅极和第六NMOS管NM6的栅极均与偏置电压Vbias连接，第五NMOS管的源极和第六NMOS管NM6的源极均接地。

需要说明的是为了实现高增益高精度比较器，采用二级运放实现开环比较器2。第三NMOS管NM3的栅极与钳位采集模块1的输出端连接，以接收钳位采集模块1输出的电压信号；第四NMOS管NM4的栅极分别与所述第一开关模块431的输出端和所述第二开关模块432的输出端连接，以切换输入第一基准电压VERF1信号或第二基准电压VERF2信号。比较器2通过将输入的电源电压信号与第一基准电压VERF1信号或第二基准电压VERF2信号进行比较并输出相应的输出电压信号，通过高低电平的输出电压信号给电源管理芯片，以使电源管理芯根据相应电平信号控制所需保护的电子模块的工作状态。

如图6所示，作为上述方案的改进，施密特触发器3包括第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第八PMOS管PM8、第九PMOS管PM9和第十PMOS管PM10和第三电阻R3；第七NMOS管NM7的栅极、第八NMOS管NM8的栅极、第八PMOS管PM8的栅极和第九PMOS管PM9的栅极互连并作为施密特触发器3的输入端IN，第七NMOS管NM7的源极分别与第八NMOS管NM8的漏极和第九NMOS管NM9的源极连接，第七NMOS管NM7的漏极分别与第八PMOS管PM8的漏极、第十PMOS管PM10的栅极和第九NMOS管NM9的栅极连接并作为施密特触发器3的输出端OUT，第八NMOS管NM8的源极接地，第九NMOS管NM9的漏极经第三电阻R3与电源端VDD连接；第八PMOS管PM8的源极分别与第九PMOS管PM9的漏极和第十PMOS管PM10的源极连接，第九PMOS管PM9的源极与电源端VDD连接，第十PMOS管PM10的漏极接地。

需要说明的是，通过上述电路结构的施密特触发器3能够稳定输出电压信号，防止噪声造成的误触发现象，提高信号稳定性及电路的工作稳定性。

如图7所示，图7显示了本发明应用于电源管理芯片的欠压保护电路的第二实施例的具体电路图，本实施例与图1-2所示的第一实施例不同的是，本实施例还包括缓冲器5；施密特触发器3经缓冲器5分别与后级电路、反相器42的输入端和SR锁存器41的相应输入端连接。

需要说明的是，通过设置缓冲器5能够提高信号驱动能力或驱动功率，便于驱动后级电路，提高欠压保护电路的工作稳定性。

综上所述，本发明能实现对后级电路起到欠压保护作用，在输入电源电压较低时输出相应信号以使电源管理芯片系统关断所需保护的电子模块且能够稳定输出相应信号以使电源管理芯片稳定开启或关断所需保护的电子模块，避免因输入电源波动而反复关断电子模快，提高欠压保护电路的工作稳定性，从而减少电子模块的不良影响，提高电子模块的使用寿命，而且整体电路结构简单。

以上所揭露的仅为本发明的较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (10)

1.一种应用于电源管理芯片的欠压保护电路，其特征在于，包括钳位采集模块、比较器、施密特触发器和反馈模块；

所述钳位采集模块与所述比较器的第一输入端连接，用于对输入电压信号进行钳位并将采集的电压信号发给所述比较器；

所述比较器的输出端经所述施密特触发器分别与后级电路和所述反馈模块的输入端连接，用于通过所述施密特触发器稳定所述比较器的输出端的输出电压信号并分别发送给所述后级电路和所述反馈模块；

所述反馈模块与所述比较器的第二输入端连接，用于根据所述输出电压信号进行切换控制不同电压的第一基准电压或第二基准电压与所述比较器的第二输入端连接。

2.根据权利要求1所述的欠压保护电路，其特征在于，所述反馈模块包括SR锁存器、反相器和选通模块；

所述反相器与所述施密特触发器的输出端连接，用于将所述输出电压信号进行转换并输出反相输出电压信号；

所述SR锁存器的输入端分别与所述施密特触发器的输出端和所述反相器的输出端连接，用于接收并锁存所述输出电压信号和所述反相输出电压信号；

所述SR锁存器的输出端分别与所述选通模块连接，用于分别输出锁存的所述输出电压信号和所述反相输出电压信号给所述选通模块，以保持控制所述选通模块切换控制不同电压的第一基准电压或第二基准电压与所述比较器的第二输入端连接。

3.根据权利要求2所述的欠压保护电路，其特征在于，所述选通电路包括第一开关模块和第二开关模块；

所述第一开关模块分别与所述比较器的第二输入端和所述第一基准电压连接，用于控制所述比较器的第二输入端与所述第一基准电压之间的通断状态；

所述第二开关模块分别与所述比较器的第二输入端和所述第二基准电压连接，用于控制所述比较器的第二输入端与所述第二基准电压之间的通断状态；

所述SR锁存器的输出端分别与所述第一开关模块的控制端和所述第二开关模块的控制端连接，用于输出锁存的所述输出电压信号和所述反相输出电压信号来控制所述第一开关模块和所述第二开关模块工作。

4.根据权利要求3所述的欠压保护电路，其特征在于，所述第一开关模块包括第一NMOS管和第一PMOS管；

所述第一NMOS管的源极分别与所述第一PMOS管的漏极和所述第一基准电压连接，所述第一NMOS管的漏极分别与所述第一PMOS管的源极和所述比较器的第二输入端连接；

所述SR锁存器的第一输出端与所述第一PMOS管的栅极连接，用于输出锁存的所述输出电压信号来控制所述第一PMOS管的通断状态；

所述SR锁存器的第二输出端与所述第一NMOS管的栅极连接，用于输出锁存的所述反相输出电压信号来控制所述第一NMOS管的通断状态。

5.根据权利要求3或4所述的欠压保护电路，其特征在于，所述第二开关模块包括第二NMOS管和第二PMOS管；

所述第二NMOS管的源极分别与第二PMOS管的漏极和所述第二基准电压连接，所述第二NMOS管的漏极分别与所述第二PMOS管的源极和所述比较器的第二输入端连接；

所述SR锁存器的第一输出端与所述第二NMOS管的栅极连接，用于输出锁存的所述输出电压信号来控制所述第二NMOS管的通断状态；

所述SR锁存器的第二输出端与所述第二PMOS管的栅极连接，用于输出锁存的所述反相输出电压信号来控制所述第二PMOS管的通断状态。

6.根据权利要求1至3任一项所述的欠压保护电路，其特征在于，所述第一基准电压大于所述第二基准电压。

7.根据权利要求2所述的欠压保护电路，其特征在于，还包括缓冲器；

所述施密特触发器经所述缓冲器分别与所述后级电路、所述反相器的输入端和所述SR锁存器的相应输入端连接。

8.根据权利要求1所述的欠压保护电路，其特征在于，所述钳位采集模块包括第三PMOS管、第四PMOS管、第一电阻和第二电阻；

所述第三PMOS管的源极与所述输入电压信号连接，所述第三PMOS管的栅极与其漏极连接，所述第三PMOS管的漏极依次经所述第一电阻和所述第二电阻与所述第四PMOS管的源极连接；

所述第四PMOS管的栅极与其漏极连接，所述第四PMOS管的漏极接地；

所述第一电阻和所述第二电阻之间的分压点与所述比较器的第一输入端连接。

9.根据权利要求1所述的欠压保护电路，其特征在于，所述比较器包括第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第五PMOS管、第六PMOS管和第七PMOS管；

所述第三NMOS管的栅极作为所述比较器的第一输入端，所述第三NMOS管的源极分别与所述第四NMOS管的源极和所述第五NMOS管的漏极连接，所述第三NMOS管的漏极分别与所述第五PMOS管的漏极、所述第五PMOS管的栅极和所述第六PMOS管的栅极连接；

所述第四NMOS管的栅极作为所述比较器的第二输入端，所述第四NMOS管的漏极分别与所述第六PMOS管的漏极和所述第七PMOS管的栅极连接；

所述第五PMOS管的源极、所述第六PMOS管的源极和所述第七PMOS管的源极与电源端连接，所述第七PMOS管的漏极与所述第六NMOS管的漏极连接并作为所述比较器的输出端；

所述第五NMOS管的栅极和所述第六NMOS管的栅极均与偏置电压连接，所述第五NMOS管的源极和所述第六NMOS管的源极均接地。

10.根据权利要求1所述的欠压保护电路，其特征在于，所述施密特触发器包括第七NMOS管、第八NMOS管、第九NMOS管、第八PMOS管、第九PMOS管和第十PMOS管和第三电阻；

所述第七NMOS管的栅极、第八NMOS管的栅极、第八PMOS管的栅极和第九PMOS管的栅极互连并作为所述施密特触发器的输入端，所述第七NMOS管的源极分别与所述第八NMOS管的漏极和所述第九NMOS管的源极连接，所述第七NMOS管的漏极分别与所述第八PMOS管的漏极、第十PMOS管的栅极和所述第九NMOS管的栅极连接并作为所述施密特触发器的输出端，所述第八NMOS管的源极接地，所述第九NMOS管的漏极经所述第三电阻与电源端连接；

所述第八PMOS管的源极分别与所述第九PMOS管的漏极和所述第十PMOS管的源极连接，所述第九PMOS管的源极与所述电源端连接，所述第十PMOS管的漏极接地。