CN110011526B - 一种基于电压控制的应用于ea电路的uvlo保护电路 - Google Patents
一种基于电压控制的应用于ea电路的uvlo保护电路 Download PDFInfo
- Publication number
- CN110011526B CN110011526B CN201910324844.4A CN201910324844A CN110011526B CN 110011526 B CN110011526 B CN 110011526B CN 201910324844 A CN201910324844 A CN 201910324844A CN 110011526 B CN110011526 B CN 110011526B
- Authority
- CN
- China
- Prior art keywords
- type mos
- enhancement type
- channel enhancement
- mos tube
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 10
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
Abstract
本发明提供了一种基于电压控制的EA电路的UVLO保护电路，通过判断EA输出对中基准电压到电源电压的差值来决定是否要开启后续电路，当输入电压达到UVLO阈值电压时，控制电路使输出端开启，整个电路输出正常；当输入电压没有达到UVLO阈值电压时，控制电路使输出端关断，整个电路没有输出，电路停止工作，达到保护其他电路模块的目的。本发明电路设计简单，有效避免环路在启动过程中过冲问题和掉电过程的回勾问题，相比传统UVLO电路不需要设计比较器和电阻，大大减小芯片的占用面积，节约成本，并且自身工作时功耗很低，电路工作稳定。
Description
技术领域
本发明涉及集成电路领域，尤其是一种UVLO保护电路。
背景技术
随着集成电路行业的快速发展，各种各样的电子产品都需要对其电源进行有效控制，电源管理芯片就起到非常关键的作用，其中低压差线性稳压器(Low DropoutRegulator，LDO)是应用最为广泛的电源管理芯片之一。为了使LDO能够正常稳定的工作，在电路中一般都加入欠压锁定(Under Voltage Lock Out，UVLO)电路来保护整个电路，确保当输入电压低于最小工作电压时电路依旧处于关断状态。
传统的UVLO电路通常都是通过比较器比较电源电压的分压与基准电压，来判断电源是否处于欠压状态来决定是否开启后续电路，达到保护电路的目的。但这种电路存在很大的弊端问题，必须要有分压电阻和比较器，增大了芯片的设计面积。
发明内容
为了克服现有技术的不足，本发明提供一种基于电压控制的应用于EA电路的UVLO保护电路，主要用于保护EA电路的正常工作，本发明提供一种基于电压控制的应用于误差放大器(error amplifier，EA)环路的UVLO保护电路，通过判断EA输出对中基准电压到电源电压的差值来决定是否要开启后续电路，当输入电压达到UVLO阈值电压时，控制电路使输出端开启，整个电路输出正常；当输入电压没有达到UVLO 阈值电压时，控制电路使输出端关断，整个电路没有输出，电路停止工作，达到保护其他电路模块的目的。这种方法不仅电路设计简单，而且对环路启动掉电时做到精确控制，并根据EA电路所需最低的工作电源电压而建立UVLO功能，对于LDO电路以及其他需要UVLO电路的模块都具有很好的保护能力。
本发明解决其技术问题所采用的技术方案是：
一种基于电压控制的应用于EA电路的UVLO保护电路，包括P沟道增强型MOS 管PM1-PM10，N沟道增强型MOS管NM1-NM8，偏置电路模块，反相器模块，VIN 输入端口、VREF基准输入端口、VFB反馈电压输入端口和VOUT输出端口；
所述P沟道增强型MOS管PM1源极连接VIN输入端口，栅极漏极连接偏置电路模块、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM3栅极和P沟道增强型MOS管PM4栅极；所述P沟道增强型MOS管PM2源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管 PM3栅极、P沟道增强型MOS管PM4栅极，漏极连接N沟道增强型MOS管NM2 的栅极漏极和N沟道增强型MOS管NM3的栅极；所述P沟道增强型MOS管PM3 源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM4栅极，漏极连接P 沟道增强型MOS管PM7源极；所述P沟道增强型MOS管PM4源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS 管PM2栅极、P沟道增强型MOS管PM3栅极，漏极连接P沟道增强型MOS管PM9 和PM10源极；其中P沟道增强型MOS管PM1-PM4构成电流镜电路；
所述P沟道增强型MOS管PM5源极连接VIN输入端口，栅极漏极连接P沟道增强型MOS管PM6栅极和N沟道增强型MOS管NM4漏极；所述P沟道增强型MOS 管PM6源极连接VIN输入端口，栅极连接P沟道增强型MOS管PM5栅极和N沟道增强型MOS管NM4漏极，漏极连接N沟道增强型MOS管NM7漏极；所述P沟道增强型MOS管PM7源极连接P沟道增强型MOS管PM3漏极，栅极连接VREF基准电压输入端口和P沟道增强型MOS管PM10栅极，漏极连接N沟道增强型MOS管 NM3漏极和反相器电路模块输入端口；所述P沟道增强型MOS管PM8源极连接VIN 输入端口，栅极连接P沟道增强型MOS管PM6漏极和N沟道增强型MOS管NM7 漏极，漏极连接VOUT输出端口和N沟道增强型MOS管NM8漏极；所述P沟道增强型MOS管PM9源极连接P沟道增强型MOS管PM10源极和P沟道增强型MOS 管PM4漏极，栅极连接VFB输入端口，漏极连接N沟道增强型MOS管NM1漏极、 N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述P沟道增强型MOS管PM10源极连接P沟道增强型 MOS管PM9源极和P沟道增强型MOS管PM4漏极，栅极连接VREF输入端口，漏极连接N沟道增强型MOS管NM6栅极漏极和N沟道增强型MOS管NM7栅极；其中P沟道增强型MOS管PM5和PM6主要作用分别为N沟道增强型MOS管NM4和 NM7提供偏置电流，N沟道增强型MOS管NM8作为P沟道增强型MOS管PM8支路的负载，P沟道增强型MOS管PM9和PM10构成EA输入对电路。
所述N沟道增强型MOS管NM1栅极连接反相器电路模块输出端口，源极接地，漏极连接P沟道增强型MOS管PM9漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述N沟道增强型MOS管NM2源极接地，栅极漏极连接P沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM3的栅极；所述N沟道增强型MOS管NM3源极接地，栅极连接P 沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM2的栅极漏极，漏极连接P 沟道增强型MOS管PM7漏极和反相器输入端口；所述N沟道增强型MOS管NM4 源极接地，栅极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM5 栅极漏极、N沟道增强型MOS管NM8栅极和P沟道增强型MOS管PM9漏极，漏极连接P沟道增强型MOS管PM5栅极漏极和P沟道增强型MOS管PM5栅极；所述N 沟道增强型MOS管NM5源极接地，栅极漏极连接N沟道增强型MOS管NM1漏极、 N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM8栅极和P沟道增强型 MOS管PM9漏极；所述N沟道增强型MOS管NM6源极接地，栅极漏极连接N沟道增强型MOS管NM7栅极和P沟道增强型MOS管PM10漏极；所述N沟道增强型 MOS管NM7源极接地，栅极连接N沟道增强型MOS管NM6栅极漏极和P沟道增强型MOS管PM10漏极，漏极连接P沟道增强型MOS管PM6漏极和P沟道增强型 MOS管PM8栅极；所述N沟道增强型MOS管NM8源极接地，栅极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管 NM5栅极漏极和P沟道增强型MOS管PM9漏极，漏极连接N沟道增强型MOS管 NM8漏极和VOUT输出端口。其中N沟道增强型MOS管NM1为开关管，N沟道增强型MOS管NM2和NM3构成偏置电路，为P沟道增强型MOS管PM7漏极提供偏置电流，N沟道增强型MOS管NM4和NM5构成偏置电路，NM5做P沟道增强型 MOS管PM9支路的负载，N沟道增强型MOS管NM6和NM7构成偏置电路，NM6 做P沟道增强型MOS管PM10支路的负载。
其中P沟道增强型MOS管PM2、PM3、PM7，N沟道增强型MOS管NM1-NM3 和反相器模块构成UVLO保护电路，P沟道增强型MOS管PM4、PM5、PM6、 PM8-PM10，N沟道增强型MOS管NM4-NM8构成EA电路。
所述基于电压控制的应用于EA电路的UVLO保护电路的UVLO阈值电压为：
VUVLO＝VDS4+VGS10+VREF (I)
其中VDS4为P沟道增强型MOS管PM4的源漏端电压，VGS10为P沟道增强型MOS 管PM10的栅源端电压，VREF为电路的基准电压，在电路设计中P沟道增强型MOS管 PM7与P沟道增强型MOS管PM10匹配，P沟道增强型MOS管PM3和PM4匹配，则UVLO阈值电压表示为：
VUVLO＝VDS3+VGS7+VREF (2)
其中VDS3为P沟道增强型MOS管PM3的源漏端电压，VGS7为P沟道增强型MOS 管PM7的栅源端电压，当VIN端电压大于UVLO电压时，EA电路中EA输入端的P 沟道增强型MOS管PM9和P沟道增强型MOS管PM10支路导通，比较器正常工作，来自VREF输入端的采样电压作用在P沟道增强型MOS管PM7的栅极，PM7管的栅源电压差大于自身的阈值电压，PM7管导通，P沟道增强型MOS管PM3拉电流的能力大于N沟道增强型MOS管NM3拉电流的能力，将反相器输入端拉高，经过反相器后达到N沟道增强型MOS管NM1的栅极为低，NM1管关闭，EA的输出不受UVLO电路的影响，EA正常工作；当VIN输入端电压低于UVLO阈值电压时，来自VREF输入端的采样电压作用在P沟道增强型MOS管PM7的栅极，PM7管的栅源电压差小于自身的阈值电压，PM7管不能导通，N沟道增强型MOS管NM3将反相器输入端拉低，经过反相器后到达N沟道增强型MOS管NM1的栅极为高，开关管NM1导通，拉低 N沟道增强型MOS管NM8的栅极电压，NM8管关闭，整个电路VOUT被拉高，EA 无法正常工作，VOUT无法驱动下级的PMOS功率管。
所述基于电压控制的应用于EA电路的UVLO保护电路的EA电路用等效EA电路代替，其中等效EA电路中的EA输入端分别与P沟道增强型MOS管PM3和PM7 匹配。
本发明的有益效果在于本发明的UVLO保护电路设计简单，只需在基准电路和输出电路之间加入控制电路，根据EA电路所需的最低工作电源电压而建立环路UVLO功能，只有当VIN输入端电压大于UVLO阈值电压后，控制电路关断，EA正常输出；当 VIN小于UVLO电压时，控制电路开启，电路一直处于UVLO保护状态，电路不工作；可以对后续电路精确控制，有效避免环路在启动过程中过冲问题和掉电过程的回勾问题。由于本发明电路设计简单，相比传统UVLO电路不需要设计比较器和电阻，大大减小芯片的占用面积，节约成本，并且自身工作时功耗很低，电路工作稳定。
附图说明
图1是本发明基于电压控制的应用于EA电路的UVLO保护电路示意图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
如图1所示，一种基于电压控制的应用于EA电路的UVLO保护电路，整体电路主要包括：P沟道增强型MOS管PM1-PM10，N沟道增强型MOS管NM1-NM8，偏置电路模块，反相器模块，以及VIN输入端口、VREF基准输入端口、VFB反馈电压输入端口和VOUT输出端口。其中P沟道增强型MOS管PM2、PM3、PM7，N沟道增强型MOS管NM1-NM3和反相器模块构成本发明的UVLO保护电路的主要电路。其图中左侧虚线框为UVLO保护电路，右侧虚线框为EA电路。
所述P沟道增强型MOS管PM1源极连接VIN输入端口，栅极漏极连接偏置电路模块、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM3栅极、P沟道增强型MOS管PM4栅极；所述P沟道增强型MOS管PM2源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管 PM3栅极、P沟道增强型MOS管PM4栅极，漏极连接N沟道增强型MOS管NM2 的栅极漏极和N沟道增强型MOS管NM3的栅极；所述P沟道增强型MOS管PM3 源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM4栅极，漏极连接P 沟道增强型MOS管PM7源极；所述P沟道增强型MOS管PM4源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS 管PM2栅极、P沟道增强型MOS管PM3栅极，漏极连接P沟道增强型MOS管PM9 和PM10源极。其中P沟道增强型MOS管PM1-PM4构成电流镜电路。
所述P沟道增强型MOS管PM5源极连接VIN输入端口，栅极漏极连接P沟道增强型MOS管PM6栅极和N沟道增强型MOS管NM4漏极；所述P沟道增强型MOS 管PM6源极连接VIN输入端口，栅极连接P沟道增强型MOS管PM5栅极和N沟道增强型MOS管NM4漏极，漏极连接N沟道增强型MOS管NM7漏极；所述P沟道增强型MOS管PM7源极连接P沟道增强型MOS管PM3漏极，栅极连接VREF基准电压输入端口和P沟道增强型MOS管PM10栅极，漏极连接N沟道增强型MOS管 NM3漏极和反相器电路模块输入端口；所述P沟道增强型MOS管PM8源极连接VIN 输入端口，栅极连接P沟道增强型MOS管PM6漏极和N沟道增强型MOS管NM7 漏极，漏极连接VOUT输出端口和N沟道增强型MOS管NM8漏极；所述P沟道增强型MOS管PM9源极连接P沟道增强型MOS管PM10源极和P沟道增强型MOS 管PM4漏极，栅极连接VFB输入端口，漏极连接N沟道增强型MOS管NM1漏极、 N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述P沟道增强型MOS管PM10源极连接P沟道增强型 MOS管PM9源极和P沟道增强型MOS管PM4漏极，栅极连接VREF输入端口，漏极连接N沟道增强型MOS管NM6栅极漏极和N沟道增强型MOS管NM7栅极。其中P沟道增强型MOS管PM5和PM6主要作用分别为N沟道增强型MOS管NM4和 NM7提供偏置电流，N沟道增强型MOS管NM8作为P沟道增强型MOS管PM8支路的负载，P沟道增强型MOS管PM9和PM10构成EA输入对电路。
所述N沟道增强型MOS管NM1栅极连接反相器电路模块输出端口，源极接地，漏极连接P沟道增强型MOS管PM9漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述N沟道增强型MOS管NM2源极接地，栅极漏极连接P沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM3的栅极；所述N沟道增强型MOS管NM3源极接地，栅极连接P 沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM2的栅极漏极，漏极连接P 沟道增强型MOS管PM7漏极和反相器输入端口；所述N沟道增强型MOS管NM4 源极接地，栅极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM5 栅极漏极、N沟道增强型MOS管NM8栅极和P沟道增强型MOS管PM9漏极，漏极连接P沟道增强型MOS管PM5栅极漏极和P沟道增强型MOS管PM5栅极；所述N 沟道增强型MOS管NM5源极接地，栅极漏极连接N沟道增强型MOS管NM1漏极、 N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM8栅极和P沟道增强型 MOS管PM9漏极；所述N沟道增强型MOS管NM6源极接地，栅极漏极连接N沟道增强型MOS管NM7栅极和P沟道增强型MOS管PM10漏极；所述N沟道增强型 MOS管NM7源极接地，栅极连接N沟道增强型MOS管NM6栅极漏极和P沟道增强型MOS管PM10漏极，漏极连接P沟道增强型MOS管PM6漏极和P沟道增强型 MOS管PM8栅极；所述N沟道增强型MOS管NM8源极接地，栅极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管 NM5栅极漏极和P沟道增强型MOS管PM9漏极，漏极连接N沟道增强型MOS管 NM8漏极和VOUT输出端口。其中N沟道增强型MOS管NM1为开关管，N沟道增强型MOS管NM2和NM3构成偏置电路为P沟道增强型MOS管PM7漏极提供偏置电流，N沟道增强型MOS管NM4和NM5构成偏置电路，NM5做P沟道增强型MOS 管PM9支路的负载，N沟道增强型MOS管NM6和NM7构成偏置电路，NM6做P 沟道增强型MOS管PM10支路的负载。
电路的工作原理为：电路中设定UVLO阈值电压为：
VUVLO＝VDS4+VCS10+VREF (3)
其中VDS4为P沟道增强型MOS管PM4的源漏端电压，VGS10为P沟道增强型MOS 管PM10的栅源端电压，VREF为电路的基准电压。在电路设计中P沟道增强型MOS管 PM7与P沟道增强型MOS管PM10匹配，P沟道增强型MOS管PM3和PM4匹配，则以上UVLO阈值电压可表示为：
VUVLO＝VDS3+VGS7+VREF (4)
其中VDS3为P沟道增强型MOS管PM3的源漏端电压，VGS7为P沟道增强型MOS 管PM7的栅源端电压，当VIN端电压大于UVLO电压时，EA电路中EA输入端的P 沟道增强型MOS管PM9和P沟道增强型MOS管PM10支路都导通，比较器正常工作，来自VREF输入端的采样电压作用在P沟道增强型MOS管PM7的栅极，PM7管的栅源电压差大于自身的阈值电压，PM7管导通，P沟道增强型MOS管PM3拉电流的能力大于N沟道增强型MOS管NM3拉电流的能力，将反相器输入端拉高，经过反相器后达到N沟道增强型MOS管NM1的栅极为低，NM1管关闭，EA的输出不受UVLO电路的影响，EA正常工作；当VIN输入端电压低于UVLO阈值电压时，来自VREF输入端的采样电压作用在P沟道增强型MOS管PM7的栅极，PM7管的栅源电压差小于自身的阈值电压，PM7管不能导通，N沟道增强型MOS管NM3将反相器输入端拉低，经过反相器后到达N沟道增强型MOS管NM1的栅极为高，开关管NM1导通，拉低 N沟道增强型MOS管NM8的栅极电压，NM8管关闭，整个电路VOUT被拉高，EA 无法正常工作，VOUT无法驱动下级的PMOS功率管。
所述基于电压控制的应用于EA电路的UVLO保护电路的EA电路用等效EA电路代替，其中等效EA电路中的EA输入端分别与P沟道增强型MOS管PM3和PM7 匹配。
综上，本发明提出的一种基于电压控制的应用于EA模块的UVLO保护电路，只需在基准电路和输入电路之间加入UVLO控制电路，通过判断VIN电压是否达到UVLO电压来控制电路关断。可以对后续电路精确控制，有效避免环路在启动过程中过冲问题和掉电过程的回勾问题。而且电路设计简单，相比传统UVLO电路不需要设计比较器和分压电阻，大大减小芯片的占用面积，节约成本，并且自身工作时功耗很低，电路工作稳定。
上述解释说明仅为本发明的较佳实施例，和其中技术原理的基本阐述。工作于本技术领域的工程人员应明白，本发明中所涉及的技术范围，并不限制于以上技术的解释说明方案，同时也包括在所述本发明的技术范围内，由上述发明技术方案或等同方案进行任意组合而形成的其它发明方案，例如与本发明中公开的(但不限于)具有类似功能的技术进行替换更改而形成的技术方案。
Claims (2)
1.一种基于电压控制的应用于EA电路的UVLO保护电路，其特征在于：
所述基于电压控制的应用于EA电路的UVLO保护电路，包括P沟道增强型MOS管PM1-PM10，N沟道增强型MOS管NM1-NM8，偏置电路模块，反相器模块，VIN输入端口、VREF基准输入端口、VFB反馈电压输入端口和VOUT输出端口；
所述P沟道增强型MOS管PM1源极连接VIN输入端口，栅极漏极连接偏置电路模块、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM3栅极和P沟道增强型MOS管PM4栅极；所述P沟道增强型MOS管PM2源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM3栅极、P沟道增强型MOS管PM4栅极，漏极连接N沟道增强型MOS管NM2的栅极漏极和N沟道增强型MOS管NM3的栅极；所述P沟道增强型MOS管PM3源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM4栅极，漏极连接P沟道增强型MOS管PM7源极；所述P沟道增强型MOS管PM4源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM3栅极，漏极连接P沟道增强型MOS管PM9和PM10源极；其中P沟道增强型MOS管PM1-PM4构成电流镜电路；
所述P沟道增强型MOS管PM5源极连接VIN输入端口，栅极漏极连接P沟道增强型MOS管PM6栅极和N沟道增强型MOS管NM4漏极；所述P沟道增强型MOS管PM6源极连接VIN输入端口，栅极连接P沟道增强型MOS管PM5栅极和N沟道增强型MOS管NM4漏极，漏极连接N沟道增强型MOS管NM7漏极；所述P沟道增强型MOS管PM7源极连接P沟道增强型MOS管PM3漏极，栅极连接VREF基准电压输入端口和P沟道增强型MOS管PM10栅极，漏极连接N沟道增强型MOS管NM3漏极和反相器电路模块输入端口；所述P沟道增强型MOS管PM8源极连接VIN输入端口，栅极连接P沟道增强型MOS管PM6漏极和N沟道增强型MOS管NM7漏极，漏极连接VOUT输出端口和N沟道增强型MOS管NM8漏极；所述P沟道增强型MOS管PM9源极连接P沟道增强型MOS管PM10源极和P沟道增强型MOS管PM4漏极，栅极连接VFB输入端口，漏极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述P沟道增强型MOS管PM10源极连接P沟道增强型MOS管PM9源极和P沟道增强型MOS管PM4漏极，栅极连接VREF输入端口，漏极连接N沟道增强型MOS管NM6栅极漏极和N沟道增强型MOS管NM7栅极；其中P沟道增强型MOS管PM5和PM6主要作用分别为N沟道增强型MOS管NM4和NM7提供偏置电流，N沟道增强型MOS管NM8作为P沟道增强型MOS管PM8支路的负载，P沟道增强型MOS管PM9和PM10构成EA输入对电路；
所述N沟道增强型MOS管NM1栅极连接反相器电路模块输出端口，源极接地，漏极连接P沟道增强型MOS管PM9漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述N沟道增强型MOS管NM2源极接地，栅极漏极连接P沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM3的栅极；所述N沟道增强型MOS管NM3源极接地，栅极连接P沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM2的栅极漏极，漏极连接P沟道增强型MOS管PM7漏极和反相器输入端口；所述N沟道增强型MOS管NM4源极接地，栅极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM5栅极漏极、N沟道增强型MOS管NM8栅极和P沟道增强型MOS管PM9漏极，漏极连接P沟道增强型MOS管PM5栅极漏极和P沟道增强型MOS管PM5栅极；所述N沟道增强型MOS管NM5源极接地，栅极漏极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM8栅极和P沟道增强型MOS管PM9漏极；所述N沟道增强型MOS管NM6源极接地，栅极漏极连接N沟道增强型MOS管NM7栅极和P沟道增强型MOS管PM10漏极；所述N沟道增强型MOS管NM7源极接地，栅极连接N沟道增强型MOS管NM6栅极漏极和P沟道增强型MOS管PM10漏极，漏极连接P沟道增强型MOS管PM6漏极和P沟道增强型MOS管PM8栅极；所述N沟道增强型MOS管NM8源极接地，栅极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和P沟道增强型MOS管PM9漏极，漏极连接N沟道增强型MOS管NM8漏极和VOUT输出端口；其中N沟道增强型MOS管NM1为开关管，N沟道增强型MOS管NM2和NM3构成偏置电路，为P沟道增强型MOS管PM7漏极提供偏置电流，N沟道增强型MOS管NM4和NM5构成偏置电路，NM5做P沟道增强型MOS管PM9支路的负载，N沟道增强型MOS管NM6和NM7构成偏置电路，NM6做P沟道增强型MOS管PM10支路的负载；
其中P沟道增强型MOS管PM2、PM3、PM7，N沟道增强型MOS管NM1-NM3和反相器模块构成UVLO保护电路，P沟道增强型MOS管PM4、PM5、PM6、PM8-PM10，N沟道增强型MOS管NM4-NM8构成EA电路；
所述基于电压控制的应用于EA电路的UVLO保护电路的UVLO阈值电压为：
VUVLO＝VDS4+VGS10+VREF (1)
其中VDS4为P沟道增强型MOS管PM4的源漏端电压，VGS10为P沟道增强型MOS管PM10的栅源端电压，VREF为电路的基准电压，在电路设计中P沟道增强型MOS管PM7与P沟道增强型MOS管PM10匹配，P沟道增强型MOS管PM3和PM4匹配，则UVLO阈值电压表示为：
VUVLO＝VDS3+VGS7+VREF (2)
其中VDS3为P沟道增强型MOS管PM3的源漏端电压，VGS7为P沟道增强型MOS管PM7的栅源端电压，当VIN端电压大于UVLO电压时，EA电路中EA输入端的P沟道增强型MOS管PM9和P沟道增强型MOS管PM10支路导通，比较器正常工作，来自VREF输入端的采样电压作用在P沟道增强型MOS管PM7的栅极，PM7管的栅源电压差大于自身的阈值电压，PM7管导通，P沟道增强型MOS管PM3拉电流的能力大于N沟道增强型MOS管NM3拉电流的能力，将反相器输入端拉高，经过反相器后达到N沟道增强型MOS管NM1的栅极为低，NM1管关闭，EA的输出不受UVLO电路的影响，EA正常工作；当VIN输入端电压低于UVLO阈值电压时，来自VREF输入端的采样电压作用在P沟道增强型MOS管PM7的栅极，PM7管的栅源电压差小于自身的阈值电压，PM7管不能导通，N沟道增强型MOS管NM3将反相器输入端拉低，经过反相器后到达N沟道增强型MOS管NM1的栅极为高，开关管NM1导通，拉低N沟道增强型MOS管NM8的栅极电压，NM8管关闭，整个电路VOUT被拉高，EA无法正常工作，VOUT无法驱动下级的PMOS功率管。
2.根据权利要求1所述的一种基于电压控制的应用于EA电路的UVLO保护电路，其特征在于：
所述基于电压控制的应用于EA电路的UVLO保护电路的EA电路用等效EA电路代替，其中等效EA电路中的EA输入端分别与P沟道增强型MOS管PM3和PM7匹配。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910324844.4A CN110011526B (zh) | 2019-04-22 | 2019-04-22 | 一种基于电压控制的应用于ea电路的uvlo保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910324844.4A CN110011526B (zh) | 2019-04-22 | 2019-04-22 | 一种基于电压控制的应用于ea电路的uvlo保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110011526A CN110011526A (zh) | 2019-07-12 |
| CN110011526B true CN110011526B (zh) | 2024-03-12 |
Family
ID=67173415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910324844.4A Active CN110011526B (zh) | 2019-04-22 | 2019-04-22 | 一种基于电压控制的应用于ea电路的uvlo保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110011526B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112087133B (zh) * | 2019-11-21 | 2022-02-11 | 苏州瑞铬优电子科技有限公司 | 一种用于dc/dc转换电路的高电压使能控制电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007334847A (ja) * | 2006-06-19 | 2007-12-27 | Seiko Npc Corp | 基準電圧生成回路 |
| CN106300248A (zh) * | 2016-08-31 | 2017-01-04 | 电子科技大学 | 一种电流控制方式的欠压保护电路 |
| CN208188720U (zh) * | 2018-05-19 | 2018-12-04 | 丹阳恒芯电子有限公司 | 一种超低功耗基准电路 |
| CN208188714U (zh) * | 2018-05-30 | 2018-12-04 | 丹阳恒芯电子有限公司 | 一种低压基准电路 |
| CN109283963A (zh) * | 2018-11-06 | 2019-01-29 | 西安拓尔微电子有限责任公司 | 一种uvlo保护电路 |
| CN210111590U (zh) * | 2019-04-22 | 2020-02-21 | 西安拓尔微电子有限责任公司 | 一种基于电压控制的应用于ea电路的uvlo保护电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI281787B (en) * | 2003-11-25 | 2007-05-21 | Sanyo Electric Co | Oscillation circuit |
-
2019
- 2019-04-22 CN CN201910324844.4A patent/CN110011526B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007334847A (ja) * | 2006-06-19 | 2007-12-27 | Seiko Npc Corp | 基準電圧生成回路 |
| CN106300248A (zh) * | 2016-08-31 | 2017-01-04 | 电子科技大学 | 一种电流控制方式的欠压保护电路 |
| CN208188720U (zh) * | 2018-05-19 | 2018-12-04 | 丹阳恒芯电子有限公司 | 一种超低功耗基准电路 |
| CN208188714U (zh) * | 2018-05-30 | 2018-12-04 | 丹阳恒芯电子有限公司 | 一种低压基准电路 |
| CN109283963A (zh) * | 2018-11-06 | 2019-01-29 | 西安拓尔微电子有限责任公司 | 一种uvlo保护电路 |
| CN210111590U (zh) * | 2019-04-22 | 2020-02-21 | 西安拓尔微电子有限责任公司 | 一种基于电压控制的应用于ea电路的uvlo保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110011526A (zh) | 2019-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8129966B2 (en) | Voltage regulator circuit and control method therefor | |
| CN1900875B (zh) | 电压调节器 | |
| JP4889398B2 (ja) | 定電圧電源回路 | |
| US10281943B1 (en) | Low dropout regulator with a controlled startup | |
| CN102074942B (zh) | 一种过流保护电路 | |
| US9098100B2 (en) | Voltage regulator with improved reverse current protection | |
| JP2006178539A (ja) | 過電流保護回路及び直流電源装置 | |
| JP2003044151A (ja) | 電圧レギュレータ及び半導体集積回路 | |
| US11966245B2 (en) | Voltage reference source circuit and low power consumption power supply system | |
| CN109474060B (zh) | 双电源切换系统及切换方法 | |
| JP2010009547A (ja) | シリーズレギュレータ回路、電圧レギュレータ回路、及び半導体集積回路 | |
| CN111316188B (zh) | 一种低压差线性稳压系统 | |
| CN210111590U (zh) | 一种基于电压控制的应用于ea电路的uvlo保护电路 | |
| CN114167933A (zh) | 低功耗快速瞬态响应的低压差线性稳压器电路 | |
| CN110011526B (zh) | 一种基于电压控制的应用于ea电路的uvlo保护电路 | |
| CN210428229U (zh) | 一种集成电路和低压差线性稳压电路 | |
| EP3200351B1 (en) | Io interface level shift circuit, io interface level shift method and storage medium | |
| CN110989756B (zh) | 基于恒定功率保护的低压差线性稳压器 | |
| CN116126080B (zh) | 源极跟随器电路和低压差线性稳压器 | |
| CN114756078B (zh) | 一种集成电路芯片高精度稳压电源电路 | |
| CN113359928A (zh) | 一种电压产生电路 | |
| CN114024434A (zh) | 一种用于电源管理芯片的软启动及漏电防护电路 | |
| CN112667019A (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
| CN109885122B (zh) | 一种用于低电压低压差ldo的限流电路 | |
| CN116048173B (zh) | Ldo折返限流保护电路及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant after: Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant before: Xi'an Tuoer Microelectronics Co.,Ltd. Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant after: Xi'an Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant before: XI'AN TUOER MICROELECTRONICS Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |