JP2003044151A - 電圧レギュレータ及び半導体集積回路 - Google Patents
電圧レギュレータ及び半導体集積回路Info
- Publication number
- JP2003044151A JP2003044151A JP2001229374A JP2001229374A JP2003044151A JP 2003044151 A JP2003044151 A JP 2003044151A JP 2001229374 A JP2001229374 A JP 2001229374A JP 2001229374 A JP2001229374 A JP 2001229374A JP 2003044151 A JP2003044151 A JP 2003044151A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- constant current
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/618—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series and in parallel with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
作解析が困難な電圧レギュレータを提供する。 【解決手段】 出力ノードNOに接続される負荷回路に
流れる負荷電流が、定電流回路40の供給能力を越えた
ときには、この定電流回路40に並列に接続されたPM
OS31から不足分の負荷電流が供給される。一方、負
荷回路に流れる負荷電流が、定電流回路40の供給電流
以下のときには、余剰分の電流がNMOS32を介して
接地電位GNDに流される。定電流回路40の供給能力
を、最大負荷電流以下の適切な値に設定することによ
り、消費電力の僅かな増加で、電源電圧VDDから供給
する電流の変動を抑えることが可能になる。これによ
り、電流信号波形のモニタによる負荷回路の動作解析を
困難にすることができる。
Description
(以下、「IC」という)と、ICカード等に用いられ
る電圧レギュレータに関するものである。
ム構成図である。このICカードは、個人情報等のデー
タを記憶するためのEEPROM(電気的に消去可能な
不揮発性メモリ)1と、データ処理を行うためのCPU
(中央処理装置)やRAM,ROM等のメモリを備えた
内部ロジック部2を有している。更に、このICカード
は、外部から与えられる電源電圧VDDを調整して、内
部ロジック部2に一定の電圧VREG を供給するための電
圧レギュレータ3と、この電圧VREG の基準となる基準
電圧VRや定電流制御信号CSを生成するバンドギャッ
プ4を有している。
られている従来の電圧レギュレータの構成図であり、そ
れぞれシリーズ型及びシャント型と呼ばれるものであ
る。
端子に基準電圧VRが与えられる差動型の増幅回路Aを
有している。増幅回路Aの出力側はP型MOSトランジ
スタM1のゲートに接続されている。トランジスタM1
のソースには電源電圧VDDが与えられ、ドレインは出
力ノードN1に接続されている。出力ノードN1と接地
電位GNDの間には、抵抗R1,R2による分圧回路が
接続され、この分圧回路で生成された比較電圧VCが、
増幅回路Aの+入力端子に与えられるようになってい
る。
を発生するための定電流制御信号CSが与えられると共
に、出力ノードN1の信号が位相補償用のコンデンサC
1を介して与えられるようになっている。更に、出力ノ
ードN1と接地電位GND間には、電圧平滑用のコンデ
ンサC2が接続されている。
1の電圧VREG が、抵抗R1,R2で分圧されて比較電
圧VC(=VREG ×R2/(R1+R2))として増幅
回路Aの+入力端子に与えられ、−入力端子に与えられ
る基準電圧VRとの差の電圧が増幅されて出力される。
も高ければ、増幅回路Aの出力電圧VOは高くなり、ト
ランジスタM1の内部抵抗(ソース・ドレイン間抵抗)
が増加し、出力ノードN1の電圧VREG が低下する。逆
に、比較電圧VCが基準電圧VRよりも低ければ、増幅
回路Aの出力電圧VOは低くなり、トランジスタM1の
内部抵抗が減少して、出力ノードN1の電圧VREG は上
昇する。
比較電圧VCと基準電圧VRが一致する状態で、出力ノ
ードN1の電圧VREG が安定する。従って、VREG =V
R×(1+R1/R2)となる。なお、フィードバック
動作による出力ノードN1の電圧変動は、コンデンサC
1を介して増幅回路Aに帰還され、発振状態となること
が防止される。また、出力ノードN1に接続される負荷
の微小な電流変動は、コンデンサC2によって吸収さ
れ、この出力ノードN1の電圧VREG はほぼ一定に保持
される。
(a)中のトランジスタM1に代えて、電源電圧VDD
から出力ノードN1に一定の電流を供給する定電流回路
Bを設けると共に、この出力ノードN1と接地電位GN
Dとの間に、増幅回路Aの出力電圧VOで制御されるN
型のMOSトランジスタM2を設けたものである。
によって、電源電圧VDDから出力ノードN1に常に一
定の電流が供給される。ここで、出力ノードN1に接続
される負荷に流れる電流が減少すると、出力ノードN1
の電圧VREG は上昇する。これにより、増幅回路Aの出
力電圧VOが上昇してトランジスタM2の内部抵抗が減
少し、このトランジスタM2に流れる電流が増加する。
逆に、負荷に流れる電流が増加すると、出力ノードN1
の電圧VREG が低下する。これにより、増幅回路Aの出
力電圧VOが低下してトランジスタM2の内部抵抗が増
加し、このトランジスタM2に流れる電流が減少する。
このような、フィードバック動作により、出力ノードN
1に接続される負荷に流れる電流と、トランジスタM2
に流れる電流の和が常に一定となるように制御され、出
力ノードN1の電圧VREG が安定する。
電圧レギュレータでは、次のような課題があった。例え
ば、入力側の電源電圧VDDが5V、出力ノードN1の
電圧VREG が3Vで、負荷電流が0〜10mAで変動す
る場合、図3(a)のシリーズ型の電圧レギュレータで
は、電源電圧VDDから負荷電流に対応して0〜10m
Aの電流が供給される。従って、直列に挿入されるトラ
ンジスタM1での電圧降下(2V)と負荷電流の積が損
失となり、消費電力の観点からは問題は無い。
流が、負荷電流に対応しているため、供給される電流の
変化を外部からモニタすることにより、ICカードの内
部ロジック部の動作を解析することが可能になってしま
うという問題があった。
er Analysis /Simple Power Analysis)等の進んだ解析
技術を使用した場合、セキュリティ上守られるべき秘密
データが、電源電流波形から解読されてしまうという問
題が発生するおそれがある。
ュレータでは、定電流回路Bによって、電源電圧VDD
から常に一定の電流が流れるため、電源電流波形のモニ
タによって内部の状態が解読されるおそれはない。しか
し、このために実際の負荷電流に関係なく、常に10m
Aを越える電流を供給する必要があり、消費電力の観点
で問題があった。
を解決し、消費電力の増加が少なく、かつ負荷回路の動
作解析が困難な電圧レギュレータ及びICを提供するも
のである。
に、本発明の内の第1の発明は、電圧レギュレータにお
いて、電源電圧が与えられる入力ノードと負荷が接続さ
れる出力ノードの間に設けられ、該出力ノードに一定電
流を供給する定電流回路と、前記定電流回路に対して並
列に設けられ、前記負荷の電流が前記一定電流より多い
ときにその不足分の電流を供給する第1のトランジスタ
と、前記出力ノードと共通電位の間に設けられ、前記負
荷の電流が前記一定電流より少ないときにその余剰分の
電流を該共通電位に流す第2のトランジスタと、前記出
力ノードの出力電圧が一定の電圧となるように前記第1
及び第2のトランジスタの導通状態を制御する制御手段
とを備えている。
段を、出力電圧を分圧して第1の分圧電圧及び該第1の
分圧電圧より低い第2の分圧電圧を生成する分圧回路
と、第1の分圧電圧と基準電圧との差の電圧を増幅して
第1のトランジスタを制御する第1の増幅回路と、第2
の分圧電圧と基準電圧との差の電圧を増幅して第2のト
ランジスタを制御する第2の増幅回路とで構成してい
る。
に電圧レギュレータを構成したので、次のような作用が
行われる。
定電流より多いときには、制御手段で制御される第1の
トランジスタから不足分の電流が供給され、出力ノード
の電圧は一定の電圧となるように制御される。一方、負
荷の電流が定電流回路から供給される一定電流より少な
いときには、制御手段で制御される第2のトランジスタ
によってから余剰分の電流が共通電位に流され、出力ノ
ードの電圧は一定の電圧となるように制御される。
圧レギュレータにおいて、制御信号が与えられたときに
定電流回路と第2のトランジスタに流れる電流を停止さ
せるスイッチ手段を設けている。
われる。制御信号が与えられると、スイッチ手段によっ
て定電流回路と第2のトランジスタに流れる電流が停止
させられる。これにより、負荷の電流はすべて第1のト
ランジスタから供給され、出力ノードの電圧が一定の電
圧となるように制御される。
ータにおいて、制御信号が与えられたときに定電流回路
と第2のトランジスタに流れる電流を停止させるスイッ
チ手段を設けている。更に、第2の増幅回路を、制御信
号が与えられたときに増幅動作を停止するように構成し
ている。
われる。制御信号が与えられると、スイッチ手段によっ
て定電流回路と第2のトランジスタに流れる電流が停止
させられ、第2の増幅回路の増幅動作は停止させられ
る。そして、負荷の電流はすべて第1のトランジスタか
ら供給され、出力ノードの電圧が一定の電圧となるよう
に制御される。
ータにおいて、待機信号または制御信号が与えられたと
きに定電流回路と第2のトランジスタに流れる電流を停
止させるスイッチ手段を設けている。更に、第1の増幅
回路を、待機信号が与えられたときに低消費電流モード
となり、第2の増幅回路を、待機信号または制御信号が
与えられたときに増幅動作を停止するように構成してい
る。
われる。制御信号が与えられると、スイッチ手段によっ
て定電流回路と第2のトランジスタに流れる電流が停止
させられ、第2の増幅回路の増幅動作は停止させられ
る。そして、負荷の電流はすべて第1のトランジスタか
ら供給され、出力ノードの電圧が一定の電圧となるよう
に制御される。また、待機信号が与えられると、定電流
回路と第2のトランジスタに流れる電流が停止させら
れ、第2の増幅回路の増幅動作は停止させられる。そし
て、負荷の電流は低消費電流モードで制御される第1の
トランジスタから供給される。
が供給される入力ノードと、第1のノードと接続される
出力ノードと、前記第1の電圧よりも低い第2の電圧が
供給される第2のノードと、前記入力ノードと前記第1
のノードと接続される定電流源と、第1の制御信号の電
圧レベルに応じて、前記入力ノードと前記第1のノード
との間に流れる電流量を制御する第1の調整手段と、第
2の制御信号の電圧レベルに応じて、前記第1のノード
と前記第2のノードとの間を流れる電流量を制御する第
2の調整手段とを有している。
て、基準電圧と第1の分圧電圧との電圧差を増幅し、前
記第1の制御信号を出力する第1の増幅手段と、前記基
準電圧と第2の分圧電圧との電圧差を増幅し、前記第2
の制御信号を出力する第2の増幅手段とを設けている。
て、第1の調整手段をPMOSトランジスタで構成し、
第2の調整手段をNMOSトランジスタで構成してい
る。
明の第1の実施形態を示す電圧レギュレータの構成図で
ある。この電圧レギュレータは、−入力端子に基準電圧
VRが与えられ、+入力端子に比較電圧VCが与えられ
る差動型の増幅回路101,102を有している。増幅
回路101,102はいずれも同じ構成で、その出力側
は、それぞれPチャネルMOSトランジスタ(以下、
「PMOS」という)31とNチャネルMOSトランジ
スタ(以下、「NMOS」という)32のゲートに接続
されている。PMOS31のソースには電源電圧VDD
が与えられ、ドレインは出力ノードNOに接続されてい
る。NMOS32のドレインは出力ノードNOに接続さ
れ、ソースが接地電位GNDに接続されている。
で一定の電流を発生するための定電流制御信号CSが与
えられている。更に、増幅回路101,102には、発
振状態とならずに安定した動作が行われるように、出力
ノードNOからそれぞれ位相補償用のコンデンサ33,
34を介して、位相補償信号PSが与えられるようにな
っている。
は、例えば平均負荷電流の1/2程度の一定電流を流す
ように設定された定電流回路40が接続されている。ま
た、出力ノードNOと接地電位GNDの間には、電圧平
滑用のコンデンサ35が接続されている。
間には、抵抗36,37による分圧回路が接続され、こ
の分圧回路で生成された比較電圧VCが、増幅回路10
1,102の+入力端子に与えられるようになってい
る。そして、出力ノードNOから、図示しない負荷回路
に対して、所望の一定電圧に調整された電圧VREG が出
力されるようになっている。
と定電流回路の一例を示す回路図である。この増幅回路
は、図4(a)に示すように、差動入力部を構成するP
MOS11,12を有しており、これらのPMOS1
1,12のゲートに、それぞれ基準電圧VRと比較電圧
VCが与えられるようになっている。PMOS11,1
2のソースは、共通接続されてPMOS13を介して電
源電圧VDDに接続されている。PMOS13のゲート
には定電流制御信号CSが与えられ、このPMOS13
を介して一定の電流が、PMOS11,12に供給され
るようになっている。PMOS11,12のドレイン
は、それぞれ順方向にダイオード接続されたNMOS1
4,15を介して接地電位GNDに接続されている。
Sに基づいて一定の電流を流すように構成されたPMO
S16を有しており、このPMOS16のソースが電源
電圧VDDに、ドレインがノードN11に接続されてい
る。ノードN11には、NMOS17のドレインとゲー
トが接続され、このNMOS17のソースがNMOS1
8のドレインとゲートに接続されている。そして、NM
OS18のソースは、接地電位GNDに接続されてい
る。
が接続され、このNMOS19のソースは、NMOS2
0を介して接地電位GNDに接続されている。また、N
MOS20のゲートは、NMOS14のゲートと共にこ
のNMOS14のドレインに接続され、ここに位相補償
信号PSが与えられるようになっている。NMOS19
のドレインは、PMOS21のドレインとゲートに接続
され、このPMOS21のソースが電源電圧VDDに接
続されている。
ゲートが接続され、このNMOS22のソースは、NM
OS23を介して接地電位GNDに接続されている。ま
た、NMOS23のゲートは、NMOS15のゲートと
共にこのNMOS15のドレインに接続されている。N
MOS22のドレインは、PMOS24のドレインに接
続され、このPMOS24のソースとゲートが、それぞ
れ電源電圧VDDとPMOS21のドレインに接続され
ている。
MOS11,12に入力される基準電圧VRと比較電圧
VCの差の電圧が増幅され、NMOS22とPMOS2
4のドレインの接続点から出力電圧VOが出力されるよ
うになっている。
うに、定電流制御信号CSに基づいて一定の電流を流す
ように構成されたPMOS41を有しており、このPM
OS41のソースが電源電圧VDDに、ドレインがNM
OS42のドレインとゲートに接続されている。NMO
S42のソースは接地電位GNDに接続されている。
NMOS42に対して電流ミラー回路を構成するNMO
S43のゲートが接続されている。NMOS43のソー
スは接地電位GNDに接続され、ドレインはPMOS4
4のドレインとゲートに接続されている。PMOS44
のソースは電源電圧VDDに接続されている。
PMOS44に対して電流ミラー回路を構成するPMO
S45のゲートが接続されている。PMOS45のソー
スは電源電圧VDDに接続され、ドレインは電圧レギュ
レータの出力ノードNOに接続されるようになってい
る。
タのゲート幅とゲート長のディメンジョンを所定の比率
になるように構成することにより、所望の一定電流を出
力ノードNOに供給するようになっている。例えば、定
電流制御信号CSに基づいてPMOS41及びNMOS
42に50μAの電流が流れると、このNMOS42に
流れる電流に比例してNMOS43には500μAの電
流が流れる。これにより、PMOS44にも500μA
の電流が流れ、このPMOS44に流れる電流に比例し
て、NMOS45には5mAの電流が流れる。そして、
出力ノードNOに5mAの一定電流が供給される。
ノードNOに、例えば所要の電圧VREG が3Vで、負荷
電流が0〜10mAの範囲で変化する図示しない負荷回
路が接続される。
VDDが供給され、安定した基準電圧VRと定電流制御
信号CSが与えられると、定電流回路40を介して例え
ば5mAの一定電流が出力ノードNOに供給される。
VO1によって、定電流回路40に並列に接続された電
流源であるPMOS31のゲートが制御される。また、
増幅回路102の出力電圧VO2によって、負荷回路に
並列に接続されたNMOS32のゲートが制御される。
力ノードNOの電圧が抵抗36,37で分圧され、比較
電圧VCとして与えられると共に、この出力ノードNO
が所要の電圧VREG となるように設定された基準電圧V
Rが与えられている。
となった状態で、増幅回路101の出力電圧VO1と、
増幅回路102の出力電圧VO2が安定し、安定した一
定の電圧VREG が出力される。
流回路40を介して5mAが供給され、PMOS31を
介して不足分の5mAが供給される。そして、NMOS
32はオフ状態となる。
31はオフ状態となり、定電流回路40から出力ノード
NOに供給された5mAの内、1mAが負荷回路に供給
され、余剰分の4mAはNMOS32を介して接地電位
GNDに流れる。
レギュレータは、定電流回路40に並列にPMOS31
を設けると共に、負荷回路に並列にNMOS32を設
け、出力ノードNOが電圧VREG となるように、これら
のPMOS31とNMOS32を制御するように構成し
ている。
定電流回路40の能力を越えない限り、電源電圧VDD
から供給される電流が一定値となるので、電源電流波形
のモニタによる負荷回路の内部状態の解析が不可能にな
る。
越えたときには、その不足分だけをPMOS31から供
給するので、電源電圧VDDから供給される電流の変動
は少なく、負荷回路の内部状態の解析は非常に困難であ
る。
に設定することにより、消費電力をほとんど増加させ
ず、かつ負荷回路の動作解析が困難な電圧レギュレータ
が得られる。
の実施形態を示す電圧レギュレータの構成図であり、図
1中の要素と共通の要素には共通の符号が付されてい
る。
ードNOと接地電位GND間に直列接続された抵抗3
6,37の間に、抵抗38を挿入したものである。この
抵抗36,38の値の合計は、図1中の抵抗36の値と
同じ値に設定されている。抵抗36,38の接続箇所の
比較電圧VC1を増幅回路101の+入力端子に与え、
抵抗38,37の接続箇所の比較電圧VC2を増幅回路
102の+入力端子に与えるように構成している。
のオフセットのばらつき電圧以上の電位差を、これらの
増幅回路101,102の+入力端子に与えることがで
きるような値に設定されている。なお、抵抗36,3
8,37の抵抗比は、出力ノードNOの電圧VREG に対
し、比較電圧VC2が基準電圧VRのレベルと等しくな
るような分圧比が設定される。即ち、抵抗36,38,
37の値をそれぞれR36,R38,R37とすると、次式の
ようになる。 VR=VREG ×R37/((R36+R38)+R37)
回路102よりも大きく設定されている。その他の構成
は、図1と同様である。
Vが供給され、基準電圧VR、定電流制御信号CS、定
電流回路40が安定すると、増幅回路101の出力電圧
VO1は、比較電圧VC1が基準電圧VRと同レベルに
なるように、電流源であるPMOS31のゲートを制御
しようとする。また、増幅回路102の出力電圧VO2
は、比較電圧VC2が基準電圧VRと同レベルになるよ
うに、NMOS32のゲートを制御する。
2よりも駆動能力があるため、比較電圧VC2が基準電
圧VRと同レベルになる。そして、抵抗38を設けたこ
とにより、比較電圧VC1は基準電圧VRに対して若干
高いレベルになる。従って、電圧VREG は、増幅回路1
02及びNMOS32によって一定の電圧になり、内部
電圧として内部に供給されるようになる。
いため、増幅回路101の出力電圧VO1は“H”レベ
ルであり、電流源であるPMOS31は“OFF”状態
である。即ち、通常では、内部への電流供給は定電流回
路40のみから行われることになる。
給能力を越えると、電圧VREG は徐々に下がり、そのう
ちに比較電圧VC1は基準電圧VRに近付く。比較電圧
VC1が基準電圧VRを下回ると、増幅回路101の出
力電圧VO1は低下し、電流源であるPMOS31を
“ON”にさせ、比較電圧VC1を上げようとする。即
ち、内部回路の電流消費が定電流回路40の供給能力を
越えた場合は、2つの増幅回路101,102、PMO
S31及びNMOS32によって、出力ノードNOの電
圧VREG が制御される。
レギュレータは、増幅回路101に与える比較電圧VC
1を、増幅回路102に与える比較電圧VC2よりも高
くなるように設定している。これにより、PMOS31
よりもNMOS32の制御が優先され、内部回路への電
流供給は定電流回路40から供給される。従って、定電
流回路40の供給能力を越えた時にのみ、PMOS31
から電流が供給されるので、内部電流消費のモニタが困
難になり、更にセキュリティ対策の効果が大きくなると
いう利点がある。
の実施形態を示す電圧レギュレータの構成図であり、図
5中の要素と共通の要素には共通の符号が付されてい
る。
路102に代えて、制御信号S1によって動作が制御さ
れる増幅回路10Aを設けている。また、定電流回路4
0に直列に、制御信号S1によってオン/オフ制御され
るスイッチ用のPMOS51を設けると共に、増幅回路
10Aの出力側と接地電位GNDの間に、この制御信号
S1によってオン/オフ制御されるスイッチ用のNMO
S52を設けている。その他の構成は、図5と同様であ
る。
示す回路図であり、図4(a)中の要素と共通の要素に
は共通の符号が付されている。この増幅回路10Aは、
図4(a)の増幅回路に、NMOS25、PMOS2
6,27、及びインバータ28を追加したものである。
GNDの間に接続され、制御信号S1によってゲートが
制御されるようになっている。PMOS26は、PMO
S11,12のソースとPMOS13のドレインの間に
挿入され、制御信号S1によってゲートが制御されるよ
うになっている。また、PMOS27は、PMOS24
のゲートとソースの間に接続され、制御信号S1をイン
バータ28で反転した信号によってゲートが制御される
ようになっている。
ル“L”のとき、PMOS51はオン、NMOS52は
オフとなる。また、増幅回路10Aでは、NMOS25
とPMOS27がオフとなり、PMOS26はオンとな
る。従って、制御信号S1が“L”のときの図6の電圧
レギュレータの動作は、図5の電圧レギュレータと同じ
である。
き、PMOS51はオフ、NMOS52はオンとなる。
これにより、定電流回路40が切り離されると共に、増
幅回路10Aの出力側が“L”に固定されてNMOS3
2がオフとなる。また、増幅回路10Aでは、NMOS
25とPMOS27がオンとなり、PMOS26はオフ
となり、この増幅回路10A内のほとんどの電流経路が
カットオフされる。
の電源レギュレータは、図3(a)の従来のシリーズ型
の電源レギュレータと同様の構成となる。
レギュレータは、制御信号S1に応じて、定電流回路4
0を切り離すためのPMOS51と、出力ノードNOに
並列に接続されたNMOS32をオフ状態にするための
NMOS52を有すると共に、この制御信号S1によっ
てほとんどの動作が停止される増幅回路10Aを有して
いる。このため、第2の実施形態と同様の利点に加え
て、セキュリティ上問題とならない動作状態の場合に
は、制御信号S1を“H”に設定することにより、シリ
ーズ型の電源レギュレータを構成することが可能にな
り、更に消費電力を削減することができるという利点が
ある。
の実施形態を示す電圧レギュレータの構成図であり、図
6中の要素と共通の要素には共通の符号が付されてい
る。
路101に代えて、待機信号SAによって動作が制御さ
れる増幅回路10Bを設けている。また、待機信号SA
と制御信号SBの論理和を取るための論理和ゲート(以
下、「OR」という)53を設け、このOR53の出力
信号によって増幅回路10A、PMOS51及びNMO
S52を制御するようにしている。その他の構成は、図
6と同様である。
示す回路図であり、図4(a)中の要素と共通の要素に
は共通の符号が付されている。
回路に、直列接続されたPMOS29a,29bを追加
すると共に、PMOS13に代えて電流容量の少ないP
MOS13aを設けたものである。PMOS13aのゲ
ート幅は、増幅回路10BによってPMOS31を駆動
できる最小の寸法に設定され、このPMOS13aとP
MOS29aのゲート幅の合計が、MOS13のゲート
幅に等しくなるように構成されている。
に接続され、ドレインはPMOS29bのソースに接続
されている。更に、PMOS29bのドレインは、PM
OS13aのドレインに接続されている。そして、PM
OS29a,29bのゲートには、定電流制御信号CS
と制御信号SAがそれぞれ与えられるようになってい
る。その他の構成は、図4(a)と同様である。
信号SBが共に“L”のとき、PMOS51はオン、N
MOS52はオフとなる。また、増幅回路10Aでは、
NMOS25とPMOS27がオフとなり、PMOS2
6はオンとなる。更に、増幅回路10Bでは、PMOS
29bがオンとなり、2つのPMOS13a,29aが
並列に接続される。従って、待機信号ASと制御信号S
Bが“L”のときの図8の電圧レギュレータの動作は、
図5の電圧レギュレータと同じである。
“H”のとき、PMOS51はオフとなり、NMOS5
2はオンとなる。これにより、定電流回路40が切り離
されると共に、増幅回路10Aの出力側が“L”に固定
されてNMOS32がオフとなる。また、増幅回路10
Aでは、NMOS25とPMOS27がオンとなり、P
MOS26はオフとなり、この増幅回路10A内のほと
んどの電流経路がカットオフされる。更に、増幅回路1
0Bでは、PMOS29bがオンとなり、2つのPMO
S13a,29aが並列に接続される。従って、待機信
号が“L”で制御信号SBが“H”のとき、この電源レ
ギュレータは、図3(a)の従来のシリーズ型の電源レ
ギュレータと同様の構成となる。
SBのレベルに関係なく、PMOS51はオフ、NMO
S52はオンとなる。これにより、定電流回路40が切
り離されると共に、増幅回路10Aの出力側が“L”に
固定されてNMOS32がオフとなる。また、増幅回路
10Aでは、NMOS25とPMOS27がオンとな
り、PMOS26はオフとなり、この増幅回路10A内
のほとんどの電流経路がカットオフされる。一方、増幅
回路10Bでは、PMOS29bがオフとなり、PMO
S13bが切り離される、これにより、増幅回路10B
のPMOS31に対する駆動能力が低下すると共に、こ
の増幅回路10Bの消費電力が低減する。従って、制御
信号SAが“L”のとき、この電源レギュレータは、低
消費電力モードのシリーズ型の構成となる。
レギュレータは、待機信号SAに応じて、低消費電力モ
ードとなるように構成された増幅回路10Bを有してい
る。これにより、待機信号SAと制御信号SBにより、
第3の実施形態と同様のセキュリティを必要とする動作
と、セキュリティを必要としない動作に加えて、例えば
待機時に低消費電力モードの動作を行うことができると
いう利点がある。
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。 (a) PMOS31とNMOS32に代えて、バイポ
ーラトランジスタを使用しても良い。
の構成は、図示したものに限定されず、同様の動作が可
能なものであれば、どのような回路構成のものでも適用
可能である。
4の接続箇所は、図示した箇所に限定されず、位相補償
によって増幅回路が発振状態となることを防止すること
ができれば良い。
代えて、出力ノードNOとNMOS32の間にPMOS
を設け、このPMOSをPMOS51と同じように制御
信号S1でオン/オフ制御するようにしても良い。
信号SAで増幅回路10A,10Bを制御するようにし
ても良い。その場合、待機信号SAによって、セキュリ
ティを必要とする動作と、低消費電力動作の2つの動作
モードの切り替えができる。
によれば、一定電流を供給する定電流回路と、これに並
列に設けられた第1のトランジスタと、出力ノードと共
通電位の間に設けられた第2のトランジスタを有してい
る。これにより、負荷の電流が一定電流を越えたときに
第1のトランジスタから不足分の電流が供給される。従
って、消費電力の増加を抑え、かつ負荷電流のモニタに
よる負荷回路の動作解析が困難となる。
準電圧を比較して第1のトランジスタを制御する第1の
増幅回路と、この第1の分圧電圧よりも低い第2の分圧
電圧と基準電圧を比較して第2のトランジスタを制御す
る第2の増幅回路を有している。これにより、第1のト
ランジスタが先に制御されるので、第1と第2のトラン
ジスタを通して電源電圧から共通電位に流れる貫通電流
を防止することができる。
電流回路と第2のトランジスタに流れる電流を停止させ
るスイッチ手段を設けている。これにより、セキュリテ
ィを必要としない適用において、無駄な消費電流を無く
すことができる。
電流回路と第2のトランジスタに流れる電流を停止させ
るスイッチ手段を設けると共に、この制御信号によって
第2の増幅回路の増幅動作を停止するようにしている。
これにより、セキュリティを必要としない適用におい
て、更に、消費電力を低減することができる。
信号に従って定電流回路と第2のトランジスタに流れる
電流を停止させるスイッチ手段を設けると共に、第2の
増幅回路の動作を停止するように構成している。また、
待機信号が与えられたときには、第1の増幅回路を低消
費電流モードとするように構成している。これにより、
セキュリティを必要としない適用において消費電力を低
減することができると共に、待機時には低消費電流モー
ドによって更に消費電力の削減が可能になる。
圧と基準電圧の電圧差に基づいて、入力ノードから第1
のノードに流れる電流を制御する第1の調整手段と、第
2の分圧電圧と基準電圧の電圧差に基づいて第1のノー
ドから第2のノードに流れる電流を制御する第2の調整
手段を有している。これにより、負荷の電流が低電流源
の供給能力を越えたときに第1の調整手段から不足分の
電流が供給される。従って、負荷電流のモニタによる負
荷回路の動作解析が困難となる。
タの構成図である。
る。
路図である。
タの構成図である。
タの構成図である。
ある。
タの構成図である。
ある。
Claims (8)
- 【請求項1】 電源電圧が与えられる入力ノードと負荷
が接続される出力ノードの間に設けられ、該出力ノード
に一定電流を供給する定電流回路と、 前記定電流回路に対して並列に設けられ、前記負荷の電
流が前記一定電流より多いときにその不足分の電流を供
給する第1のトランジスタと、 前記出力ノードと共通電位の間に設けられ、前記負荷の
電流が前記一定電流より少ないときにその余剰分の電流
を該共通電位に流す第2のトランジスタと、 前記出力ノードの出力電圧が一定の電圧となるように前
記第1及び第2のトランジスタの導通状態を制御する制
御手段とを、 備えたことを特徴とする電圧レギュレータ。 - 【請求項2】 前記制御手段は、 前記出力電圧を分圧して第1の分圧電圧及び該第1の分
圧電圧より低い第2の分圧電圧を生成する分圧回路と、 前記第1の分圧電圧と基準電圧との差の電圧を増幅して
前記第1のトランジスタを制御する第1の増幅回路と、 前記第2の分圧電圧と前記基準電圧との差の電圧を増幅
して前記第2のトランジスタを制御する第2の増幅回路
とを、 有することを特徴とする請求項1記載の電圧レギュレー
タ。 - 【請求項3】 請求項1または2記載の電圧レギュレー
タにおいて、制御信号が与えられたときに前記定電流回
路と前記第2のトランジスタに流れる電流を停止させる
スイッチ手段を設けたことを特徴とする電圧レギュレー
タ。 - 【請求項4】 請求項2記載の電圧レギュレータにおい
て、制御信号が与えられたときに前記定電流回路と前記
第2のトランジスタに流れる電流を停止させるスイッチ
手段を設け、前記第2の増幅回路は、該制御信号が与え
られたときに増幅動作を停止するように構成したことを
特徴とする電圧レギュレータ。 - 【請求項5】 請求項2記載の電圧レギュレータにおい
て、待機信号または制御信号が与えられたときに前記定
電流回路と前記第2のトランジスタに流れる電流を停止
させるスイッチ手段を設け、前記第1の増幅回路は、該
待機信号が与えられたときに低消費電流モードとなり、
前記第2の増幅回路は、該待機信号または制御信号が与
えられたときに増幅動作を停止するように構成したこと
を特徴とする電圧レギュレータ。 - 【請求項6】 第1の電圧が供給される入力ノードと、 第1のノードと接続される出力ノードと、 前記第1の電圧よりも低い第2の電圧が供給される第2
のノードと、 前記入力ノードと前記第1のノードと接続される定電流
源と、 第1の制御信号の電圧レベルに応じて、前記入力ノード
と前記第1のノードとの間に流れる電流量を制御する第
1の調整手段と、 第2の制御信号の電圧レベルに応じて、前記第1のノー
ドと前記第2のノードとの間を流れる電流量を制御する
第2の調整手段とを有することを特徴とする半導体集積
回路。 - 【請求項7】 基準電圧と第1の分圧電圧との電圧差を
増幅し、前記第1の制御信号を出力する第1の増幅手段
と、 前記基準電圧と第2の分圧電圧との電圧差を増幅し、前
記第2の制御信号を出力する第2の増幅手段とを有する
ことを特徴とする請求項6記載の半導体集積回路。 - 【請求項8】 前記第1の調整手段はPMOSトランジ
スタにより構成され、前記第2の調整手段はNMOSト
ランジスタにより構成されることを特徴とする請求項7
記載の半導体集積回路。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001229374A JP3539940B2 (ja) | 2001-07-30 | 2001-07-30 | 電圧レギュレータ |
DE60225360T DE60225360T2 (de) | 2001-07-30 | 2002-07-30 | Spannungsregler und integrierter Halbleiterschaltkreis |
EP02017155A EP1282072B1 (en) | 2001-07-30 | 2002-07-30 | Voltage regulator and semiconductor integrated circuit |
EP05108301A EP1622067B1 (en) | 2001-07-30 | 2002-07-30 | Voltage regulator and semiconductor integrated circuit |
US10/207,388 US6696822B2 (en) | 2001-07-30 | 2002-07-30 | Voltage regulator with a constant current circuit and additional current sourcing/sinking |
DE60212771T DE60212771T2 (de) | 2001-07-30 | 2002-07-30 | Spannungsregler und integrierter Halbleiterschaltkreis |
US10/748,198 US6967470B2 (en) | 2001-07-30 | 2003-12-31 | Voltage regulator combining a series type regulator with a shunt type regulator having a constant current source |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001229374A JP3539940B2 (ja) | 2001-07-30 | 2001-07-30 | 電圧レギュレータ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004000583A Division JP3819002B2 (ja) | 2004-01-05 | 2004-01-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003044151A true JP2003044151A (ja) | 2003-02-14 |
JP3539940B2 JP3539940B2 (ja) | 2004-07-07 |
Family
ID=19061730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001229374A Expired - Fee Related JP3539940B2 (ja) | 2001-07-30 | 2001-07-30 | 電圧レギュレータ |
Country Status (4)
Country | Link |
---|---|
US (2) | US6696822B2 (ja) |
EP (2) | EP1622067B1 (ja) |
JP (1) | JP3539940B2 (ja) |
DE (2) | DE60225360T2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005072065A2 (ja) * | 2004-01-30 | 2005-08-11 | Renesas Tech Corp | 半導体集積回路装置及びそれを用いた非接触型icカード並びに携帯情報端末 |
JP2006215851A (ja) * | 2005-02-04 | 2006-08-17 | Toshiba Corp | 半導体集積回路 |
KR100840035B1 (ko) * | 2006-06-20 | 2008-06-19 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 집적 회로 장치 및 그것을 이용한 비접촉형 ic카드 및 휴대 정보 단말기 |
JP2009507307A (ja) * | 2005-09-07 | 2009-02-19 | エヌエックスピー ビー ヴィ | シャントフィードバックが行われる電圧調整器 |
JP2009104311A (ja) * | 2007-10-22 | 2009-05-14 | Toshiba Corp | 定電圧電源回路 |
JP2009237753A (ja) * | 2008-03-26 | 2009-10-15 | Mitsumi Electric Co Ltd | 定電圧電源回路 |
US8461812B2 (en) | 2007-12-11 | 2013-06-11 | Samsung Electronics Co., Ltd. | Shunt regulator having over-voltage protection circuit and semiconductor device including the same |
JP2015201170A (ja) * | 2014-04-08 | 2015-11-12 | 富士通株式会社 | 回路、回路設計方法及びカプセル化されたシリコンダイ |
CN105159380A (zh) * | 2015-08-12 | 2015-12-16 | 西安航天动力试验技术研究所 | 一种多通道隔离恒压及恒流源 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3539940B2 (ja) * | 2001-07-30 | 2004-07-07 | 沖電気工業株式会社 | 電圧レギュレータ |
JP2004062374A (ja) * | 2002-07-26 | 2004-02-26 | Seiko Instruments Inc | ボルテージ・レギュレータ |
KR100528464B1 (ko) * | 2003-02-06 | 2005-11-15 | 삼성전자주식회사 | 스마트카드의 보안장치 |
US7102338B2 (en) * | 2003-10-23 | 2006-09-05 | Intel Corporation | Multi-sense voltage regulator |
US7135912B2 (en) * | 2004-03-22 | 2006-11-14 | Texas Instruments Incorporated | Methods and systems for decoupling the stabilization of two loops |
DE102004020576B4 (de) * | 2004-04-27 | 2007-03-15 | Infineon Technologies Ag | Datenverarbeitungsvorrichtung mit schaltbarer Ladungsneutralität und Verfahren zum Betreiben einer Dual-Rail-Schaltungskomponente |
JP4390620B2 (ja) * | 2004-04-30 | 2009-12-24 | Necエレクトロニクス株式会社 | ボルテージレギュレータ回路 |
CN1770611B (zh) * | 2004-11-06 | 2010-05-05 | 鸿富锦精密工业(深圳)有限公司 | 线性稳压电源电路 |
US7274176B2 (en) * | 2004-11-29 | 2007-09-25 | Stmicroelectronics Kk | Regulator circuit having a low quiescent current and leakage current protection |
JP4855197B2 (ja) * | 2006-09-26 | 2012-01-18 | フリースケール セミコンダクター インコーポレイテッド | シリーズレギュレータ回路 |
US8552698B2 (en) * | 2007-03-02 | 2013-10-08 | International Rectifier Corporation | High voltage shunt-regulator circuit with voltage-dependent resistor |
US8174251B2 (en) * | 2007-09-13 | 2012-05-08 | Freescale Semiconductor, Inc. | Series regulator with over current protection circuit |
JP2009258787A (ja) * | 2008-04-11 | 2009-11-05 | Toshiba Corp | 電源回路 |
US7969127B1 (en) * | 2008-04-25 | 2011-06-28 | National Semiconductor Corporation | Start-up circuit for a shunt regulator |
US7973518B2 (en) * | 2008-06-05 | 2011-07-05 | Intel Corporation | Low noise voltage regulator |
US8278893B2 (en) * | 2008-07-16 | 2012-10-02 | Infineon Technologies Ag | System including an offset voltage adjusted to compensate for variations in a transistor |
US8148962B2 (en) | 2009-05-12 | 2012-04-03 | Sandisk Il Ltd. | Transient load voltage regulator |
CN102006532B (zh) * | 2010-10-09 | 2014-07-02 | 昆腾微电子股份有限公司 | 供电设备、用于数字麦克风的处理芯片和数字麦克风 |
US8782446B2 (en) * | 2012-01-19 | 2014-07-15 | Texas Instruments Incorporated | Security of cryptographic devices against differential power analysis |
US9235222B2 (en) * | 2012-05-17 | 2016-01-12 | Rf Micro Devices, Inc. | Hybrid regulator with composite feedback |
EP2857923B1 (en) * | 2013-10-07 | 2020-04-29 | Dialog Semiconductor GmbH | An apparatus and method for a voltage regulator with improved output voltage regulated loop biasing |
US9383762B2 (en) | 2013-12-23 | 2016-07-05 | Ess Technology, Inc. | Voltage regulator using both shunt and series regulation |
DE102014212502B4 (de) | 2014-06-27 | 2018-01-25 | Dialog Semiconductor (Uk) Limited | Überspannungskompensation für einen Spannungsreglerausgang |
US9513646B2 (en) * | 2014-11-26 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company | Low dropout regulator |
KR101748726B1 (ko) * | 2015-07-01 | 2017-06-19 | 엘에스산전 주식회사 | 회로차단기의 정전압 공급회로 |
US9946284B1 (en) | 2017-01-04 | 2018-04-17 | Honeywell International Inc. | Single event effects immune linear voltage regulator |
US10234883B1 (en) * | 2017-12-18 | 2019-03-19 | Apple Inc. | Dual loop adaptive LDO voltage regulator |
DE102020129614B3 (de) * | 2020-11-10 | 2021-11-11 | Infineon Technologies Ag | Spannungsregelschaltkreis und Verfahren zum Betreiben eines Spannungsregelschaltkreises |
TWI782780B (zh) * | 2021-11-05 | 2022-11-01 | 美商矽成積體電路股份有限公司 | 低功率雙資料速率記憶體之電源管理電路及其管理方法 |
CN116736925B (zh) * | 2022-12-21 | 2024-03-12 | 无锡迈尔斯通集成电路有限公司 | 零电流高精度使能电路 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS573116A (en) * | 1980-06-06 | 1982-01-08 | Nec Corp | Converter |
JPS60126811U (ja) * | 1984-01-31 | 1985-08-26 | 日本電気ホームエレクトロニクス株式会社 | 部分帰還型シヤントレギユレ−タ電源装置 |
JPH0382363A (ja) * | 1989-08-23 | 1991-04-08 | Sharp Corp | 安定化電源回路 |
JP2000066742A (ja) * | 1998-08-21 | 2000-03-03 | Toko Inc | 直列制御型レギュレータ |
JP2000348152A (ja) * | 1999-06-09 | 2000-12-15 | Hitachi Ltd | 非接触icカード |
US6172494B1 (en) * | 1999-02-23 | 2001-01-09 | U.S. Philips Corporation | Circuit arrangement for delivering a supply current |
US6201375B1 (en) * | 2000-04-28 | 2001-03-13 | Burr-Brown Corporation | Overvoltage sensing and correction circuitry and method for low dropout voltage regulator |
EP1107502A2 (en) * | 1999-12-09 | 2001-06-13 | Pitney Bowes Inc. | System and method for preventing differential power analysis attacks (DPA) on a cryptographic device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60126811A (ja) | 1983-12-13 | 1985-07-06 | 株式会社エック | 可変コンデンサのステータ素子 |
US5608312A (en) * | 1995-04-17 | 1997-03-04 | Linfinity Microelectronics, Inc. | Source and sink voltage regulator for terminators |
JPH10201088A (ja) | 1997-01-17 | 1998-07-31 | Hitachi Ltd | 定電圧電源回路および半導体集積回路並びにicカード |
EP0864956A3 (en) * | 1997-03-12 | 1999-03-31 | Texas Instruments Incorporated | Low dropout regulators |
US5966004A (en) * | 1998-02-17 | 1999-10-12 | Motorola, Inc. | Electronic system with regulator, and method |
FR2776410B1 (fr) * | 1998-03-20 | 2002-11-15 | Gemplus Card Int | Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur |
JP2000047740A (ja) | 1998-07-29 | 2000-02-18 | Mitsubishi Electric Corp | 電圧補助回路および半導体集積回路装置 |
JP3781924B2 (ja) | 1999-08-30 | 2006-06-07 | ローム株式会社 | 電源回路 |
JP2001134331A (ja) | 1999-11-01 | 2001-05-18 | Seiko Epson Corp | 半導体集積回路及びそれを用いた装置 |
DE10025834B4 (de) * | 2000-05-25 | 2005-07-14 | Hilti Ag | Einrichtung zur Erzeugung einer rauscharmen geregelten Hochspannung aus einer Niedervolt-Versorgungsquelle |
JP3990100B2 (ja) | 2000-09-26 | 2007-10-10 | 株式会社東芝 | 非接触情報記録媒体 |
US6333623B1 (en) * | 2000-10-30 | 2001-12-25 | Texas Instruments Incorporated | Complementary follower output stage circuitry and method for low dropout voltage regulator |
JP3539940B2 (ja) * | 2001-07-30 | 2004-07-07 | 沖電気工業株式会社 | 電圧レギュレータ |
US6548991B1 (en) * | 2002-01-19 | 2003-04-15 | National Semiconductor Corporation | Adaptive voltage scaling power supply for use in a digital processing component and method of operating the same |
US6650093B1 (en) * | 2002-06-03 | 2003-11-18 | Texas Instruments Incorporated | Auxiliary boundary regulator that provides enhanced transient response |
-
2001
- 2001-07-30 JP JP2001229374A patent/JP3539940B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-30 DE DE60225360T patent/DE60225360T2/de not_active Expired - Lifetime
- 2002-07-30 EP EP05108301A patent/EP1622067B1/en not_active Expired - Fee Related
- 2002-07-30 US US10/207,388 patent/US6696822B2/en not_active Expired - Lifetime
- 2002-07-30 EP EP02017155A patent/EP1282072B1/en not_active Expired - Fee Related
- 2002-07-30 DE DE60212771T patent/DE60212771T2/de not_active Expired - Lifetime
-
2003
- 2003-12-31 US US10/748,198 patent/US6967470B2/en not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS573116A (en) * | 1980-06-06 | 1982-01-08 | Nec Corp | Converter |
JPS60126811U (ja) * | 1984-01-31 | 1985-08-26 | 日本電気ホームエレクトロニクス株式会社 | 部分帰還型シヤントレギユレ−タ電源装置 |
JPH0382363A (ja) * | 1989-08-23 | 1991-04-08 | Sharp Corp | 安定化電源回路 |
JP2000066742A (ja) * | 1998-08-21 | 2000-03-03 | Toko Inc | 直列制御型レギュレータ |
US6172494B1 (en) * | 1999-02-23 | 2001-01-09 | U.S. Philips Corporation | Circuit arrangement for delivering a supply current |
JP2000348152A (ja) * | 1999-06-09 | 2000-12-15 | Hitachi Ltd | 非接触icカード |
EP1107502A2 (en) * | 1999-12-09 | 2001-06-13 | Pitney Bowes Inc. | System and method for preventing differential power analysis attacks (DPA) on a cryptographic device |
US6201375B1 (en) * | 2000-04-28 | 2001-03-13 | Burr-Brown Corporation | Overvoltage sensing and correction circuitry and method for low dropout voltage regulator |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005072065A3 (ja) * | 2004-01-30 | 2005-10-06 | Renesas Tech Corp | 半導体集積回路装置及びそれを用いた非接触型icカード並びに携帯情報端末 |
WO2005072065A2 (ja) * | 2004-01-30 | 2005-08-11 | Renesas Tech Corp | 半導体集積回路装置及びそれを用いた非接触型icカード並びに携帯情報端末 |
CN100438271C (zh) * | 2004-01-30 | 2008-11-26 | 株式会社瑞萨科技 | 半导体集成电路器件和使用它的非接触式ic卡以及便携式信息终端 |
US8082012B2 (en) | 2004-01-30 | 2011-12-20 | Renesas Electronics Corporation | Semiconductor integrated circuit device, and non-contact type IC card and portable information terminal using the semiconductor integrated circuit device |
JP4607608B2 (ja) * | 2005-02-04 | 2011-01-05 | 株式会社東芝 | 半導体集積回路 |
JP2006215851A (ja) * | 2005-02-04 | 2006-08-17 | Toshiba Corp | 半導体集積回路 |
JP2009507307A (ja) * | 2005-09-07 | 2009-02-19 | エヌエックスピー ビー ヴィ | シャントフィードバックが行われる電圧調整器 |
KR100840035B1 (ko) * | 2006-06-20 | 2008-06-19 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 집적 회로 장치 및 그것을 이용한 비접촉형 ic카드 및 휴대 정보 단말기 |
JP2009104311A (ja) * | 2007-10-22 | 2009-05-14 | Toshiba Corp | 定電圧電源回路 |
US8461812B2 (en) | 2007-12-11 | 2013-06-11 | Samsung Electronics Co., Ltd. | Shunt regulator having over-voltage protection circuit and semiconductor device including the same |
JP2009237753A (ja) * | 2008-03-26 | 2009-10-15 | Mitsumi Electric Co Ltd | 定電圧電源回路 |
JP2015201170A (ja) * | 2014-04-08 | 2015-11-12 | 富士通株式会社 | 回路、回路設計方法及びカプセル化されたシリコンダイ |
CN105159380A (zh) * | 2015-08-12 | 2015-12-16 | 西安航天动力试验技术研究所 | 一种多通道隔离恒压及恒流源 |
Also Published As
Publication number | Publication date |
---|---|
US6696822B2 (en) | 2004-02-24 |
US20040150382A1 (en) | 2004-08-05 |
DE60225360D1 (de) | 2008-04-10 |
EP1622067A1 (en) | 2006-02-01 |
DE60212771D1 (de) | 2006-08-10 |
EP1622067B1 (en) | 2008-02-27 |
DE60225360T2 (de) | 2009-03-12 |
EP1282072A1 (en) | 2003-02-05 |
EP1282072B1 (en) | 2006-06-28 |
DE60212771T2 (de) | 2007-06-28 |
US6967470B2 (en) | 2005-11-22 |
US20030030417A1 (en) | 2003-02-13 |
JP3539940B2 (ja) | 2004-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3539940B2 (ja) | 電圧レギュレータ | |
US8129966B2 (en) | Voltage regulator circuit and control method therefor | |
US7385378B2 (en) | Constant-voltage circuit, semiconductor device using the same, and constant-voltage outputting method providing a predetermined output voltage | |
KR101012566B1 (ko) | 전압 레귤레이터 | |
US6087821A (en) | Reference-voltage generating circuit | |
US8446215B2 (en) | Constant voltage circuit | |
JP5008472B2 (ja) | ボルテージレギュレータ | |
US9841777B2 (en) | Voltage regulator, application-specific integrated circuit and method for providing a load with a regulated voltage | |
US20090128107A1 (en) | Low Dropout Voltage Regulator | |
KR20070012187A (ko) | 전압 레귤레이터 | |
EP3051378B1 (en) | Low dropout regulator circuit and method for controlling a voltage of a low dropout regulator circuit | |
KR101070031B1 (ko) | 기준 전류 발생 회로 | |
EP3499335B1 (en) | Regulator circuit and semiconductor device, and power supply | |
US8319548B2 (en) | Integrated circuit having low power mode voltage regulator | |
JP2003084846A (ja) | 基準電圧発生回路 | |
US20150188436A1 (en) | Semiconductor Device | |
US6437638B1 (en) | Linear two quadrant voltage regulator | |
JP4181695B2 (ja) | レギュレータ回路 | |
US20100283445A1 (en) | Integrated circuit having low power mode voltage regulator | |
JP3819002B2 (ja) | 半導体装置 | |
JP7203581B2 (ja) | 電源回路 | |
US7196505B2 (en) | Device and method for low-power fast-response voltage regulator with improved power supply range | |
CN212623800U (zh) | 一种稳压器 | |
JP3227711B2 (ja) | 基準電圧発生回路 | |
US6262592B1 (en) | Voltage adjusting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040323 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |