JP2000047740A - 電圧補助回路および半導体集積回路装置 - Google Patents
電圧補助回路および半導体集積回路装置Info
- Publication number
- JP2000047740A JP2000047740A JP10214113A JP21411398A JP2000047740A JP 2000047740 A JP2000047740 A JP 2000047740A JP 10214113 A JP10214113 A JP 10214113A JP 21411398 A JP21411398 A JP 21411398A JP 2000047740 A JP2000047740 A JP 2000047740A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- input node
- node
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 急激な内部電源電圧の変化を補うことができ
る電圧補助回路および当該電圧補助回路を含む半導体集
積回路装置を提供する。 【解決手段】 本発明における半導体集積回路装置は、
内部降圧回路９００と電圧補助回路１００とを含む。内
部降圧回路９００は、内部電源電圧Ｖｏｕｔを出力す
る。電圧補助回路１００は、コンパレータ７、コンデン
サ８、トランジスタ３、４、９、および定電流源１を含
む。ノードＺ０の電圧（Ｖｏｕｔ）が急激に降下した場
合、コンパレータ７の正入力の電位がコンデンサ８によ
り低下するため、トランジスタ９がオンする。これによ
り、ノードＺ０が充電される。一方、コンパレータ７の
正入力の電位は、トランジスタ４により充電されるた
め、トランジスタ９がオフする。この結果、ノードＺ０
に対する充電が終了する。
る電圧補助回路および当該電圧補助回路を含む半導体集
積回路装置を提供する。 【解決手段】 本発明における半導体集積回路装置は、
内部降圧回路９００と電圧補助回路１００とを含む。内
部降圧回路９００は、内部電源電圧Ｖｏｕｔを出力す
る。電圧補助回路１００は、コンパレータ７、コンデン
サ８、トランジスタ３、４、９、および定電流源１を含
む。ノードＺ０の電圧（Ｖｏｕｔ）が急激に降下した場
合、コンパレータ７の正入力の電位がコンデンサ８によ
り低下するため、トランジスタ９がオンする。これによ
り、ノードＺ０が充電される。一方、コンパレータ７の
正入力の電位は、トランジスタ４により充電されるた
め、トランジスタ９がオフする。この結果、ノードＺ０
に対する充電が終了する。
Description
【０００１】
【発明の属する技術分野】本発明は、電圧補助回路およ
び半導体集積回路装置に関し、特に内部電源電圧の急激
な変化を補うことが可能な電圧補助回路および当該回路
を備える半導体集積回路装置に関するものである。
び半導体集積回路装置に関し、特に内部電源電圧の急激
な変化を補うことが可能な電圧補助回路および当該回路
を備える半導体集積回路装置に関するものである。
【０００２】
【従来の技術】従来の半導体集積回路装置に備えられる
内部降圧回路について、図５を用いて説明する。図５
は、従来の半導体集積回路装置に備えられる内部降圧回
路９００の全体構成を示す図である。
内部降圧回路について、図５を用いて説明する。図５
は、従来の半導体集積回路装置に備えられる内部降圧回
路９００の全体構成を示す図である。
【０００３】図５に示す従来の内部降圧回路９００は、
コンパレータ２７およびＰＭＯＳトランジスタ２９を含
む。コンパレータ２７の正入力は、内部降圧回路９００
の出力ノードＺ０から内部電源電圧Ｖｏｕｔを受け、コ
ンパレータ２７の負入力は、基準電圧Ｖｉｎを受ける。
コンパレータ２７は、基準電位Ｖｉｎと内部電源電圧Ｖ
ｏｕｔとを比較する。
コンパレータ２７およびＰＭＯＳトランジスタ２９を含
む。コンパレータ２７の正入力は、内部降圧回路９００
の出力ノードＺ０から内部電源電圧Ｖｏｕｔを受け、コ
ンパレータ２７の負入力は、基準電圧Ｖｉｎを受ける。
コンパレータ２７は、基準電位Ｖｉｎと内部電源電圧Ｖ
ｏｕｔとを比較する。
【０００４】ＰＭＯＳトランジスタ２９は、電源電圧Ｖ
ｄｄと出力ノードＺ０との間に接続され、ゲート電極
は、コンパレータ２７と接続される。ＰＭＯＳトランジ
スタ２９は、コンパレータ２７の出力（比較結果）に応
答して、オン／オフする。ＰＭＯＳトランジスタ２９が
オンすると、出力ノードＺ０が充電される。これによ
り、出力ノードＺ０の電圧Ｖｏｕｔのレベルを調整す
る。
ｄｄと出力ノードＺ０との間に接続され、ゲート電極
は、コンパレータ２７と接続される。ＰＭＯＳトランジ
スタ２９は、コンパレータ２７の出力（比較結果）に応
答して、オン／オフする。ＰＭＯＳトランジスタ２９が
オンすると、出力ノードＺ０が充電される。これによ
り、出力ノードＺ０の電圧Ｖｏｕｔのレベルを調整す
る。
【０００５】このように構成されることにより、従来の
内部降圧回路９００では、電源電圧と出力電圧との差が
大きいほど、リップル除去率が向上する。
内部降圧回路９００では、電源電圧と出力電圧との差が
大きいほど、リップル除去率が向上する。
【０００６】
【発明が解決しようとする課題】ところで、半導体集積
回路装置においては、高集積化の要請を満たすため、さ
らに低電圧を用いて動作させる必要が生じており、従来
の内部降圧回路の動作環境は厳しくなってきている。
回路装置においては、高集積化の要請を満たすため、さ
らに低電圧を用いて動作させる必要が生じており、従来
の内部降圧回路の動作環境は厳しくなってきている。
【０００７】このため、急激な内部電源電圧Ｖｏｕｔの
変化に対して、内部電源電圧Ｖｏｕｔを目的とする基準
電位Ｖｉｎに回復することができないという問題があ
る。
変化に対して、内部電源電圧Ｖｏｕｔを目的とする基準
電位Ｖｉｎに回復することができないという問題があ
る。
【０００８】そこで、本発明はかかる問題を解決するた
めになされたものであり、その目的は、急激な内部電源
電圧の変化を補うことが可能な電圧補助回路を提供する
ことにある。
めになされたものであり、その目的は、急激な内部電源
電圧の変化を補うことが可能な電圧補助回路を提供する
ことにある。
【０００９】また、本発明の目的は、急激な内部電源電
圧の変化を補うことにより、高速動作が可能な半導体集
積回路装置を提供することにある。
圧の変化を補うことにより、高速動作が可能な半導体集
積回路装置を提供することにある。
【００１０】
【課題を解決するための手段】請求項１に係る電圧補助
回路は、内部電源電圧の変化を補う電圧補助回路であっ
て、内部電源電圧の微分成分を検出する検出手段と、内
部電源電圧の微分成分と基準電位とを比較する比較手段
と、比較結果に応答して、内部電源電圧の電位を補う補
助手段とを備える。
回路は、内部電源電圧の変化を補う電圧補助回路であっ
て、内部電源電圧の微分成分を検出する検出手段と、内
部電源電圧の微分成分と基準電位とを比較する比較手段
と、比較結果に応答して、内部電源電圧の電位を補う補
助手段とを備える。
【００１１】請求項２に係る電圧補助回路は、請求項１
に係る電圧補助回路であって、比較手段は、第１の入力
ノードと第２の入力ノードとを有し、第１の入力ノード
の電圧と第２の入力ノードの電圧とを比較するコンパレ
ータを含み、第２の入力ノードは、基準電位を受け、補
助手段は、内部電源電圧を受ける電源ノードと、コンパ
レータの出力に応答して、電源ノードを充放電する第１
の充放電手段とを含み、検出手段は、電源ノードと第１
の入力ノードとの間に接続されるコンデンサと、第１の
入力ノードの電圧に応答して、第１の入力ノードを充放
電する第２の充放電手段とを含む。
に係る電圧補助回路であって、比較手段は、第１の入力
ノードと第２の入力ノードとを有し、第１の入力ノード
の電圧と第２の入力ノードの電圧とを比較するコンパレ
ータを含み、第２の入力ノードは、基準電位を受け、補
助手段は、内部電源電圧を受ける電源ノードと、コンパ
レータの出力に応答して、電源ノードを充放電する第１
の充放電手段とを含み、検出手段は、電源ノードと第１
の入力ノードとの間に接続されるコンデンサと、第１の
入力ノードの電圧に応答して、第１の入力ノードを充放
電する第２の充放電手段とを含む。
【００１２】請求項３に係る半導体集積回路装置は、電
源電位を降下させた内部電源電圧を発生する電圧降圧手
段と、内部電源電圧の微分成分と基準電位とを比較し
て、比較結果に応答して、内部電源電圧の電位を補う電
圧補助手段とを備える。
源電位を降下させた内部電源電圧を発生する電圧降圧手
段と、内部電源電圧の微分成分と基準電位とを比較し
て、比較結果に応答して、内部電源電圧の電位を補う電
圧補助手段とを備える。
【００１３】請求項４に係る半導体集積回路装置は、請
求項３に係る半導体集積回路装置であって、電圧補助手
段は、内部電源電圧の微分成分を検出する検出手段と、
内部電源電圧の微分成分と基準電位とを比較する比較手
段と、比較結果に応答して、内部電源電圧の電位を補う
補助手段とを備える。
求項３に係る半導体集積回路装置であって、電圧補助手
段は、内部電源電圧の微分成分を検出する検出手段と、
内部電源電圧の微分成分と基準電位とを比較する比較手
段と、比較結果に応答して、内部電源電圧の電位を補う
補助手段とを備える。
【００１４】請求項５に係る半導体集積回路装置は、請
求項４に係る半導体集積回路装置であって、比較手段
は、第１の入力ノードと第２の入力ノードとを有し、第
１の入力ノードの電圧と第２の入力ノードの電圧とを比
較するコンパレータを含み、第２の入力ノードは、基準
電位を受け、補助手段は、内部電源電圧を受ける電源ノ
ードと、コンパレータの出力に応答して、電源ノードを
充放電する第１の充放電手段とを含み、検出手段は、電
源ノードと第１の入力ノードとの間に接続されるコンデ
ンサと、第１の入力ノードの電圧に応答して、第１の入
力ノードを充放電する第２の充放電手段とを含む。
求項４に係る半導体集積回路装置であって、比較手段
は、第１の入力ノードと第２の入力ノードとを有し、第
１の入力ノードの電圧と第２の入力ノードの電圧とを比
較するコンパレータを含み、第２の入力ノードは、基準
電位を受け、補助手段は、内部電源電圧を受ける電源ノ
ードと、コンパレータの出力に応答して、電源ノードを
充放電する第１の充放電手段とを含み、検出手段は、電
源ノードと第１の入力ノードとの間に接続されるコンデ
ンサと、第１の入力ノードの電圧に応答して、第１の入
力ノードを充放電する第２の充放電手段とを含む。
【００１５】請求項６に係る半導体集積回路装置は、請
求項３に係る半導体集積回路装置であって、電圧補助手
段は、正入力ノードと負入力ノードとを有し、正入力ノ
ードの電圧と負入力ノードの電圧とを比較するコンパレ
ータと、内部電源電圧を受ける電源ノードと、コンパレ
ータの出力に応答して、電源ノードを充電する第１の充
電手段と、電源ノードと正入力ノードとの間に接続され
るコンデンサと、正入力ノードの電圧に応答して、正入
力ノードを充電する第２の充電手段とを含み、負入力ノ
ードは、基準電位を受ける。
求項３に係る半導体集積回路装置であって、電圧補助手
段は、正入力ノードと負入力ノードとを有し、正入力ノ
ードの電圧と負入力ノードの電圧とを比較するコンパレ
ータと、内部電源電圧を受ける電源ノードと、コンパレ
ータの出力に応答して、電源ノードを充電する第１の充
電手段と、電源ノードと正入力ノードとの間に接続され
るコンデンサと、正入力ノードの電圧に応答して、正入
力ノードを充電する第２の充電手段とを含み、負入力ノ
ードは、基準電位を受ける。
【００１６】請求項７に係る半導体集積回路装置は、請
求項６に係る半導体集積回路装置であって、第２の充電
手段は、電源電圧と正入力ノードとの間に配置され、ゲ
ート電極が正入力ノードと接続されるトランジスタを含
む。
求項６に係る半導体集積回路装置であって、第２の充電
手段は、電源電圧と正入力ノードとの間に配置され、ゲ
ート電極が正入力ノードと接続されるトランジスタを含
む。
【００１７】請求項８に係る半導体集積回路装置は、請
求項６に係る半導体集積回路装置であって、第２の充電
手段は、電源電圧と正入力ノードとの間に配置されるダ
イオードを含む。
求項６に係る半導体集積回路装置であって、第２の充電
手段は、電源電圧と正入力ノードとの間に配置されるダ
イオードを含む。
【００１８】請求項９に係る半導体集積回路装置は、請
求項３に係る半導体集積回路装置であって、電圧補助手
段は、正入力ノードと負入力ノードとを有し、正入力ノ
ードの電圧と負入力ノードの電圧とを比較するコンパレ
ータと、内部電源電圧を受ける電源ノードと、コンパレ
ータの出力に応答して、電源ノードを放電する第１の放
電手段と、電源ノードと正入力ノードとの間に接続され
るコンデンサと、正入力ノードの電圧に応答して、正入
力ノードを放電する第２の放電手段とを含み、負入力ノ
ードは、基準電位を受ける。
求項３に係る半導体集積回路装置であって、電圧補助手
段は、正入力ノードと負入力ノードとを有し、正入力ノ
ードの電圧と負入力ノードの電圧とを比較するコンパレ
ータと、内部電源電圧を受ける電源ノードと、コンパレ
ータの出力に応答して、電源ノードを放電する第１の放
電手段と、電源ノードと正入力ノードとの間に接続され
るコンデンサと、正入力ノードの電圧に応答して、正入
力ノードを放電する第２の放電手段とを含み、負入力ノ
ードは、基準電位を受ける。
【００１９】請求項１０に係る半導体集積回路装置は、
請求項９に係る半導体集積回路装置であって、第２の放
電手段は、接地電位と正入力ノードとの間に配置され、
ゲート電極が正入力ノードと接続されるトランジスタを
含む。
請求項９に係る半導体集積回路装置であって、第２の放
電手段は、接地電位と正入力ノードとの間に配置され、
ゲート電極が正入力ノードと接続されるトランジスタを
含む。
【００２０】請求項１１に係る半導体集積回路装置は、
請求項９に係る半導体集積回路装置であって、第２の放
電手段は、接地電位と正入力ノードとの間に配置される
ダイオードを含む。
請求項９に係る半導体集積回路装置であって、第２の放
電手段は、接地電位と正入力ノードとの間に配置される
ダイオードを含む。
【００２１】
【発明の実施の形態】［実施の形態１］本発明の実施の
形態１における電圧補助回路および半導体集積回路装置
について説明する。本発明の実施の形態１は、内部電源
電圧の急激な変化を補うことが可能な電圧補助回路、お
よび当該回路を備える半導体集積回路装置に関するもの
である。
形態１における電圧補助回路および半導体集積回路装置
について説明する。本発明の実施の形態１は、内部電源
電圧の急激な変化を補うことが可能な電圧補助回路、お
よび当該回路を備える半導体集積回路装置に関するもの
である。
【００２２】本発明の実施の形態１の半導体集積回路装
置を構成する電圧補助回路について、図１を用いて説明
する。図１は、本発明の実施の形態１における電圧補助
回路の構成の一例を示す図である。図１に示す電圧補助
回路１００は、出力ノードＺ０における内部電源電圧Ｖ
ｏｕｔの急激な電圧降下を補うための回路である。
置を構成する電圧補助回路について、図１を用いて説明
する。図１は、本発明の実施の形態１における電圧補助
回路の構成の一例を示す図である。図１に示す電圧補助
回路１００は、出力ノードＺ０における内部電源電圧Ｖ
ｏｕｔの急激な電圧降下を補うための回路である。
【００２３】電圧補助回路１００は、定電流源１、ＰＭ
ＯＳトランジスタ３、４、および９、コンパレータ７、
ならびにコンデンサ８を含む。
ＯＳトランジスタ３、４、および９、コンパレータ７、
ならびにコンデンサ８を含む。
【００２４】ＰＭＯＳトランジスタ３は、電源電圧Ｖｄ
ｄとノードＺ１（コンパレータ７の負入力）との間に接
続され、ゲート電極は、ノードＺ１と接続される。定電
流源１は、ノードＺ１と接地電位Ｇｎｄとの間に接続さ
れる。定電流源１およびＰＭＯＳトランジスタ３は、電
源電圧Ｖｄｄに対して一定電圧を発生させる。
ｄとノードＺ１（コンパレータ７の負入力）との間に接
続され、ゲート電極は、ノードＺ１と接続される。定電
流源１は、ノードＺ１と接地電位Ｇｎｄとの間に接続さ
れる。定電流源１およびＰＭＯＳトランジスタ３は、電
源電圧Ｖｄｄに対して一定電圧を発生させる。
【００２５】ＰＭＯＳトランジスタ４は、電源電圧Ｖｄ
ｄとノードＺ２（コンパレータ７の正入力）との間に接
続され、ゲート電極は、ノードＺ２と接続される。コン
デンサ８は、ノードＺ２と出力ノードＺ０との間に接続
される。コンデンサ８およびＰＭＯＳトランジスタ４
は、分圧回路を構成する。ＰＭＯＳトランジス４は、ノ
ードＺ２の電位に応答してオン／オフする。
ｄとノードＺ２（コンパレータ７の正入力）との間に接
続され、ゲート電極は、ノードＺ２と接続される。コン
デンサ８は、ノードＺ２と出力ノードＺ０との間に接続
される。コンデンサ８およびＰＭＯＳトランジスタ４
は、分圧回路を構成する。ＰＭＯＳトランジス４は、ノ
ードＺ２の電位に応答してオン／オフする。
【００２６】ＰＭＯＳトランジス９は、電源電圧Ｖｄｄ
と出力ノードＺ０との間に接続される。ＰＭＯＳトラン
ジス９のゲート電極は、コンパレータ７の出力を受け
る。コンパレータ７は、ノードＺ１の電圧とノードＺ２
の電圧とを比較する。ＰＭＯＳトランジス９は、コンパ
レータ７における比較結果に応答してオン／オフする。
と出力ノードＺ０との間に接続される。ＰＭＯＳトラン
ジス９のゲート電極は、コンパレータ７の出力を受け
る。コンパレータ７は、ノードＺ１の電圧とノードＺ２
の電圧とを比較する。ＰＭＯＳトランジス９は、コンパ
レータ７における比較結果に応答してオン／オフする。
【００２７】図１に示す構成を含む半導体集積回路装置
について図２を用いて説明する。図２は、図１に示す電
圧補助回路１００を含む半導体集積回路装置１０００の
主要部の構成を示す図である。
について図２を用いて説明する。図２は、図１に示す電
圧補助回路１００を含む半導体集積回路装置１０００の
主要部の構成を示す図である。
【００２８】図２に示す半導体集積回路装置１０００
は、内部降圧回路９００、電圧補助回路１００、および
内部回路５００を備える。電圧補助回路１００と内部降
圧回路９００とは、ノードＺ０で接続される。内部降圧
回路９００が、内部電源電圧ＶｏｕｔをノードＺ０に供
給する。電圧補助回路１００は、内部電源電圧Ｖｏｕｔ
の急激な変化（降下）を補うように動作する。内部回路
５００は、ノードＺ０の電圧を受けて動作する。
は、内部降圧回路９００、電圧補助回路１００、および
内部回路５００を備える。電圧補助回路１００と内部降
圧回路９００とは、ノードＺ０で接続される。内部降圧
回路９００が、内部電源電圧ＶｏｕｔをノードＺ０に供
給する。電圧補助回路１００は、内部電源電圧Ｖｏｕｔ
の急激な変化（降下）を補うように動作する。内部回路
５００は、ノードＺ０の電圧を受けて動作する。
【００２９】続いて、図１に示す電圧補助回路１００の
動作について説明する。定常状態では、コンパレータ７
の正入力の方（ノードＺ２）が、コンパレータ７の負入
力の方（ノードＺ１）よりも高電位になるように設定し
ておく。
動作について説明する。定常状態では、コンパレータ７
の正入力の方（ノードＺ２）が、コンパレータ７の負入
力の方（ノードＺ１）よりも高電位になるように設定し
ておく。
【００３０】内部電源電圧Ｖｏｕｔが急激に低下したと
する。この場合、ノードＺ２の電位、すなわちコンパレ
ータ７の正入力の電位が、コンデンサ８のカップリング
により低下する。この結果、コンパレータ７の出力は、
Ｌレベルになる。
する。この場合、ノードＺ２の電位、すなわちコンパレ
ータ７の正入力の電位が、コンデンサ８のカップリング
により低下する。この結果、コンパレータ７の出力は、
Ｌレベルになる。
【００３１】ＰＭＯＳトランジスタ９は、コンパレータ
７からＬレベルの信号を受けてオンする。これにより、
出力ノードＺ０が充電される。
７からＬレベルの信号を受けてオンする。これにより、
出力ノードＺ０が充電される。
【００３２】コンパレータ７の正入力の電位は、ＰＭＯ
Ｓトランジスタ４を介して充電されるため、しだいに上
昇する。これにより、コンパレータ７の正入力の電位
は、コンパレータ７の出力がＨレベルになるまで回復す
る。ここで、出力ノードＺ０に対する充電が終了する。
Ｓトランジスタ４を介して充電されるため、しだいに上
昇する。これにより、コンパレータ７の正入力の電位
は、コンパレータ７の出力がＨレベルになるまで回復す
る。ここで、出力ノードＺ０に対する充電が終了する。
【００３３】このように、急激に内部電源電圧Ｖｏｕｔ
が低下した場合、電圧補助回路１００は、内部電源電圧
Ｖｏｕｔの微分成分のみに応答してノードＺ０を充電す
る。この結果、内部電源電圧Ｖｏｕｔを、高速かつ的確
に、目的とする電圧レベルに回復させることが可能とな
る。
が低下した場合、電圧補助回路１００は、内部電源電圧
Ｖｏｕｔの微分成分のみに応答してノードＺ０を充電す
る。この結果、内部電源電圧Ｖｏｕｔを、高速かつ的確
に、目的とする電圧レベルに回復させることが可能とな
る。
【００３４】これにより、半導体集積回路装置１０００
に含まれる内部回路５００は、内部電源電圧Ｖｏｕｔの
変動による影響を受けることなく、正確かつ高速な動作
が可能となる。なお、図１に示すＰＭＯＳトランジスタ
をＮＭＯＳトランジスタに置換えることが可能であり、
またはダイオードを用いることも可能である。
に含まれる内部回路５００は、内部電源電圧Ｖｏｕｔの
変動による影響を受けることなく、正確かつ高速な動作
が可能となる。なお、図１に示すＰＭＯＳトランジスタ
をＮＭＯＳトランジスタに置換えることが可能であり、
またはダイオードを用いることも可能である。
【００３５】本発明の実施の形態１の電圧補助回路の他
の構成例について、図３を用いて説明する。図３は、本
発明の実施の形態１における電圧補助回路の他の構成の
一例を示す図である。図３に示す電圧補助回路２００
は、出力ノードＺ０における内部電源電圧Ｖｏｕｔの急
激な電圧上昇を補うための回路である。
の構成例について、図３を用いて説明する。図３は、本
発明の実施の形態１における電圧補助回路の他の構成の
一例を示す図である。図３に示す電圧補助回路２００
は、出力ノードＺ０における内部電源電圧Ｖｏｕｔの急
激な電圧上昇を補うための回路である。
【００３６】電圧補助回路２００は、定電流源２、ＮＭ
ＯＳトランジスタ５、６、および１０、コンパレータ
７、ならびにコンデンサ８を含む。
ＯＳトランジスタ５、６、および１０、コンパレータ
７、ならびにコンデンサ８を含む。
【００３７】定電流源２は、電源電圧ＶｄｄとノードＺ
１１（コンパレータ７の負入力）との間に接続される。
ＮＭＯＳトランジスタ５は、ノードＺ１１と接地電位Ｇ
ｎｄとの間に接続され、ゲート電極は、ノードＺ１１と
接続される。定電流源２およびＮＭＯＳトランジスタ５
は、電源電圧Ｖｄｄに対して一定電圧を発生させる。
１１（コンパレータ７の負入力）との間に接続される。
ＮＭＯＳトランジスタ５は、ノードＺ１１と接地電位Ｇ
ｎｄとの間に接続され、ゲート電極は、ノードＺ１１と
接続される。定電流源２およびＮＭＯＳトランジスタ５
は、電源電圧Ｖｄｄに対して一定電圧を発生させる。
【００３８】ＮＭＯＳトランジスタ６は、接地電位Ｇｎ
ｄとノードＺ１２（コンパレータ７の正入力）との間に
接続され、ゲート電極は、ノードＺ１２と接続される。
コンデンサ８は、ノードＺ１２と出力ノードＺ０との間
に接続される。コンデンサ８およびＮＭＯＳトランジス
タ６は、分圧回路を構成する。ＮＭＯＳトランジス６
は、ノードＺ１２の電位に応答してオン／オフする。
ｄとノードＺ１２（コンパレータ７の正入力）との間に
接続され、ゲート電極は、ノードＺ１２と接続される。
コンデンサ８は、ノードＺ１２と出力ノードＺ０との間
に接続される。コンデンサ８およびＮＭＯＳトランジス
タ６は、分圧回路を構成する。ＮＭＯＳトランジス６
は、ノードＺ１２の電位に応答してオン／オフする。
【００３９】ＮＭＯＳトランジス１０は、接地電位Ｇｎ
ｄと出力ノードＺ０との間に接続される。ＮＭＯＳトラ
ンジス１０のゲート電極は、コンパレータ７の出力を受
ける。コンパレータ７は、ノードＺ１１の電圧とノード
Ｚ１２の電圧とを比較する。ＮＭＯＳトランジス１０
は、コンパレータ７における比較結果に応答してオン／
オフする。
ｄと出力ノードＺ０との間に接続される。ＮＭＯＳトラ
ンジス１０のゲート電極は、コンパレータ７の出力を受
ける。コンパレータ７は、ノードＺ１１の電圧とノード
Ｚ１２の電圧とを比較する。ＮＭＯＳトランジス１０
は、コンパレータ７における比較結果に応答してオン／
オフする。
【００４０】図３に示す構成を含む半導体集積回路装置
について図４を用いて説明する。図４は、図３に示す内
部降圧回路２００を含む半導体集積回路装置２０００の
主要部の構成を示す図である。
について図４を用いて説明する。図４は、図３に示す内
部降圧回路２００を含む半導体集積回路装置２０００の
主要部の構成を示す図である。
【００４１】図４に示す半導体集積回路装置２０００
は、内部降圧回路９００、電圧補助回路２００、および
内部回路５００を備える。電圧補助回路２００と内部降
圧回路９００とは、ノードＺ０で接続される。内部降圧
回路９００が、内部電源電圧Ｖｏｕｔを供給する。電圧
補助回路２００は、内部電源電圧Ｖｏｕｔの急激な変化
（上昇）を補うように動作する。内部回路５００は、ノ
ードＺ０の電圧に応答して動作する。
は、内部降圧回路９００、電圧補助回路２００、および
内部回路５００を備える。電圧補助回路２００と内部降
圧回路９００とは、ノードＺ０で接続される。内部降圧
回路９００が、内部電源電圧Ｖｏｕｔを供給する。電圧
補助回路２００は、内部電源電圧Ｖｏｕｔの急激な変化
（上昇）を補うように動作する。内部回路５００は、ノ
ードＺ０の電圧に応答して動作する。
【００４２】続いて、図３に示す電圧補助回路２００の
動作について説明する。定常状態では、コンパレータ７
の負入力の方（ノードＺ１１）が、コンパレータ７の正
入力の方（ノードＺ１２）よりも高電位になるように設
定しておく。
動作について説明する。定常状態では、コンパレータ７
の負入力の方（ノードＺ１１）が、コンパレータ７の正
入力の方（ノードＺ１２）よりも高電位になるように設
定しておく。
【００４３】内部電源電圧Ｖｏｕｔが急激に上昇したと
する。この場合、ノードＺ１２の電位、すなわちコンパ
レータ７の正入力の電位が、コンデンサ８のカップリン
グにより上昇する。この結果、コンパレータ７の出力
は、Ｈレベルになる。
する。この場合、ノードＺ１２の電位、すなわちコンパ
レータ７の正入力の電位が、コンデンサ８のカップリン
グにより上昇する。この結果、コンパレータ７の出力
は、Ｈレベルになる。
【００４４】ＮＭＯＳトランジスタ１０は、コンパレー
タ７からＨレベルの信号を受けてオンする。これによ
り、出力ノードＺ０が放電される。
タ７からＨレベルの信号を受けてオンする。これによ
り、出力ノードＺ０が放電される。
【００４５】コンパレータ７の正入力の電位は、ＮＭＯ
Ｓトランジスタ６を介して放電されるため、しだいに降
下する。これにより、コンパレータ７の正入力の電位
が、コンパレータ７の出力がＬレベルになるまで回復す
る。ここで、出力ノードＺ０に対する放電が終了する。
Ｓトランジスタ６を介して放電されるため、しだいに降
下する。これにより、コンパレータ７の正入力の電位
が、コンパレータ７の出力がＬレベルになるまで回復す
る。ここで、出力ノードＺ０に対する放電が終了する。
【００４６】このように、急激に内部電源電圧Ｖｏｕｔ
が上昇した場合、電圧補助回路２００は、内部電源電圧
Ｖｏｕｔの微分成分のみに応答してノードＺ０を放電す
る。この結果、内部電源電圧Ｖｏｕｔを、高速かつ的確
に、目的とする電圧レベルに回復させることが可能とな
る。
が上昇した場合、電圧補助回路２００は、内部電源電圧
Ｖｏｕｔの微分成分のみに応答してノードＺ０を放電す
る。この結果、内部電源電圧Ｖｏｕｔを、高速かつ的確
に、目的とする電圧レベルに回復させることが可能とな
る。
【００４７】これにより、半導体集積回路装置２０００
に含まれる内部回路５００は、内部電源電圧Ｖｏｕｔの
変動による影響を受けることなく、正確かつ高速な動作
が可能となる。なお、図３に示すＮＭＯＳトランジスタ
をＰＭＯＳトランジスタに置換えることが可能であり、
またはダイオードを用いることも可能である。
に含まれる内部回路５００は、内部電源電圧Ｖｏｕｔの
変動による影響を受けることなく、正確かつ高速な動作
が可能となる。なお、図３に示すＮＭＯＳトランジスタ
をＰＭＯＳトランジスタに置換えることが可能であり、
またはダイオードを用いることも可能である。
【００４８】なお、図１に示した電圧補助回路１００お
よび図３に示した電圧補助回路２００のいずれにおいて
も、コンパレータ７の負入力側にのみ定電流源１、２が
接続されている。しかしながら、図１および図３に示し
た電圧補助回路において、コンパレータ７の正入力側お
よび負入力側の双方に定電流源を接続することも可能で
ある。たとえば、図１に示す構成において、ノードＺ１
と接地電位Ｇｎｄとの間に追加の定電流源を設けてもよ
く、図３に示す構成において、ノードＺ１２と電源電圧
Ｖｄｄとの間に追加の定電流源を設けてもよい。
よび図３に示した電圧補助回路２００のいずれにおいて
も、コンパレータ７の負入力側にのみ定電流源１、２が
接続されている。しかしながら、図１および図３に示し
た電圧補助回路において、コンパレータ７の正入力側お
よび負入力側の双方に定電流源を接続することも可能で
ある。たとえば、図１に示す構成において、ノードＺ１
と接地電位Ｇｎｄとの間に追加の定電流源を設けてもよ
く、図３に示す構成において、ノードＺ１２と電源電圧
Ｖｄｄとの間に追加の定電流源を設けてもよい。
【００４９】この場合、使用される定電流源は、必ずし
も厳密な一定電流の供給源である必要はなく、正／負の
入力側に接続される定電流源間で差が生じないようなも
のであればよい。
も厳密な一定電流の供給源である必要はなく、正／負の
入力側に接続される定電流源間で差が生じないようなも
のであればよい。
【００５０】さらに、上述の実施の形態において、電圧
補助回路の非動作時に定電流源を不能化することによ
り、消費電流の低減を図ることができる。
補助回路の非動作時に定電流源を不能化することによ
り、消費電流の低減を図ることができる。
【００５１】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００５２】
【発明の効果】このように、請求項１および請求項２に
係る電圧補助回路によれば、内部電源電圧の微分成分に
のみに応答して、内部電源電圧の変動を補うことが可能
となる。この結果、高速かつ的確に内部電源電圧を目的
とするレベルに回復させることが可能となる。
係る電圧補助回路によれば、内部電源電圧の微分成分に
のみに応答して、内部電源電圧の変動を補うことが可能
となる。この結果、高速かつ的確に内部電源電圧を目的
とするレベルに回復させることが可能となる。
【００５３】請求項３および請求項４に係る半導体集積
回路装置は、電源電圧を降下させた内部電源電圧を発生
する内部降圧回路に対して、内部電源電圧の微分成分に
のみに応答して、内部電源電圧の変動を補う電圧補助回
路を設ける。この結果、高速かつ的確に内部電源電圧を
目的とするレベルに回復させることが可能となる。これ
により、内部回路は、内部電源電圧の変動による影響を
受けることなく、正確かつ高速に動作することが可能と
なる。
回路装置は、電源電圧を降下させた内部電源電圧を発生
する内部降圧回路に対して、内部電源電圧の微分成分に
のみに応答して、内部電源電圧の変動を補う電圧補助回
路を設ける。この結果、高速かつ的確に内部電源電圧を
目的とするレベルに回復させることが可能となる。これ
により、内部回路は、内部電源電圧の変動による影響を
受けることなく、正確かつ高速に動作することが可能と
なる。
【００５４】請求項５に係る半導体集積回路装置は、請
求項４に係る半導体集積回路装置であって、電圧補助回
路は、内部電源電圧の微分成分にのみに応答して、コン
パレータの入力を変化させることが可能となる。この結
果、高速かつ的確に内部電源電圧を充電／放電すること
が可能となる。
求項４に係る半導体集積回路装置であって、電圧補助回
路は、内部電源電圧の微分成分にのみに応答して、コン
パレータの入力を変化させることが可能となる。この結
果、高速かつ的確に内部電源電圧を充電／放電すること
が可能となる。
【００５５】請求項６に係る半導体集積回路装置は、請
求項３に係る半導体集積回路装置であって、電圧補助回
路は、コンデンサを備え、内部電源電圧の微分成分にの
みに応答して、内部電源電圧を充電する。この結果、高
速かつ的確に内部電源電圧を上昇させることが可能とな
る。
求項３に係る半導体集積回路装置であって、電圧補助回
路は、コンデンサを備え、内部電源電圧の微分成分にの
みに応答して、内部電源電圧を充電する。この結果、高
速かつ的確に内部電源電圧を上昇させることが可能とな
る。
【００５６】請求項７および請求項８に係る半導体集積
回路装置は、請求項６に係る半導体集積回路装置であっ
て、充電回路として、トランジスタまたはダイオードを
使用することが可能となる。
回路装置は、請求項６に係る半導体集積回路装置であっ
て、充電回路として、トランジスタまたはダイオードを
使用することが可能となる。
【００５７】請求項９に係る半導体集積回路装置は、請
求項３に係る半導体集積回路装置であって、電圧補助回
路は、コンデンサを備え、内部電源電圧の微分成分にの
みに応答して、内部電源電圧を放電する。この結果、高
速かつ的確に内部電源電圧を降下させることが可能とな
る。
求項３に係る半導体集積回路装置であって、電圧補助回
路は、コンデンサを備え、内部電源電圧の微分成分にの
みに応答して、内部電源電圧を放電する。この結果、高
速かつ的確に内部電源電圧を降下させることが可能とな
る。
【００５８】請求項１０および請求項１１に係る半導体
集積回路装置は、請求項９に係る半導体集積回路装置で
あって、放電回路として、トランジスタまたはダイオー
ドを使用することが可能となる。
集積回路装置は、請求項９に係る半導体集積回路装置で
あって、放電回路として、トランジスタまたはダイオー
ドを使用することが可能となる。
【図１】 本発明の実施の形態１における電圧補助回路
の構成の一例を示す図である。
の構成の一例を示す図である。
【図２】 図１に示す電圧補助回路１００を含む半導体
集積回路装置１０００の主要部の構成を示す図である。
集積回路装置１０００の主要部の構成を示す図である。
【図３】 本発明の実施の形態１における電圧補助回路
の他の構成の一例を示す図である。
の他の構成の一例を示す図である。
【図４】 図３に示す電圧補助回路２００を含む半導体
集積回路装置２０００の主要部の構成を示す図である。
集積回路装置２０００の主要部の構成を示す図である。
【図５】 従来の半導体集積回路装置における内部降圧
回路９００の構成を示す図である。
回路９００の構成を示す図である。
１，２ 定電流源、３，４，９，２９ ＰＭＯＳトラン
ジスタ、５，６，１０ＮＭＯＳトランジスタ、７，２７
コンパレータ、８ コンデンサ、１００，２００ 電
圧補助回路、９００ 内部降圧回路、５００ 内部回
路、１０００，２０００ 半導体集積回路装置。
ジスタ、５，６，１０ＮＭＯＳトランジスタ、７，２７
コンパレータ、８ コンデンサ、１００，２００ 電
圧補助回路、９００ 内部降圧回路、５００ 内部回
路、１０００，２０００ 半導体集積回路装置。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B015 AA02 AA07 BA54 CA03 CA04 CA22 5B024 AA03 AA15 BA27 CA07 5H430 BB01 BB05 BB09 BB11 CC02 EE06 EE18 FF03 FF13 GG04 HH03 JJ01 JJ07 LB06
Claims (11)
- 【請求項１】 内部電源電圧の変化を補う電圧補助回路
であって、 前記内部電源電圧の微分成分を検出する検出手段と、 前記内部電源電圧の微分成分と基準電位とを比較する比
較手段と、 前記比較結果に応答して、前記内部電源電圧の電位を補
う補助手段とを備える、電圧補助回路。 - 【請求項２】 前記比較手段は、 第１の入力ノードと第２の入力ノードとを有し、前記第
１の入力ノードの電圧と前記第２の入力ノードの電圧と
を比較するコンパレータを含み、 前記第２の入力ノードは、前記基準電位を受け、 前記補助手段は、 前記内部電源電圧を受ける電源ノードと、 前記コンパレータの出力に応答して、前記電源ノードを
充放電する第１の充放電手段とを含み、 前記検出手段は、 前記電源ノードと前記第１の入力ノードとの間に接続さ
れるコンデンサと、 前記第１の入力ノードの電圧に応答して、前記第１の入
力ノードを充放電する第２の充放電手段とを含む、請求
項１記載の電圧補助回路。 - 【請求項３】 電源電位を降下させた内部電源電圧を発
生する電圧降圧手段と、 前記内部電源電圧の微分成分と基準電位とを比較して、
前記比較結果に応答して、前記内部電源電圧の電位を補
う電圧補助手段とを備える、半導体集積回路装置。 - 【請求項４】 前記電圧補助手段は、 前記内部電源電圧の微分成分を検出する検出手段と、 前記内部電源電圧の微分成分と基準電位とを比較する比
較手段と、 前記比較結果に応答して、前記内部電源電圧の電位を補
う補助手段とを備える、請求項３記載の半導体集積回路
装置。 - 【請求項５】 前記比較手段は、 第１の入力ノードと第２の入力ノードとを有し、前記第
１の入力ノードの電圧と前記第２の入力ノードの電圧と
を比較するコンパレータを含み、 前記第２の入力ノードは、前記基準電位を受け、 前記補助手段は、 前記内部電源電圧を受ける電源ノードと、 前記コンパレータの出力に応答して、前記電源ノードを
充放電する第１の充放電手段とを含み、 前記検出手段は、 前記電源ノードと前記第１の入力ノードとの間に接続さ
れるコンデンサと、 前記第１の入力ノードの電圧に応答して、前記第１の入
力ノードを充放電する第２の充放電手段とを含む、請求
項４記載の半導体集積回路装置。 - 【請求項６】 前記電圧補助手段は、 正入力ノードと負入力ノードとを有し、前記正入力ノー
ドの電圧と前記負入力ノードの電圧とを比較するコンパ
レータと、 前記内部電源電圧を受ける電源ノードと、 前記コンパレータの出力に応答して、前記電源ノードを
充電する第１の充電手段と、 前記電源ノードと前記正入力ノードとの間に接続される
コンデンサと、 前記正入力ノードの電圧に応答して、前記正入力ノード
を充電する第２の充電手段とを含み、 前記負入力ノードは、前記基準電位を受ける、請求項３
記載の半導体集積回路装置。 - 【請求項７】 前記第２の充電手段は、電源電圧と前記
正入力ノードとの間に配置され、ゲート電極が前記正入
力ノードと接続されるトランジスタを含む、請求項６記
載の半導体集積回路装置。 - 【請求項８】 前記第２の充電手段は、電源電圧と前記
正入力ノードとの間に配置されるダイオードを含む、請
求項６記載の半導体集積回路装置。 - 【請求項９】 前記電圧補助手段は、 正入力ノードと負入力ノードとを有し、前記正入力ノー
ドの電圧と前記負入力ノードの電圧とを比較するコンパ
レータと、 前記内部電源電圧を受ける電源ノードと、 前記コンパレータの出力に応答して、前記電源ノードを
放電する第１の放電手段と、 前記電源ノードと前記正入力ノードとの間に接続される
コンデンサと、 前記正入力ノードの電圧に応答して、前記正入力ノード
を放電する第２の放電手段とを含み、 前記負入力ノードは、前記基準電位を受ける、請求項３
記載の半導体集積回路装置。 - 【請求項１０】 前記第２の放電手段は、接地電位と前
記正入力ノードとの間に配置され、ゲート電極が前記正
入力ノードと接続されるトランジスタを含む、請求項９
記載の半導体集積回路装置。 - 【請求項１１】 前記第２の放電手段は、接地電位と前
記正入力ノードとの間に配置されるダイオードを含む、
請求項９記載の半導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10214113A JP2000047740A (ja) | 1998-07-29 | 1998-07-29 | 電圧補助回路および半導体集積回路装置 |
| US09/227,937 US6181119B1 (en) | 1998-07-29 | 1999-01-11 | Circuit compensating for change in internal power supply voltage, and semiconductor integrated circuit device including such a circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10214113A JP2000047740A (ja) | 1998-07-29 | 1998-07-29 | 電圧補助回路および半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000047740A true JP2000047740A (ja) | 2000-02-18 |
Family
ID=16650455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10214113A Withdrawn JP2000047740A (ja) | 1998-07-29 | 1998-07-29 | 電圧補助回路および半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6181119B1 (ja) |
| JP (1) | JP2000047740A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005174208A (ja) * | 2003-12-15 | 2005-06-30 | Ricoh Co Ltd | 定電圧電源装置 |
| US6967470B2 (en) | 2001-07-30 | 2005-11-22 | Oki Electric Industry Co., Ltd. | Voltage regulator combining a series type regulator with a shunt type regulator having a constant current source |
| JP2005353037A (ja) * | 2004-05-10 | 2005-12-22 | Ricoh Co Ltd | 定電圧回路 |
| JP2006065836A (ja) * | 2004-07-27 | 2006-03-09 | Rohm Co Ltd | レギュレータ回路 |
| JP2006209327A (ja) * | 2005-01-26 | 2006-08-10 | Ricoh Co Ltd | 定電圧回路及びその定電圧回路を有する半導体装置 |
| JP2006285854A (ja) * | 2005-04-04 | 2006-10-19 | Ricoh Co Ltd | 定電圧回路 |
| US7391192B2 (en) | 2000-08-31 | 2008-06-24 | Primarion, Inc. | Apparatus and system for providing transient suppression power regulation |
| KR100873461B1 (ko) | 2005-11-11 | 2008-12-15 | 가부시키가이샤 리코 | 정전압 회로 및 정전압 회로의 제어 방법 |
| JP2009181381A (ja) * | 2008-01-31 | 2009-08-13 | New Japan Radio Co Ltd | 安定化電源回路 |
| US7705573B2 (en) | 2006-05-09 | 2010-04-27 | Ricoh Company, Ltd. | Constant voltage circuit |
| US8111576B2 (en) | 2008-11-25 | 2012-02-07 | Samsung Electronics Co., Ltd. | High-voltage sawtooth current driving circuit and memory device including same |
| JP2016103307A (ja) * | 2014-11-28 | 2016-06-02 | 力晶科技股▲ふん▼有限公司 | 内部電源電圧補助回路、半導体記憶装置及び半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100733414B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
| KR100733419B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3085562B2 (ja) * | 1992-10-12 | 2000-09-11 | 三菱電機株式会社 | 基準電圧発生回路および内部降圧回路 |
| JP3625918B2 (ja) * | 1995-10-16 | 2005-03-02 | 株式会社ルネサステクノロジ | 電圧発生回路 |
| JPH09330590A (ja) * | 1996-06-07 | 1997-12-22 | Mitsubishi Electric Corp | 内部電圧検出回路、および基板電圧検出回路 |
| JPH1027027A (ja) | 1996-07-09 | 1998-01-27 | Mitsubishi Electric Corp | 内部降圧回路 |
-
1998
- 1998-07-29 JP JP10214113A patent/JP2000047740A/ja not_active Withdrawn
-
1999
- 1999-01-11 US US09/227,937 patent/US6181119B1/en not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198227A (ja) * | 2000-08-31 | 2008-08-28 | Primarion Inc | 過渡抑制電力レギュレーションを提供する装置およびシステム |
| US7616456B2 (en) | 2000-08-31 | 2009-11-10 | Primarion Corporation | Apparatus and system for providing transient suppression power regulation |
| US7391192B2 (en) | 2000-08-31 | 2008-06-24 | Primarion, Inc. | Apparatus and system for providing transient suppression power regulation |
| US6967470B2 (en) | 2001-07-30 | 2005-11-22 | Oki Electric Industry Co., Ltd. | Voltage regulator combining a series type regulator with a shunt type regulator having a constant current source |
| JP2005174208A (ja) * | 2003-12-15 | 2005-06-30 | Ricoh Co Ltd | 定電圧電源装置 |
| JP2005353037A (ja) * | 2004-05-10 | 2005-12-22 | Ricoh Co Ltd | 定電圧回路 |
| JP4688528B2 (ja) * | 2004-05-10 | 2011-05-25 | 株式会社リコー | 定電圧回路 |
| JP2006065836A (ja) * | 2004-07-27 | 2006-03-09 | Rohm Co Ltd | レギュレータ回路 |
| JP4744945B2 (ja) * | 2004-07-27 | 2011-08-10 | ローム株式会社 | レギュレータ回路 |
| JP2006209327A (ja) * | 2005-01-26 | 2006-08-10 | Ricoh Co Ltd | 定電圧回路及びその定電圧回路を有する半導体装置 |
| JP4667883B2 (ja) * | 2005-01-26 | 2011-04-13 | 株式会社リコー | 定電圧回路及びその定電圧回路を有する半導体装置 |
| JP2006285854A (ja) * | 2005-04-04 | 2006-10-19 | Ricoh Co Ltd | 定電圧回路 |
| JP4523473B2 (ja) * | 2005-04-04 | 2010-08-11 | 株式会社リコー | 定電圧回路 |
| KR100873461B1 (ko) | 2005-11-11 | 2008-12-15 | 가부시키가이샤 리코 | 정전압 회로 및 정전압 회로의 제어 방법 |
| US7538537B2 (en) | 2005-11-11 | 2009-05-26 | Ricoh Company, Ltd. | Constant-voltage circuit and controlling method thereof |
| US7705573B2 (en) | 2006-05-09 | 2010-04-27 | Ricoh Company, Ltd. | Constant voltage circuit |
| JP2009181381A (ja) * | 2008-01-31 | 2009-08-13 | New Japan Radio Co Ltd | 安定化電源回路 |
| US8111576B2 (en) | 2008-11-25 | 2012-02-07 | Samsung Electronics Co., Ltd. | High-voltage sawtooth current driving circuit and memory device including same |
| JP2016103307A (ja) * | 2014-11-28 | 2016-06-02 | 力晶科技股▲ふん▼有限公司 | 内部電源電圧補助回路、半導体記憶装置及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6181119B1 (en) | 2001-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10320290B2 (en) | Voltage regulator with switching and low dropout modes | |
| JP4473669B2 (ja) | 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 | |
| JP4311687B2 (ja) | 電源回路およびバッテリ装置 | |
| US6815938B2 (en) | Power supply unit having a soft start functionality and portable apparatus equipped with such power supply unit | |
| JP2000047740A (ja) | 電圧補助回路および半導体集積回路装置 | |
| CN100544098C (zh) | 充电电路、控制充电电路操作的方法、以及电源单元 | |
| US20020033727A1 (en) | Electrical device | |
| JP2004112897A (ja) | 携帯型機器及び半導体集積回路装置 | |
| US6291973B1 (en) | External discharging/charging apparatus | |
| JP2002330549A (ja) | 充放電制御回路と充電式電源装置 | |
| US7554298B2 (en) | Charger and integrated circuit having first and second charging currents | |
| US7402981B2 (en) | Method and apparatus to perform battery charging using a DC-DC converter circuit | |
| JP2002320340A (ja) | 充放電制御回路と充電式電源装置 | |
| US10488881B1 (en) | Power supply circuit | |
| JP5588370B2 (ja) | 出力回路、温度スイッチｉｃ、及び、電池パック | |
| JP5312781B2 (ja) | スイッチング電源回路 | |
| US7701178B2 (en) | Charge control that keeps constant input voltage supplied to battery pack | |
| EP0999635A1 (en) | Power supply monitoring ic and battery pack | |
| JP4317513B2 (ja) | 電力制御装置 | |
| JP7281805B2 (ja) | チャージポンプ制御回路及びバッテリ制御回路 | |
| JPH0996686A (ja) | 電子時計とその充電方法 | |
| JP2007151322A (ja) | 電源回路およびｄｃ−ｄｃコンバータ | |
| JPH09191571A (ja) | 電源回路装置 | |
| US7042742B2 (en) | Charge-pump circuitry | |
| JP2002345156A (ja) | 充電電池あるいは充電電池パック |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |