JP7281805B2

JP7281805B2 - チャージポンプ制御回路及びバッテリ制御回路

Info

Publication number: JP7281805B2
Application number: JP2019110750A
Authority: JP
Inventors: 亮一安斎
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2019-06-14
Filing date: 2019-06-14
Publication date: 2023-05-26
Anticipated expiration: 2039-06-14
Also published as: US20200395846A1; KR20200143288A; US11557963B2; TW202110029A; CN112087131B; JP2020205655A; CN112087131A

Description

本発明は、チャージポンプ制御回路及びバッテリ制御回路に関する。

従来から、携帯機器には、その携帯動作時の電源としてバッテリ装置が付属されている。
上記バッテリ装置には、所望のバッテリ電圧を得るようにした充電可能なバッテリとともに、このバッテリに対して充放電の制御を行うバッテリ制御回路が搭載されている。

図９は、従来例によるバッテリ制御回路を備えるバッテリ装置を示す回路図である。バッテリ装置１１００は、バッテリ２４２とバッテリ制御装置１２００とから構成されている。バッテリ制御装置１２００は、接続されている接続機器９３０が充電器の場合、充電器からバッテリ２４２に充電電流を供給し、接続機器９３０が負荷の場合、バッテリ２４２から負荷に駆動電流（放電電流）を供給する。

図９において、充電トランジスタ２１６及び放電トランジスタ２１８の各々は、ｎチャネル型ＭＯＳトランジスタである。
充電トランジスタ２１６及び放電トランジスタ２１８の各々のゲートソース間電圧Ｖｇｓが、閾値電圧Ｖｔｈを超え、チャネル抵抗を低下させるように、ゲート電圧を昇圧して用いる必要がある。

このため、バッテリ制御装置１２００には、チャージポンプ回路９１０及び１１１０の各々を制御するチャージポンプ制御回路１３００が備えられている。
チャージポンプ回路９１０は放電トランジスタ２１８のゲート電圧を昇圧し、一方、チャージポンプ回路１１１０は充電トランジスタ２１６のゲート電圧を昇圧する。
Ｖ／Ｉ変換回路１１３０は、充電トランジスタ２１６のゲート電圧を、センス電流に変換して、発振器９０６に対して出力している。
また、Ｖ／Ｉ変換回路９０４は、放電トランジスタ２１８のゲート電圧を、センス電流に変換して、発振器９０６に対して出力している。

発振器９０６は、Ｖ／Ｉ変換回路９０４及び１１３０の各々のセンス電流を合成した電流に対応して、充電トランジスタ２１６及び放電トランジスタ２１８のゲート電圧が所定の電圧に維持されるように、チャージポンプ回路９１０、１１１０のそれぞれを駆動するクロックの周波数を調整する。
これにより、充電トランジスタ２１６及び放電トランジスタ２１８の各々は、バッテリ２４２の充電時及び放電時の通常動作におけるゲート電圧が閾値以上の所定の電圧に維持される。

また、充電トランジスタ２１６及び放電トランジスタ２１８の各々には、一般的に、ゲート電圧の過度な上昇による絶縁破壊を防止するため、ソース／ゲート間に保護素子（不図示）が備えられている。

特許第６０１８７４９号公報

しかしながら、上記特許文献１において、充電トランジスタ２１６及び放電トランジスタ２１８の各々の保護素子のインピーダンスは、同一である必要があるが、一般的にプロセスばらつきが発生してしまう。

一方、発振器９０６は、充電トランジスタ２１６及び放電トランジスタ２１８の各々のセンス電流を合成して、合成された電流により発振するクロックの周波数が生成されており、平均化されたセンス電流に対応した周波数によりクロックを発振する。
このため、充電トランジスタ２１６及び放電トランジスタ２１８の各々のゲート電圧は、クロックの周波数に対応して予め設定された電圧とはならない。

すなわち、充電トランジスタ２１６及び放電トランジスタ２１８の保護素子のインピーダンスが低い方が、ゲート電圧が所定の電圧より低くなり、チャネル抵抗が所望より高くなることや、トランジスタがオフすることにより、必要な充電電流あるいは放電電流が供給されない。

本発明は、このような事情に鑑みてなされたもので、充電トランジスタ及び放電トランジスタの各々のゲートに備えられた保護素子のインピーダンスが異なっていても、保護素子のインピーダンスの低い方のゲート電圧が所定の電圧となるようにチャージポンプ回路の駆動を制御するチャージポンプ制御回路及びバッテリ制御回路を提供することを目的とする。

本発明のチャージポンプ制御回路は、バッテリからの放電を制御する放電トランジスタに第１ゲート電圧を供給するチャージポンプドライバ、及び前記バッテリに対する充電を制御する充電トランジスタに第２ゲート電圧を供給するチャージポンプドライバのそれぞれが駆動するためのクロックを供給する発振器と、前記第１ゲート電圧と前記第２ゲート電圧とのいずれか低い方の電圧を制御対象電圧とし、当該制御対象電圧に対応して、前記発振器による前記クロックの生成を制御する駆動制御回路と、前記第１ゲート電圧に対応する検出電圧及び電源電圧の各々のいずれかを、前記放電トランジスタの前記第１ゲート電圧を示す第１検出電圧として、また、前記第２ゲート電圧に対応する検出電圧及び前記電源電圧の各々のいずれかを、前記充電トランジスタの前記第２ゲート電圧を示す第２検出電圧として出力するかを、それぞれ前記バッテリの放電を制御する放電イネーブル信号、前記バッテリの充電を制御する充電イネーブル信号により切り替えるスイッチ回路と、を備えることを特徴とする。

本発明のバッテリ制御回路は、バッテリからの放電を制御する放電トランジスタと、前記バッテリに対する充電を制御する充電トランジスタと、前記放電トランジスタの第１ゲート電圧を、当該第１ゲート電圧に対応した第１検出電圧として取得する第１電圧変換回路と、前記充電トランジスタの第２ゲート電圧を、当該第２ゲート電圧に対応した第２検出電圧として取得する第２電圧変換回路と、前記放電トランジスタに前記第１ゲート電圧を供給する放電チャージポンプドライバと、前記充電トランジスタに前記第２ゲート電圧を供給する充電チャージポンプドライバと、前記放電チャージポンプドライバ及び前記充電チャージポンプドライバの各々が駆動するためのクロックを供給する発振器と、前記第１検出電圧及び前記第２検出電圧のいずれか低い方の電圧を制御対象電圧とし、当該制御対象電圧に対応して、前記発振器による前記クロックの生成を制御する駆動制御回路と、前記第１ゲート電圧に対応する検出電圧及び電源電圧の各々のいずれかを、前記第１検出電圧として、また、前記第２ゲート電圧に対応する検出電圧及び前記電源電圧の各々のいずれかを、前記第２検出電圧として出力するかを、それぞれ前記バッテリの放電を制御する放電イネーブル信号、前記バッテリの充電を制御する充電イネーブル信号により切り替えるスイッチ回路と、を備えることを特徴とする。

この発明によれば、充電トランジスタ及び放電トランジスタの各々のゲートに備えられた保護素子のインピーダンスが異なっていても、保護素子のインピーダンスの低い方のゲート電圧が所定の電圧となるようにチャージポンプ回路の駆動を制御するチャージポンプ制御回路及びバッテリ制御回路を提供することができる。

第１の実施形態によるチャージポンプ制御回路を用いたバッテリ装置の構成例を示す概略ブロック図である。本実施形態におけるスイッチ回路５１及び比較回路５２の構成例を示す回路図である。本実施形態における駆動回路５３の構成例を示す回路図である。本実施形態における第１電圧変換回路６の構成例を示す回路図である。第２の実施形態における第１電圧変換回路６Ａの構成例を示す回路図である。第２の実施形態における第１電圧変換回路６Ｂの構成例を示す回路図である。第３の実施形態によるチャージポンプ制御回路を用いたバッテリ装置の構成例を示す概略ブロック図である。第３の実施形態における発振器５４Ｃ及び周波数制御回路５５の構成例を示すブロック図である。従来例によるバッテリ制御回路を備えるバッテリ装置を示す回路図である。

以下、図面を参照して、本発明の実施形態について説明する。

＜第１の実施形態＞
図１は、第１の実施形態によるチャージポンプ制御回路を用いたバッテリ装置の構成例を示す概略ブロック図である。
この図１において、バッテリ装置１は、バッテリ制御回路１０及びバッテリ２０を備えている。バッテリ制御回路１０は、放電トランジスタ１１、充電トランジスタ１２、充電チャージポンプドライバ３、放電チャージポンプドライバ４、チャージポンプ制御回路５、第１電圧変換回路６及び第２電圧変換回路７を備えている。チャージポンプ制御回路５は、スイッチ回路５１、比較回路５２、駆動回路５３及び発振器５４を備えている。また、スイッチ回路５１、比較回路５２及び駆動回路５３の各々は、発振器５４のクロックの生成を制御する駆動制御回路を構成している。

放電トランジスタ１１は、ｎチャネル型ＭＯＳトランジスタであり、ソースが接続機器３０の正極端子に接続され、ゲートが放電チャージポンプドライバ４の出力端子及び第１電圧変換回路６の入力端子に接続され、ドレインが充電トランジスタ１２のドレインと接続されている。また、放電トランジスタ１１には、ソースとゲートとの間に保護素子８１が設けられている。
充電トランジスタ１２は、ｎチャネル型ＭＯＳトランジスタであり、ソースがバッテリ２０の正極端子に接続され、ゲートが充電チャージポンプドライバ３の出力端子及び第２電圧変換回路７の入力端子に接続されている。また、充電トランジスタ１２には、ソースとゲートとの間に保護素子８２が設けられている。
チャージポンプ制御回路５は、第１入力端子に第１電圧変換回路６の出力端子が接続され、第２入力端子に第２電圧変換回路７の出力端子が接続され、出力端子が充電チャージポンプドライバ３及び放電チャージポンプドライバ４の入力端子に接続されている。充電チャージポンプドライバ３は、出力端子が充電トランジスタ１２のゲートに接続されている。放電チャージポンプドライバ４は、出力端子が放電トランジスタ１１のゲートに接続されている。

充電チャージポンプドライバ３は、充電イネーブル信号ＥＮ＿ＣＨＧがイネーブル状態である場合、充電トランジスタ１２のゲート電圧ＶG2を、供給されるクロックに対応して電源電圧ＶDDから所定の電圧に昇圧する。一方、充電チャージポンプドライバ３は、充電イネーブル信号ＥＮ＿ＣＨＧがディセーブル状態である場合、昇圧動作を停止する。

放電チャージポンプドライバ４は、放電イネーブル信号ＥＮ＿ＤＳＧがイネーブル状態である場合、放電トランジスタ１１のゲート電圧ＶG1を、供給されるクロックに対応して電源電圧ＶDDから所定の電圧に昇圧する。一方、放電チャージポンプドライバ４は、放電イネーブル信号ＥＮ＿ＤＳＧがディセーブル状態である場合、昇圧動作を停止する。

上述した充電イネーブル信号ＥＮ＿ＣＨＧは、電源電圧ＶDDが過充電電圧未満の場合にイネーブル状態とされ、過充電電圧以上の場合にディセーブル状態とされる。
また、放電イネーブル信号ＥＮ＿ＤＳＧは、電源電圧ＶDDが過放電電圧以下の場合にディセーブル状態とされ、過放電電圧を超えた場合にイネーブル状態とされる。
この充電イネーブル信号ＥＮ＿ＣＨＧ及び放電イネーブル信号ＥＮ＿ＤＳＧの制御は、バッテリ２０の電源電圧ＶDDを監視する監視制御回路（不図示）により行われる。

第１電圧変換回路６は、入力される放電トランジスタ１１のゲート電圧ＶG1を、所定の比で分圧して、ゲート電圧ＶG1に対応した第１検出電圧ＶDT1として出力する。
第２電圧変換回路７は、入力される充電トランジスタ１２のゲート電圧ＶG2を、所定の比で分圧して、ゲート電圧ＶG2に対応した第２検出電圧ＶDT2として出力する。

チャージポンプ制御回路５は、供給される第１検出電圧ＶDT1及び第２検出電圧ＶDT2の各々のいずれか低い方の電圧に対応し、充電チャージポンプドライバ３と放電チャージポンプドライバ４とに対してクロックを印加するか否かの制御を行う。

スイッチ回路５１は、放電イネーブル信号ＥＮ＿ＤＳＧがイネーブル状態である場合、第１検出電圧ＶDT1を比較回路５２に対して第１比較電圧として出力する。一方、スイッチ回路５１は、放電イネーブル信号ＥＮ＿ＤＳＧがディセーブル状態である場合、電源電圧ＶDDを比較回路５２に対して第１比較電圧として出力する。
また、スイッチ回路５１は、充電イネーブル信号ＥＮ＿ＣＨＧがイネーブル状態である場合、第２検出電圧ＶDT2を比較回路５２に対して第２比較電圧として出力する。一方、スイッチ回路５１は、充電イネーブル信号ＥＮ＿ＣＨＧがディセーブル状態である場合、電源電圧ＶDDを比較回路５２に対して第２比較電圧として出力する。

比較回路５２は、第１比較電圧及び第２比較電圧の各々と、基準電圧Ｖrefとの比較を行う。ここで、比較回路５２は、第１比較電圧及び第２比較電圧のいずれか低い方の電圧が、基準電圧Ｖref未満であった場合、駆動イネーブル信号をイネーブル状態として、駆動回路５３に対して出力する。一方、比較回路５２は、第１比較電圧及び第２比較電圧のいずれか低い方の電圧が、基準電圧Ｖref以上であった場合、駆動イネーブル信号をディセーブル状態として、駆動回路５３に対して出力する。

駆動回路５３は、放電イネーブル信号ＥＮ＿ＤＳＧまたは充電イネーブル信号ＥＮ＿ＣＨＧのいずれか一方がイネーブル状態であり、かつ駆動イネーブル信号がイネーブル状態である場合、駆動信号を駆動状態で出力する。

発振器５４は、予め設定された周波数のクロックを発生し、充電チャージポンプドライバ３及び放電チャージポンプドライバ４に供給する。

図２は、本実施形態におけるスイッチ回路５１及び比較回路５２の構成例を示す回路図である。
スイッチ回路５１は、スイッチ回路５１ａ及び５１ｂを備えている。スイッチ回路５１ａは、スイッチ５１ａ＿１及び５１ａ＿２を備えている。スイッチ回路５１ｂは、スイッチ５１ｂ＿１及び５１ｂ＿２を備えている。

スイッチ５１ａ＿１及び５１ａ＿２は、それぞれ制御端子ＴＳに対して充電イネーブル信号ＥＮ＿ＣＨＧの信号線が接続されている。
また、スイッチ５１ａ＿１は、入力端子ＴＩに第２検出電圧ＶDT2の信号線が接続され、出力端子ＴＯに第２比較電圧の信号線が接続されている。スイッチ５１ａ＿２は、入力端子ＴＩに電源電圧ＶDDの電源線が接続され、出力端子ＴＯに第２比較電圧の信号線が接続されている。

この構成により、スイッチ回路５１ａは、充電イネーブル信号ＥＮ＿ＣＨＧがイネーブル状態の場合、スイッチ５１ａ＿１がオン状態、スイッチ５１ａ＿２がオフ状態となり、第２比較電圧として第２検出電圧ＶDT2を、比較回路５２に対して出力する。一方、スイッチ回路５１ａは、充電イネーブル信号ＥＮ＿ＣＨＧがディセーブル状態の場合、スイッチ５１ａ＿１がオフ状態、スイッチ５１ａ＿２がオン状態となり、第２比較電圧として電源電圧ＶDDを、比較回路５２に対して出力する。

スイッチ５１ｂ＿１及び５１ｂ＿２は、それぞれ制御端子ＴＳに対して放電イネーブル信号ＥＮ＿ＤＳＧの信号線が接続されている。
また、スイッチ５１ｂ＿１は、入力端子ＴＩに第１検出電圧ＶDT1の信号線が接続され、出力端子ＴＯに第１比較電圧の信号線が接続されている。スイッチ５１ｂ＿２は、入力端子ＴＩに電源電圧ＶDDの電源線が接続され、出力端子ＴＯに第１比較電圧の信号線が接続されている。

この構成により、スイッチ回路５１ｂは、放電イネーブル信号ＥＮ＿ＤＳＧがイネーブル状態の場合、スイッチ５１ｂ＿１がオン状態、スイッチ５１ｂ＿２がオフ状態となり、第１比較電圧として第１検出電圧ＶDT1を、比較回路５２に対して出力する。一方、スイッチ回路５１ｂは、放電イネーブル信号ＥＮ＿ＤＳＧがディセーブル状態の場合、スイッチ５１ｂ＿１がオフ状態、スイッチ５１ｂ＿２がオン状態となり、第２比較電圧として電源電圧ＶDDを、比較回路５２に対して出力する。

比較回路５２は、定電流源５２１及び５２２と、トランジスタＰ１、Ｐ２、Ｐ３、Ｎ１、Ｎ２、Ｎ３及びＮＯＴ回路ＩＮＶとを備えている。
トランジスタＰ１、Ｐ２及びＰ３はｐチャネル型ＭＯＳトランジスタであり、トランジスタＮ１、Ｎ２及びＮ３はｎチャネル型ＭＯＳトランジスタである。

定電流源５２１は、入力端子ＴＩが電源電圧ＶDDの電源線に接続され、出力端子ＴＯがトランジスタＰ１、Ｐ２及びＰ３のソースに接続されている。
定電流源５２２は、入力端子ＴＩが電源電圧ＶDDの電源線に接続され、出力端子ＴＯがトランジスタＮ３のドレインに接続されている。

トランジスタＰ１は、ゲートが第１比較電圧の信号線に接続され、ドレインがトランジスタＮ１のドレインと接続されている。
トランジスタＰ２は、ゲートが第２比較電圧の信号線に接続され、ドレインがトランジスタＮ１のドレインと接続されている。
トランジスタＰ３は、ゲートに対して基準電圧Ｖrefが印加され、ドレインがトランジスタＮ２のドレイン及びゲートと接続されている。

トランジスタＮ１は、ゲートがトランジスタＮ２のドレイン及びゲートと接続され、ソースが電源電圧ＶSS（接地電圧）の電源線に接続されている。
トランジスタＮ２は、ソースが電源電圧ＶSSの電源線に接続されている。
これらトランジスタＮ１及びＮ２とは、カレントミラー回路を構成している。
トランジタＮ３は、ドレインがＮＯＴ回路ＩＮＶの入力端子に接続され、ゲートがトランジスタＮ１のドレインに接続され、ソースが電源電圧ＶSSの電源線に接続されている。
ＮＯＴ回路ＩＮＶは、出力端子が駆動イネーブル信号の信号線と接続されている。

以上のように構成した比較回路５２は、第１比較電圧及び第２比較電圧のいずれか低い方の電圧を、基準電圧Ｖrefと比較し、基準電圧Ｖref未満の場合に駆動イネーブル信号をイネーブル状態（例えば、「Ｈ」レベル）として出力し、基準電圧Ｖref以上の場合に駆動イネーブル信号をディセーブル状態（例えば、「Ｌ」レベル）として出力する。

図３は、本実施形態における駆動回路５３の構成例を示す回路図である。駆動回路５３は、オア回路５３１及びアンド回路５３２を備えている。
オア回路５３１は、放電イネーブル信号ＥＮ＿ＤＳＧ及び充電イネーブル信号ＥＮ＿ＣＨＧのいずれか一方が「Ｈ」レベルの場合、「Ｈ」レベルを出力する。
アンド回路５３２は、オア回路５３１の出力が「Ｈ」レベルであり、かつ駆動イネーブル信号が「Ｈ」レベルの場合、駆動状態を示す「Ｈ」レベルの駆動信号を出力する。

図４は、本実施形態における第１電圧変換回路６の構成例を示す回路図である。第１電圧変換回路６は、抵抗１６１及び１６２がゲート電圧ＶG1の信号線と電源電圧ＶSSの電源線との間に直列接続されて構成されている。抵抗１６１が抵抗値Ｒａであり、抵抗１６２が抵抗値Ｒｂである場合、第１検出電圧ＶDT1は以下の式（１）で表される。
ＶDT1＝（Ｒｂ／（Ｒａ＋Ｒｂ））ＶG1 …（１）
ここで、第１検出電圧ＶDT1は、抵抗比Ｒｂ／（Ｒａ＋Ｒｂ）の比率において、ゲート電圧ＶG1の変動に対応して変動する。
第２電圧変換回路７は、図４に示す第１電圧変換回路６と同様の構成である。

上述したように、本実施形態によれば、放電トランジスタ１１及び充電トランジスタ１２において、保護素子８１及び８２のいずれかインピーダンスの低い方のゲート電圧がトランジスタの閾値電圧を超えるように、充電チャージポンプドライバ３及び放電チャージポンプドライバ４が動作するため、必要な充電電流及び放電電流を供給することができる。

また、本実施形態によれば、放電トランジスタ１１のゲート電圧ＶG1及び充電トランジスタ１２のゲート電圧ＶG2の双方が、閾値電圧を超える電圧となった場合、発振器５４のクロックの生成を停止するため、省電力のチャージポンプ制御回路５を実現することができる。

＜第２の実施形態＞
第２の実施形態におけるバッテリ装置は、第１電圧変換回路６及び第２電圧変換回路７以外の構成については第１の実施形態の構成と同様である。
図５は、第２の実施形態における第１電圧変換回路６Ａの構成例を示す回路図である。また、第２電圧変換回路７Ａも図５に示す第１電圧変換回路６Ａの構成と同様である。

第１電圧変換回路６Ａは、抵抗１６１、１６２、増幅器１６３、トランジスタＰ１０を備えている。トランジスタＰ１０は、ｐチャネル型ＭＯＳトランジスタである。
抵抗１６１は、一端がゲート電圧ＶG1の信号線に接続され、他端が接続点Ｑ１を介してトランジスタＰ１０のソースと増幅器１６３の反転入力端子（－）とに接続されている。
抵抗１６２は、一端がトランジスタＰ１０のドレインと出力端子に接続され、他端が電源電圧ＶSSの電源線に接続されている。

増幅器１６３は、非反転入力端子（＋）には所定の電圧（例えば、バッテリ２０の電源電圧ＶDDあるいは接続機器３０の正極端子の電圧）が供給され、反転入力端子（－）が抵抗１６１の他端とトランジスタＰ１０のソースが接続され、出力端子がトランジスタＰ１０のゲートに接続されている。
トランジスタＰ１０は、ソースが抵抗１６２の他端と増幅器１６３の反転入力端子（－）とに接続され、ゲートが増幅器１６３の出力端子に接続され、ドレインが抵抗１６２の一端に接続されている。

増幅器１６３とトランジスタＰ１０は帰還回路を構成するため、接続点Ｑ１の電圧は電源電圧ＶDDの電圧と等しくなる。これにより、抵抗１６１には、ゲート電圧ＶG1と電源電圧ＶDDとの電圧差に対応した電流Ｉ1が流れる。
そして、抵抗１６２には、トランジスタＰ１０を介して上記電流Ｉ1が流れ、一端に第１検出電圧ＶDT1が発生する。

抵抗１６１が抵抗値Ｒａ、抵抗１６２が抵抗値Ｒｂ、増幅器１６３の非反転入力端子（＋）に印加される電圧が電源電圧ＶDD、抵抗１６１の一端に印加される電圧がゲート電圧ＶG1とすると、第１検出電圧ＶDT1は以下の式（２）で表される。
ＶDT2＝（Ｒｂ／Ｒａ）（ＶG1－ＶDD） …（２）
ここで、第１検出電圧ＶDT1は、抵抗比（Ｒｂ／Ｒａ）の比率において、放電トランジスタ１１におけるゲート／ソース間電圧ＶGS1として出力される。

第２電圧変換回路７Ａも、上述した第１電圧変換回路６Ａの回路構成と、第２検出電圧ＶDT2の生成の動作とが同様である
また、第１電圧変換回路６Ａを図５に示す回路構成とした場合、比較回路５２におけるトランジスタＰ３のゲートに印加する基準電圧Ｖrefは、電源電圧ＶDDから生成するが、第１の実施形態と異なり、電圧差（ＶG1－ＶDD）が放電トランジスタ１１の閾値電圧を超える定電圧として設定される。また、第２電圧変換回路７Ａを図５に示す回路構成とした場合も、電圧差（ＶG2－ＶDD）が充電トランジスタ１２の閾値電圧を超える定電圧として設定される。

また、電圧変換回路として、図５に示す回路構成の第１電圧変換回路６Ａ及び第２電圧変換回路７Ａに代えて、図６に示す回路構成の第１電圧変換回路６Ｂ及び第２電圧変換回路７Ｂを用いても良い。
図６は、第２の実施形態における第１電圧変換回路６Ｂの構成例を示す回路図である。また、第２電圧変換回路７Ｂも図６に示す第１電圧変換回路６Ｂの構成と同様である。

第１電圧変換回路６Ｂは、抵抗１６１、抵抗１６２、トランジスタＰ１１、Ｐ１２及び定電流源１６４を備えている。トランジスタＰ１１及びＰ１２は、ｐチャネル型ＭＯＳトランジスタである。

抵抗１６１は、一端がゲート電圧ＶG1の信号線に接続され、他端が接続点Ｑ２を介してトランジスタＰ１２のソースに接続されている。
抵抗１６２は、一端がトランジスタＰ１２のドレインと出力端子に接続され、他端が電源電圧ＶSSの電源線に接続されている。

トランジスタＰ１１は、ソースに所定の電圧（例えば、バッテリ２０の電源電圧ＶDDあるいは接続機器３０の正極端子の電圧）が供給され、ゲート及びドレインがトランジスタＰ１２のゲートと定電流源１６４の入力端子とに接続されている。
定電流源１６４は、出力端子が電源電圧ＶSSの電源線に接続されている。

ここで、トランジスタＰ１１とトランジスタＰ１２のサイズ（Ｗ/Ｌ）を等しく、そしてサイズ（Ｗ/Ｌ）を大きく設計することで、接続点Ｑ２の電圧を電源電圧ＶDDとほぼ同じ電圧にすることが出来る。
これにより、抵抗１６１には、ゲート電圧ＶG1と電源電圧ＶDDとの電圧差に対応した電流Ｉ1が流れる。そして、抵抗１６２には、トランジスタＰ１２を介して上記電流Ｉ1が流れ、一端に第１検出電圧ＶDT1が発生する。

抵抗１６１が抵抗値Ｒａ、抵抗１６２が抵抗値Ｒｂ、トランジスタＰ１１のソースに印加される電圧が電源電圧ＶDD、抵抗１６１の一端に印加される電圧がゲート電圧ＶG1とすると、第１検出電圧ＶDT1は、図５の場合と同様に式（２）で表される。
また、第１電圧変換回路６Ｂ及び第２電圧変換回路７Ｂを図６に示す回路構成とした場合、比較回路５２におけるトランジスタＰ３のゲートに印加する基準電圧Ｖrefは、図５の場合と同様に、電源電圧ＶDDから生成するが、第１の実施形態と異なり、電圧差（ＶG1－ＶDD）が放電トランジスタ１１の閾値電圧を超える定電圧として設定される。

上述したように、本実施形態によれば、放電トランジスタ１１のゲート電圧ＶG1及び充電トランジスタ１２のゲート電圧ＶG2を、電源電圧ＶDDの変動に関係なく、常に放電トランジスタ１１及び充電トランジスタ１２の閾値電圧を超える電圧に制御することができる。

＜第３の実施形態＞
図７は、第３の実施形態によるチャージポンプ制御回路を用いたバッテリ装置の構成例を示す概略ブロック図である。
バッテリ装置１Ｃは、第１の実施形態のバッテリ制御回路１０に替えてバッテリ制御回路１０Ｃを備えている。また、バッテリ制御回路１０Ｃは、第１の実施形態のチャージポンプ制御回路５に替えてチャージポンプ制御回路５Ｃを備えている。その他の構成については、図１のバッテリ装置１と同一であるため、同一の構成要素には同一符号を付し、重複する説明は適宜省略する。

チャージポンプ制御回路５Ｃは、スイッチ回路５１、比較回路５２、駆動回路５３、発振器５４Ｃ及び周波数制御回路５５を備えている。

周波数制御回路５５は、充電イネーブル信号ＥＮ＿ＣＨＧ及び放電イネーブル信号ＥＮ＿ＤＳＧの双方がディセーブル状態から、充電イネーブル信号ＥＮ＿ＣＨＧまたは放電イネーブル信号ＥＮ＿ＤＳＧの少なくともいずれかがイネーブル状態に遷移した際、所定の時間幅の間、周波数制御信号を高周波数状態（例えば、「Ｈ」レベル）として出力する。
そして、周波数制御回路５５は、所定の時間幅の時間が経過した後、通常の通常周波数状態（例えば、「Ｌ」レベル）に周波数制御信号を遷移させる。

発振器５４Ｃは、駆動信号が駆動状態の場合において、周波数制御回路５５からの周波数制御信号に対応した周波数のクロックを出力する。ここで、発振器５４Ｃは、周波数制御信号が高周波数状態の場合、通常周波数状態における周波数より高い（例えば、２倍以上）周波数のクロックを生成する。

通常周波数状態の周波数は、充電チャージポンプドライバ３及び放電チャージポンプドライバ４が、放電トランジスタ１１、充電トランジスタ１２のゲート電圧を維持できるゲート電流を供給できる設定とする。
一方、高周波数状態の周波数は、充電チャージポンプドライバ３及び放電チャージポンプドライバ４が、放電トランジスタ１１、充電トランジスタ１２のゲート電圧を、通常周波数状態の周波数のクロックの場合に比較して、より高速に（例えば、２倍速く）上昇させることができるゲート電流を供給できる設定とする。

図８は、第３の実施形態における発振器５４Ｃ及び周波数制御回路５５の構成例を示すブロック図である。
周波数制御回路５５は、立ち上がりエッジ検出回路５５１、５５２、オア回路５５３、ＳＲ－フリップフロップ５５４、遅延時間生成回路５５５を備えている。

立ち上がりエッジ検出回路５５１は、充電イネーブル信号ＥＮ＿ＣＨＧの「Ｌ」レベル（ディセーブル状態）から「Ｈ」レベルに変化する立ち上がりエッジを検出し、所定の時間幅の第１セット信号を生成し、オア回路５５３へ出力する。
立ち上がりエッジ検出回路５５２は、放電イネーブル信号ＥＮ＿ＤＳＧの「Ｌ」レベル（ディセーブル状態）から「Ｈ」レベルに変化する立ち上がりエッジを検出し、所定の時間幅の第２セット信号を生成し、オア回路５５３へ出力する。

オア回路５５３は、第１セット信号及び第２セット信号のいずれかが入力された場合、セット信号として、ＳＲ－フリップフロップ５５４のセット端子Ｓに供給する。
ＳＲ－フリップフロップ５５４は、例えば、セット端子Ｓにセット信号が供給された場合、出力端子Ｑから出力する周波数制御信号を、「Ｌ」レベル（通常周波数状態）から「Ｈ」レベル（高周波数状態）に遷移させる。
遅延時間生成回路５５５は、ＳＲ－フリップフロップ５５４から供給される周波数制御信号が「Ｌ」レベルから「Ｈ」レベルに変化した時点から、予め定められた遅延時間後に、ＳＲ－フリップフロップ５５４のリセット端子Ｒにリセット信号を供給する。

ＳＲ－フリップフロップ５５４は、リセット端子Ｒにリセット信号が供給された場合、出力端子Ｑから出力する周波数制御信号を、「Ｈ」レベルから「Ｌ」レベルに遷移させる。
遅延時間生成回路５５５は、周波数制御信号が「Ｈ」レベルから「Ｌ」レベルに遷移した場合、リセット信号の供給を停止する。

上述したように、本実施形態によれば、周波数制御回路５５を備えて、例えば起動時のクロックの周波数を高くしたので、通常周波数状態のクロックの周波数を低下させることが可能となり、省電力消費モードとすることが出来る。

なお、遅延時間生成回路５５５は、ＳＲ－フリップフロップ５５４から供給される周波数制御信号が「Ｌ」レベルから「Ｈ」レベルに変化した時点で、所定のパルス幅のリセット信号を、ＳＲ－フリップフロップ５５４のリセット端子に出力する構成としてもよい。
また、第１電圧変換回路６及び第２電圧変換回路７に代え、第２の実施形態における第１電圧変換回路６Ａ及び第２電圧変換回路７Ａ、あるいは第１電圧変換回路６Ｂ及び第２電圧変換回路７Ｂを用いてもよい。

以上、この発明の実施形態について詳述してきたが、本発明はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

１，１Ｃ…バッテリ装置
３…充電チャージポンプドライバ
４…放電チャージポンプドライバ
５，５Ｃ…チャージポンプ制御回路
６…第１電圧変換回路
７…第２電圧変換回路
１０，１０Ｃ…バッテリ制御回路
１１…放電トランジスタ
１２…充電トランジスタ
２０…バッテリ
３０…接続機器
５１，５１ａ，５１ｂ…スイッチ回路
５１ａ＿１，５１ａ＿２，５１ｂ＿１，５１ｂ＿２…スイッチ
５２…比較回路
５３…駆動回路
５４，５４Ｃ…発振器
５５…周波数制御回路
１６１，１６２…抵抗
１６３…増幅器
１６４，５２１，５２２…定電流源
５３１，５５３…オア回路
５３２…アンド回路
５５１，５５２…立ち上がりエッジ検出回路
５５４…ＳＲ－フリップフロップ
５５５…遅延時間生成回路
ＩＮＶ…ＮＯＴ回路
Ｎ１，Ｎ２，Ｎ３，Ｐ１，Ｐ２，Ｐ３…トランジスタ

Claims

バッテリからの放電を制御する放電トランジスタに第１ゲート電圧を供給するチャージポンプドライバ、及び前記バッテリに対する充電を制御する充電トランジスタに第２ゲート電圧を供給するチャージポンプドライバのそれぞれが駆動するためのクロックを供給する発振器と、
前記第１ゲート電圧と前記第２ゲート電圧とのいずれか低い方の電圧を制御対象電圧とし、当該制御対象電圧に対応して、前記発振器による前記クロックの生成を制御する駆動制御回路と、
前記第１ゲート電圧に対応する検出電圧及び電源電圧の各々のいずれかを、前記放電トランジスタの前記第１ゲート電圧を示す第１検出電圧として、また、前記第２ゲート電圧に対応する検出電圧及び前記電源電圧の各々のいずれかを、前記充電トランジスタの前記第２ゲート電圧を示す第２検出電圧として出力するかを、それぞれ前記バッテリの放電を制御する放電イネーブル信号、前記バッテリの充電を制御する充電イネーブル信号により切り替えるスイッチ回路と、
を備えることを特徴とするチャージポンプ制御回路。
前記駆動制御回路が、
前記放電イネーブル信号及び前記充電イネーブル信号の少なくともいずれかがイネーブル状態を示し、かつ前記制御対象電圧が所定の設定電圧未満の場合、前記発振器に対して前記クロックを生成させる
ことを特徴とする請求項１に記載のチャージポンプ制御回路。
前記放電イネーブル信号及び前記充電イネーブル信号の少なくともいずれかがイネーブル状態となった時点から所定の時間まで、前記発振器の前記クロックの周波数を高くする周波数制御回路をさらに備える
ことを特徴とする請求項２に記載のチャージポンプ制御回路。
バッテリからの放電を制御する放電トランジスタと、
前記バッテリに対する充電を制御する充電トランジスタと、
前記放電トランジスタの第１ゲート電圧を、当該第１ゲート電圧に対応した第１検出電圧として取得する第１電圧変換回路と、
前記充電トランジスタの第２ゲート電圧を、当該第２ゲート電圧に対応した第２検出電圧として取得する第２電圧変換回路と、
前記放電トランジスタに前記第１ゲート電圧を供給する放電チャージポンプドライバと、
前記充電トランジスタに前記第２ゲート電圧を供給する充電チャージポンプドライバと、
前記放電チャージポンプドライバ及び前記充電チャージポンプドライバの各々が駆動するためのクロックを供給する発振器と、
前記第１検出電圧及び前記第２検出電圧のいずれか低い方の電圧を制御対象電圧とし、当該制御対象電圧に対応して、前記発振器による前記クロックの生成を制御する駆動制御回路と、
前記第１ゲート電圧に対応する検出電圧及び電源電圧の各々のいずれかを、前記第１検出電圧として、また、前記第２ゲート電圧に対応する検出電圧及び前記電源電圧の各々のいずれかを、前記第２検出電圧として出力するかを、それぞれ前記バッテリの放電を制御する放電イネーブル信号、前記バッテリの充電を制御する充電イネーブル信号により切り替えるスイッチ回路と、
を備えることを特徴とするバッテリ制御回路。