KR20200143288A

KR20200143288A - 차지 펌프 제어 회로 및 배터리 제어 회로

Info

Publication number: KR20200143288A
Application number: KR1020200071542A
Authority: KR
Inventors: 료이치 안자이
Original assignee: 에이블릭 가부시키가이샤
Priority date: 2019-06-14
Filing date: 2020-06-12
Publication date: 2020-12-23
Also published as: US20200395846A1; CN112087131B; US11557963B2; JP2020205655A; TW202110029A; TWI846878B; CN112087131A; JP7281805B2

Abstract

본 발명의 차지 펌프 제어 회로는, 배터리로부터의 방전을 제어하는 방전 트랜지스터에 제1 게이트 전압을 공급하는 차지 펌프 드라이버, 및 배터리에 대한 충전을 제어하는 충전 트랜지스터에 제2 게이트 전압을 공급하는 차지 펌프 드라이버의 각각이 구동하기 위한 클록을 공급하는 발진기와, 제1 게이트 전압과 제2 게이트 전압 중 어느 낮은 쪽의 전압을 제어 대상 전압으로 하고, 제어 대상 전압에 대응하여, 발진기에 의한 클록의 생성을 제어하는 구동 제어 회로를 구비한다.

Description

차지 펌프 제어 회로 및 배터리 제어 회로{CHARGE PUMP CONTROL CIRCUIT AND BATTERY CONTROL CIRCUIT}

본 발명은, 차지 펌프 제어 회로 및 배터리 제어 회로에 관한 것이다.

종래부터, 휴대 기기에는, 그 휴대 동작 시의 전원으로서 배터리 장치가 부속되어 있다.

상기 배터리 장치에는, 원하는 배터리 전압을 얻도록 한 충전 가능한 배터리와 더불어, 이 배터리에 대해서 충방전의 제어를 행하는 배터리 제어 회로가 탑재되어 있다.

도 9는, 종래예에 의한 배터리 제어 회로를 구비하는 배터리 장치를 나타내는 회로도이다. 배터리 장치(1100)는, 배터리(242)와 배터리 제어 장치(1200)로 구성되어 있다. 배터리 제어 장치(1200)는, 접속되어 있는 접속 기기(930)가 충전기인 경우, 충전기로부터 배터리(242)에 충전 전류를 공급하고, 접속 기기(930)가 부하인 경우, 배터리(242)로부터 부하에 구동 전류(방전 전류)를 공급한다.

도 9에 있어서, 충전 트랜지스터(216) 및 방전 트랜지스터(218)의 각각은, n채널형 MOS 트랜지스터이다.

충전 트랜지스터(216) 및 방전 트랜지스터(218)의 각각의 게이트 소스 간 전압 Vgs가, 역치 전압 Vth를 초과하여, 채널 저항을 저하시키도록, 게이트 전압을 승압하여 이용할 필요가 있다.

이 때문에, 배터리 제어 장치(1200)에는, 차지 펌프 회로(910 및 1110)의 각각을 제어하는 차지 펌프 제어 회로(1300)가 구비되어 있다.

차지 펌프 회로(910)는 방전 트랜지스터(218)의 게이트 전압을 승압하고, 한편, 차지 펌프 회로(1110)는 충전 트랜지스터(216)의 게이트 전압을 승압한다.

V/I 변환 회로(1130)는, 충전 트랜지스터(216)의 게이트 전압을, 센스 전류로 변환하고, 발진기(906)에 대해서 출력하고 있다.

또, V/I 변환 회로(904)는, 방전 트랜지스터(218)의 게이트 전압을, 센스 전류로 변환하고, 발진기(906)에 대해서 출력하고 있다.

발진기(906)는, V/I 변환 회로(904 및 1130)의 각각의 센스 전류를 합성한 전류에 대응하고, 충전 트랜지스터(216) 및 방전 트랜지스터(218)의 게이트 전압이 소정의 전압으로 유지되도록, 차지 펌프 회로(910, 1110)의 각각을 구동하는 클록의 주파수를 조정한다.

이에 의해, 충전 트랜지스터(216) 및 방전 트랜지스터(218)의 각각은, 배터리(242)의 충전 시 및 방전 시의 통상 동작에 있어서의 게이트 전압이 역치 이상의 소정의 전압으로 유지된다.

또, 충전 트랜지스터(216) 및 방전 트랜지스터(218)의 각각에는, 일반적으로, 게이트 전압의 과도한 상승에 의한 절연 파괴를 방지하기 위해, 소스/게이트 간에 보호 소자(도시하지 않음)가 구비되어 있다.

일본국 특허 제6018749호

그러나, 상기 특허 문헌 1에 있어서, 충전 트랜지스터(216) 및 방전 트랜지스터(218)의 각각의 보호 소자의 임피던스는, 동일할 필요가 있는데, 일반적으로 프로세스 변동이 발생하므로 상이해져 버린다.

한편, 충전 트랜지스터(216) 및 방전 트랜지스터(218)의 각각의 센스 전류를 합성하고, 합성된 전류에 의해 발진하는 클록의 주파수가 생성되므로, 발진기(906)는, 평균화된 센스 전류에 대응한 주파수의 클록을 발진한다.

이 때문에, 충전 트랜지스터(216) 및 방전 트랜지스터(218)의 각각의 게이트 전압은, 클록의 주파수에 대응하여 미리 설정된 전압은 되지 않는다.

즉, 충전 트랜지스터(216) 및 방전 트랜지스터(218)의 보호 소자의 임피던스가 낮은 쪽이, 게이트 전압이 소정의 전압보다 낮아지고, 채널 저항이 원하는 것보다 높아지거나, 트랜지스터가 오프(off) 됨으로써, 필요한 충전 전류 혹은 방전 전류가 공급되지 않는다.

본 발명은, 충전 트랜지스터 및 방전 트랜지스터의 각각의 게이트에 구비된 보호 소자의 임피던스가 상이해도, 보호 소자의 임피던스가 낮은 쪽의 게이트 전압이 소정의 전압이 되도록 차지 펌프 회로의 구동을 제어하는 차지 펌프 제어 회로 및 배터리 제어 회로를 제공하는 것을 목적으로 한다.

본 발명의 실시예에 따른 차지 펌프 제어 회로는, 배터리로부터의 방전을 제어하는 방전 트랜지스터에 제1 게이트 전압을 공급하는 제1의 차지 펌프 드라이버와, 상기 배터리에 대한 충전을 제어하는 충전 트랜지스터에 제2 게이트 전압을 공급하는 제2의 차지 펌프 드라이버와, 상기 제1의 차지 펌프 드라이버 및 상기 제2의 차지 펌프 드라이버의 각각을 구동하기 위한 클록을 공급하는 발진기와, 상기 제1 게이트 전압과 상기 제2 게이트 전압 중 어느 낮은 쪽의 전압을 제어 대상 전압으로 하고, 당해 제어 대상 전압에 대응하여, 상기 발진기에 의한 상기 클록의 생성을 제어하는 구동 제어 회로를 구비하는 것을 특징으로 한다.

본 발명의 실시예에 따른 배터리 제어 회로는, 배터리로부터의 방전을 제어하는 방전 트랜지스터와, 상기 배터리에 대한 충전을 제어하는 충전 트랜지스터와, 상기 방전 트랜지스터의 제1 게이트 전압을, 당해 제1 게이트 전압에 대응한 제1 검출 전압으로서 취득하는 제1 전압 변환 회로와, 상기 충전 트랜지스터의 제2 게이트 전압을, 당해 제2 게이트 전압에 대응한 제2 검출 전압으로서 취득하는 제2 전압 변환 회로와, 상기 방전 트랜지스터에 상기 제1 게이트 전압을 공급하는 방전 차지 펌프 드라이버와, 상기 충전 트랜지스터에 상기 제2 게이트 전압을 공급하는 충전 차지 펌프 드라이버와, 상기 방전 차지 펌프 드라이버 및 상기 충전 차지 펌프 드라이버의 각각을 구동하기 위한 클록을 공급하는 발진기와, 상기 제1 검출 전압 및 상기 제2 검출 전압 중 어느 낮은 쪽의 전압을 제어 대상 전압으로 하고, 당해 제어 대상 전압에 대응하여, 상기 발진기에 의한 상기 클록의 생성을 제어하는 구동 제어 회로를 구비하는 것을 특징으로 한다.

이 발명에 의하면, 충전 트랜지스터 및 방전 트랜지스터의 각각의 게이트에 구비된 보호 소자의 임피던스가 상이해도, 보호 소자의 임피던스가 낮은 쪽의 게이트 전압이 소정의 전압이 되도록 차지 펌프 회로의 구동을 제어하는 차지 펌프 제어 회로 및 배터리 제어 회로를 제공할 수 있다.

도 1은, 제1의 실시형태에 의한 차지 펌프 제어 회로를 이용한 배터리 장치의 구성예를 나타낸 개략 블록도이다.
도 2는, 제1의 실시형태에 있어서의 스위치 회로(51) 및 비교 회로(52)의 구성예를 나타낸 회로도이다.
도 3은, 제1의 실시형태에 있어서의 구동 회로(53)의 구성예를 나타낸 회로도이다.
도 4는, 제1의 실시형태에 있어서의 제1 전압 변환 회로(6)의 구성예를 나타낸 회로도이다.
도 5는, 제2의 실시형태에 있어서의 제1 전압 변환 회로(6A)의 구성예를 나타낸 회로도이다.
도 6은, 제2의 실시형태에 있어서의 제1 전압 변환 회로(6B)의 구성예를 나타낸 회로도이다.
도 7은, 제3의 실시형태에 의한 차지 펌프 제어 회로를 이용한 배터리 장치의 구성예를 나타낸 개략 블록도이다.
도 8은, 제3의 실시형태에 있어서의 발진기(54C) 및 주파수 제어 회로(55)의 구성예를 나타낸 블록도이다.
도 9는, 종래예에 의한 배터리 제어 회로를 구비하는 배터리 장치를 나타낸 회로도이다.

이하, 도면을 참조하여, 본 발명의 실시형태에 대해 설명한다.

＜제1의 실시형태＞

도 1은, 제1의 실시형태에 의한 차지 펌프 제어 회로를 이용한 배터리 장치의 구성예를 나타내는 개략 블록도이다.

이 도 1에 있어서, 배터리 장치(1)는, 배터리 제어 회로(10)및 배터리(20)를 구비하고 있다. 배터리 제어 회로(10)는, 방전 트랜지스터(11), 충전 트랜지스터(12), 충전 차지 펌프 드라이버(3), 방전 차지 펌프 드라이버(4), 차지 펌프 제어 회로(5), 제1 전압 변환 회로(6) 및 제2 전압 변환 회로(7)를 구비하고 있다. 차지 펌프 제어 회로(5)는, 스위치 회로(51), 비교 회로(52), 구동 회로(53) 및 발진기(54)를 구비하고 있다. 또, 스위치 회로(51), 비교 회로(52) 및 구동 회로(53)의 각각은, 발진기(54)의 클록의 생성을 제어하는 구동 제어 회로를 구성하고 있다.

방전 트랜지스터(11)는, n채널형 MOS 트랜지스터이고, 소스가 접속 기기(30)의 양극 단자에 접속되고, 게이트가 방전 차지 펌프 드라이버(4)의 출력 단자 및 제1 전압 변환 회로(6)의 입력 단자에 접속되고, 드레인이 충전 트랜지스터(12)의 드레인과 접속되어 있다. 또, 방전 트랜지스터(11)에는, 소스와 게이트의 사이에 보호 소자(81)가 설치되어 있다.

충전 트랜지스터(12)는, n채널형 MOS 트랜지스터이고, 소스가 배터리(20)의 양극 단자에 접속되고, 게이트가 충전 차지 펌프 드라이버(3)의 출력 단자 및 제2 전압 변환 회로(7)의 입력 단자에 접속되어 있다. 또, 충전 트랜지스터(12)에는, 소스와 게이트의 사이에 보호 소자(82)가 설치되어 있다.

차지 펌프 제어 회로(5)는, 제1 입력 단자에 제1 전압 변환 회로(6)의 출력이 접속되고, 제2 입력 단자에 제2 전압 변환 회로(7)의 출력 단자가 접속되고, 출력 단자가 충전 차지 펌프 드라이버(3) 및 방전 차지 펌프 드라이버(4)의 입력 단자에 접속되어 있다. 충전 차지 펌프 드라이버(3)는, 출력 단자가 충전 트랜지스터(12)의 게이트에 접속되어 있다. 방전 차지 펌프 드라이버(4)는, 출력 단자가 방전 트랜지스터(11)의 게이트에 접속되어 있다.

충전 차지 펌프 드라이버(3)는, 충전 이네이블 신호(EN_CHG)가 이네이블 상태인 경우, 충전 트랜지스터(12)의 게이트 전압(VG2)을, 공급되는 클록에 대응하여 전원 전압(VDD)으로부터 소정의 전압으로 승압한다. 한편, 충전 차지 펌프 드라이버(3)는, 충전 이네이블 신호(EN_CHG)가 디세이블 상태인 경우, 승압 동작을 정지한다.

방전 차지 펌프 드라이버(4)는, 방전 이네이블 신호(EN_DSG)가 이네이블 상태인 경우, 방전 트랜지스터(11)의 게이트 전압(VG1)을, 공급되는 클록에 대응하여 전원 전압(VDD)으로부터 소정의 전압으로 승압한다. 한편, 방전 차지 펌프 드라이버(4)는, 방전 이네이블 신호(EN_DSG)가 디세이블 상태인 경우, 승압 동작을 정지한다.

상술한 충전 이네이블 신호(EN_CHG)는, 전원 전압(VDD)이 과충전 전압 미만인 경우에 이네이블 상태가 되고, 과충전 전압 이상의 경우에 디세이블 상태가 된다.

또, 방전 이네이블 신호(EN_DSG)는, 전원 전압(VDD)이 과방전 전압 이하인 경우에 디세이블 상태가 되고, 과방전 전압을 초과한 경우에 이네이블 상태가 된다.

이 충전 이네이블 신호(EN_CHG) 및 방전 이네이블 신호(EN_DSG)의 제어는, 배터리(20)의 전원 전압(VDD)을 감시하는 감시 제어 회로(도시하지 않음)에 의해 행해진다.

제1 전압 변환 회로(6)는, 입력되는 방전 트랜지스터(11)의 게이트 전압(VG1)을, 소정의 비로 분압하고, 게이트 전압(VG1)에 대응한 제1 검출 전압(VDT1)으로서 출력한다.

제2 전압 변환 회로(7)는, 입력되는 충전 트랜지스터(12)의 게이트 전압(VG2)을, 소정의 비로 분압하고, 게이트 전압(VG2)에 대응한 제2 검출 전압(VDT2)으로서 출력한다.

차지 펌프 제어 회로(5)는, 공급되는 제1 검출 전압(VDT1) 및 제2 검출 전압(VDT2) 중 어느 낮은 쪽의 전압에 대응하여, 충전 차지 펌프 드라이버(3)와 방전 차지 펌프 드라이버(4)에 대해서 클록을 인가하는지 아닌지의 제어를 행한다.

스위치 회로(51)는, 방전 이네이블 신호(EN_DSG)가 이네이블 상태인 경우, 제1 검출 전압(VDT1)을 비교 회로(52)에 대해서 제1 비교 전압으로서 출력한다. 한편, 스위치 회로(51)는, 방전 이네이블 신호(EN_DSG)가 디세이블 상태인 경우, 전원 전압(VDD)을 비교 회로(52)에 대해서 제1 비교 전압으로서 출력한다.

또, 스위치 회로(51)는, 충전 이네이블 신호(EN_CHG)가 이네이블 상태인 경우, 제2 검출 전압(VDT2)을 비교 회로(52)에 대해서 제2 비교 전압으로서 출력한다. 한편, 스위치 회로(51)는, 충전 이네이블 신호(EN_CHG)가 디세이블 상태인 경우, 전원 전압(VDD)을 비교 회로(52)에 대해서 제2 비교 전압으로서 출력한다.

비교 회로(52)는, 제1 비교 전압 및 제2 비교 전압의 각각과, 기준 전압(Vref)의 비교를 행한다. 여기서, 비교 회로(52)는, 제1 비교 전압 및 제2 비교 전압 중 어느 낮은 쪽의 전압이, 기준 전압(Vref) 미만이었을 경우, 구동 이네이블 신호를 이네이블 상태로서 구동 회로(53)에 대해서 출력한다. 한편, 비교 회로(52)는, 제1 비교 전압 및 제2 비교 전압 중 어느 낮은 쪽의 전압이, 기준 전압(Vref) 이상이었을 경우, 구동 이네이블 신호를 디세이블 상태로서, 구동 회로(53)에 대해서 출력한다.

구동 회로(53)는, 방전 이네이블 신호(EN_DSG) 또는 충전 이네이블 신호(EN_CHG) 중 어느 한 쪽이 이네이블 상태이며, 또한 구동 이네이블 신호가 이네이블 상태인 경우, 구동 신호를 구동 상태로 출력한다.

발진기(54)는, 미리 설정된 주파수의 클록을 발생시키고, 충전 차지 펌프 드라이버(3) 및 방전 차지 펌프 드라이버(4)에 공급한다.

도 2는, 제1의 실시형태에 있어서의 스위치 회로(51) 및 비교 회로(52)의 구성예를 나타내는 회로도이다.

스위치 회로(51)는, 스위치 회로(51a 및 51b)를 구비하고 있다. 스위치 회로(51a)는, 스위치(51a_1 및 51a_2)를 구비하고 있다. 스위치 회로(51b)는, 스위치(51b_1 및 51b_2)를 구비하고 있다.

스위치(51a_1 및 51a_2)는, 각각 제어 단자(TS)에 대해서 충전 이네이블 신호(EN_CHG)의 신호선이 접속되어 있다.

또, 스위치(51a_1)는, 입력 단자(TI)에 제2 검출 전압(VDT2)의 신호선이 접속되고, 출력 단자(TO)에 제2 비교 전압의 신호선이 접속되어 있다. 스위치(51a_2)는, 입력 단자(TI)에 전원 전압(VDD)의 전원선이 접속되고, 출력 단자(TO)에 제2 비교 전압의 신호선이 접속되어 있다.

이 구성에 의해, 스위치 회로(51a)는, 충전 이네이블 신호(EN_CHG)가 이네이블 상태인 경우, 스위치(51a_1)이 온 상태, 스위치(51a_2)가 오프 상태가 되고, 제2 비교 전압으로서 제2 검출 전압(VDT2)을, 비교 회로(52)에 대해서 출력한다. 한편, 스위치 회로(51a)는, 충전 이네이블 신호(EN_CHG)가 디세이블 상태인 경우, 스위치(51a_1)가 오프 상태, 스위치(51a_2)가 온 상태가 되고, 제2 비교 전압으로서 전원 전압(VDD)을, 비교 회로(52)에 대해서 출력한다.

스위치(51b_1 및 51b_2)는, 각각 제어 단자(TS)에 대해서 방전 이네이블 신호(EN_DSG)의 신호선이 접속되어 있다.

또, 스위치(51b_1)는, 입력 단자(TI)에 제1 검출 전압(VDT1)의 신호선이 접속되고, 출력 단자(TO)에 제1 비교 전압의 신호선이 접속되어 있다. 스위치(51b_2)는, 입력 단자(TI)에 전원 전압(VDD)의 전원선이 접속되고, 출력 단자(TO)에 제1 비교 전압의 신호선이 접속되어 있다.

이 구성에 의해, 스위치 회로(51b)는, 방전 이네이블 신호(EN_DSG)가 이네이블 상태인 경우, 스위치(51b_1)가 온 상태, 스위치(51b_2)가 오프 상태가 되고, 제1 비교 전압으로서 제1 검출 전압(VDT1)을, 비교 회로(52)에 대해서 출력한다. 한편, 스위치 회로(51b)는, 방전 이네이블 신호(EN_DSG)가 디세이블 상태인 경우, 스위치(51b_1)가 오프 상태, 스위치(51b_2)가 온 상태가 되고, 제2 비교 전압으로서 전원 전압(VDD)을, 비교 회로(52)에 대해서 출력한다.

비교 회로(52)는, 정전류원(521 및 522)과, 트랜지스터(P1, P2, P3, N1, N2, N3) 및 NOT 회로(INV)를 구비하고 있다.

트랜지스터(P1, P2 및 P3)는 p채널형 MOS 트랜지스터이며, 트랜지스터(N1, N2 및 N3)는 n채널형 MOS 트랜지스터이다.

정전류원(521)은, 입력 단자(TI)가 전원 전압(VDD)의 전원선에 접속되고, 출력 단자(TO)가 트랜지스터(P1, P2 및 P3)의 소스에 접속되어 있다.

정전류원(522)은, 입력 단자(TI)가 전원 전압(VDD)의 전원선에 접속되고, 출력 단자(TO)가 트랜지스터(N3)의 드레인에 접속되어 있다.

트랜지스터(P1)는, 게이트가 제1 비교 전압의 신호선에 접속되고, 드레인이 트랜지스터(N1)의 드레인과 접속되어 있다.

트랜지스터(P2)는, 게이트가 제2 비교 전압의 신호선에 접속되고, 드레인이 트랜지스터(N1)의 드레인과 접속되어 있다.

트랜지스터(P3)는, 게이트에 대해서 기준 전압(Vref)이 인가되고, 드레인이 트랜지스터(N2)의 드레인 및 게이트와 접속되어 있다.

트랜지스터(N1)는, 게이트가 트랜지스터(N2)의 드레인 및 게이트와 접속되고, 소스가 전원 전압(VSS)(접지 전압)의 전원선에 접속되어 있다.

트랜지스터(N2)는, 소스가 전원 전압(VSS)의 전원선에 접속되어 있다.

이들 트랜지스터(N1 및 N2)는, 커런트 미러 회로를 구성하고 있다.

트랜지스터(N3)는, 드레인이 NOT 회로(INV)의 입력 단자에 접속되고, 게이트가 트랜지스터(N1)의 드레인에 접속되고, 소스가 전원 전압(VSS)의 전원선에 접속되어 있다.

NOT 회로(INV)는, 출력 단자가 구동 이네이블 신호의 신호선과 접속되어 있다.

이상과 같이 구성한 비교 회로(52)는, 제1 비교 전압 및 제2 비교 전압 중 어느 낮은 쪽의 전압을, 기준 전압(Vref)과 비교하여, 기준 전압(Vref) 미만인 경우에 구동 이네이블 신호를 이네이블 상태(예를 들면, 「H」레벨)로서 출력하고, 기준 전압(Vref) 이상인 경우에 구동 이네이블 신호를 디세이블 상태(예를 들면, 「L」레벨)로서 출력한다.

도 3은, 제1의 실시형태에 있어서의 구동 회로(53)의 구성예를 나타내는 회로도이다. 구동 회로(53)는, 오어 회로(531) 및 앤드 회로(532)를 구비하고 있다.

오어 회로(531)는, 방전 이네이블 신호(EN_DSG) 및 충전 이네이블 신호(EN_CHG) 중 어느 한 쪽이 「H」레벨인 경우, 「H」레벨을 출력한다.

앤드 회로(532)는, 오어 회로(531)의 출력이 「H」레벨이고, 또한 구동 이네이블 신호가 「H」레벨인 경우, 구동 상태를 나타내는 「H」레벨의 구동 신호를 출력한다.

도 4는, 제1의 실시형태에 있어서의 제1 전압 변환 회로(6)의 구성예를 나타내는 회로도이다. 제1 전압 변환 회로(6)는, 저항(161 및 162)이 게이트 전압(VG1)의 신호선과 전원 전압(VSS)의 전원선의 사이에 직렬 접속되어 구성되어 있다. 저항(161)이 저항값 Ra이고, 저항(162)이 저항값 Rb인 경우, 제1 검출 전압(VDT1)은 이하의 식 (1)로 나타내어진다.

VDT1=(Rb/(Ra＋Rb)) VG1 …(1)

즉, 제1 검출 전압(VDT1)은, 저항비 Rb/(Ra＋Rb)의 비율에 있어서, 게이트 전압(VG1)의 변동에 대응하여 변동한다.

제2 전압 변환 회로(7)는, 도 4에 나타내는 제1 전압 변환 회로(6)와 같은 구성이다.

상술한 바와 같이, 제1의 실시형태에 의하면, 방전 트랜지스터(11) 및 충전 트랜지스터(12)에 있어서, 보호 소자(81 및 82) 중 어느 임피던스가 낮은 쪽의 게이트 전압이 트랜지스터의 역치 전압을 초과하도록, 충전 차지 펌프 드라이버(3) 및 방전 차지 펌프 드라이버(4)가 동작하기 때문에, 필요한 충전 전류 및 방전 전류를 공급할 수 있다.

또, 제1의 실시형태에 의하면, 방전 트랜지스터(12)의 게이트 전압(VG1) 및 충전 트랜지스터(12)의 게이트 전압(VG2)의 쌍방이, 역치 전압을 초과하는 전압이 되었을 경우, 발진기(54)의 클록의 생성을 정지하기 때문에, 절전형의 차지 펌프 제어 회로(5)를 실현할 수 있다.

＜제2의 실시형태＞

제2의 실시형태에 있어서의 배터리 장치는, 제1 전압 변환 회로(6) 및 제2 전압 변환 회로(7) 이외의 구성에 대해서는 제1의 실시형태의 구성과 같다.

도 5는, 제2의 실시형태에 있어서의 제1 전압 변환 회로(6A)의 구성예를 나타내는 회로도이다. 또, 제2 전압 변환 회로(7A)나 도 5에 나타내는 제1 전압 변환 회로(6A)의 구성과 같다.

제1 전압 변환 회로(6A)는, 저항(161, 162), 증폭기(163), 트랜지스터(P10)를 구비하고 있다. 트랜지스터(P10)는, p채널형 MOS 트랜지스터이다.

저항(161)은, 일단(一端)이 게이트 전압(VG1)의 신호선에 접속되고, 타단이 접속점(Q1)을 통해 트랜지스터(P10)의 소스와 증폭기(163)의 반전 입력 단자(-)에 접속되어 있다.

저항(162)은, 일단이 트랜지스터(P10)의 드레인과 출력 단자에 접속되고, 타단이 전원 전압(VSS)의 전원선에 접속되어 있다.

증폭기(163)는, 비반전 입력 단자(＋)에는 소정의 전압(예를 들면, 배터리(20)의 전원 전압(VDD) 혹은 접속 기기(30)의 양극 단자의 전압)이 공급되고, 반전 입력 단자(-)가 저항(161)의 타단과 트랜지스터(P10)의 소스가 접속되고, 출력 단자가 트랜지스터(P10)의 게이트에 접속되어 있다.

트랜지스터(P10)는, 소스가 저항(162)의 타단과 증폭기(163)의 반전 입력 단자(-)에 접속되고, 게이트가 증폭기(163)의 출력 단자에 접속되고, 드레인이 저항(162)의 일단에 접속되어 있다.

증폭기(163)와 트랜지스터(P10)는 귀환 회로를 구성하기 때문에, 접속점(Q1)의 전압은 전원 전압(VDD)의 전압과 동일해진다. 이에 의해, 저항(161)에는, 게이트 전압(VG1)과 전원 전압(VDD)의 전압차에 대응한 전류(I1)가 흐른다.

그리고, 저항(162)에는, 트랜지스터(P10)를 통해 상기 전류(I1)가 흐르고, 일단에 제1 검출 전압(VDT1)이 발생한다.

저항(161)이 저항값 Ra, 저항(162)이 저항값 Rb, 증폭기(163)의 비반전 입력 단자(＋)에 인가되는 전압이 전원 전압(VDD), 저항(161)의 일단에 인가되는 전압을 게이트 전압(VG1)으로 하면, 제1 검출 전압(VDT1)은 이하의 식 (2)로 나타내어진다.

VDT1=(Rb/Ra)(VG1-VDD) …(2)

즉, 제1 검출 전압(VDT1)은, 저항비(Rb/Ra)의 비율에 있어서, 방전 트랜지스터(11)에 있어서의 게이트/소스 간 전압(VGS1)으로서 출력된다.

제2 전압 변환 회로(7A)도, 상술한 제1 전압 변환 회로(6A)와 같은 회로 구성을 갖고, 제2 검출 전압(VDT2)의 생성의 동작도 제1 검출 전압(VDT1)과 같다.

또, 제1 전압 변환 회로(6A)를 도 5에 나타내는 회로 구성으로 했을 경우, 비교 회로(52)에 있어서의 트랜지스터(P3)의 게이트에 인가되는 기준 전압(Vref)은, 전원 전압(VDD)으로부터 생성되는데, 제1의 실시형태와 상이하고, 전압차(VG1-VDD)가 방전 트랜지스터(11)의 역치 전압을 초과하는 정전압으로서 설정된다. 또, 제2 전압 변환 회로(7A)를 도 5에 나타내는 회로 구성으로 했을 경우도, 전압차(VG2-VDD)가 충전 트랜지스터(12)의 역치 전압을 초과하는 정전압으로서 설정된다.

또, 전압 변환 회로로서, 도 5에 나타내는 회로 구성의 제1 전압 변환 회로(6A) 및 제2 전압 변환 회로(7A)를 대신하여, 도 6에 나타내는 회로 구성의 제1 전압 변환 회로(6B) 및 제2 전압 변환 회로(7B)를 이용해도 된다.

도 6은, 제2의 실시형태에 있어서의 제1 전압 변환 회로(6B)의 구성예를 나타내는 회로도이다. 또, 제2 전압 변환 회로(7B)도 도 6에 나타내는 제1 전압 변환 회로(6B)의 구성과 같다.

제1 전압 변환 회로(6B)는, 저항(161), 저항(162), 트랜지스터(P11, P12) 및 정전류원(164)을 구비하고 있다. 트랜지스터(P11 및 P12)는, p채널형 MOS 트랜지스터이다.

저항(161)은, 일단이 게이트 전압(VG1)의 신호선에 접속되고, 타단이 접속점(Q2)을 통해 트랜지스터(P12)의 소스에 접속되어 있다.

저항(162)은, 일단이 트랜지스터(P12)의 드레인과 출력 단자에 접속되고, 타단이 전원 전압(VSS)의 전원선에 접속되어 있다.

트랜지스터(P11)는, 소스에 소정의 전압(예를 들면, 배터리(20)의 전원 전압(VDD) 혹은 접속 기기(30)의 양극 단자의 전압)이 공급되고, 게이트 및 드레인이 트랜지스터(P12)의 게이트와 정전류원(164)의 입력 단자에 접속되어 있다.

정전류원(164)은, 출력 단자가 전원 전압(VSS)의 전원선에 접속되어 있다.

여기서, 트랜지스터(P11)와 트랜지스터(P12)의 사이즈(W/L)를 동일하게, 그리고 사이즈(W/L)를 크게 설계함으로써, 접속점(Q2)의 전압을 전원 전압(VDD)과 거의 같은 전압으로 할 수 있다.

이에 의해, 저항(161)에는, 게이트 전압(VG1)과 전원 전압(VDD)의 전압차에 대응한 전류(I1)가 흐른다. 그리고, 저항(162)에는, 트랜지스터(P12)를 통해 상기 전류(I1)가 흐르고, 일단에 제1 검출 전압(VDT1)이 발생한다.

저항(161)이 저항값 Ra, 저항(162)이 저항값 Rb, 트랜지스터(P11)의 소스에 인가되는 전압이 전원 전압(VDD), 저항(161)의 일단에 인가되는 전압을 게이트 전압(VG1)으로 하면, 제1 검출 전압(VDT1)은, 도 5의 경우와 같이 식 (2)로 나타내어진다.

또, 제1 전압 변환 회로(6B) 및 제2 전압 변환 회로(7B)를 도 6에 나타내는 회로 구성으로 했을 경우, 비교 회로(52)에 있어서의 트랜지스터(P3)의 게이트에 인가하는 기준 전압(Vref)은, 도 5의 경우와 마찬가지로, 전원 전압(VDD)으로부터 생성되는데, 제1의 실시형태와 달리, 전압차(VG1-VDD)가 방전 트랜지스터(11)의 역치 전압을 초과하는 정전압으로서 설정된다.

상술한 바와 같이, 본 실시형태에 의하면, 방전 트랜지스터(11)의 게이트 전압(VG1) 및 충전 트랜지스터(12)의 게이트 전압(VG2)을, 전원 전압(VDD)의 변동과 관계 없이, 항상 방전 트랜지스터(11) 및 충전 트랜지스터(12)의 역치 전압을 초과하는 전압으로 제어할 수 있다.

＜제3의 실시형태＞

도 7은, 제3의 실시형태에 의한 차지 펌프 제어 회로를 이용한 배터리 장치의 구성예를 나타내는 개략 블록도이다.

배터리 장치(1C)는, 제1의 실시형태의 배터리 제어 회로(10) 대신에 배터리 제어 회로(10C)를 구비하고 있다. 또, 배터리 제어 회로(10C)는, 제1의 실시형태의 차지 펌프 제어 회로(5) 대신에 차지 펌프 제어 회로(5C)를 구비하고 있다. 그 외의 구성에 대해서는, 도 1의 배터리 장치(1)와 동일하기 때문에, 동일한 구성 요소에는 동일 부호를 붙이고, 중복되는 설명은 적절히 생략한다.

차지 펌프 제어 회로(5C)는, 스위치 회로(51), 비교 회로(52), 구동 회로(53), 발진기(54C) 및 주파수 제어 회로(55)를 구비하고 있다.

주파수 제어 회로(55)는, 충전 이네이블 신호(EN_CHG) 및 방전 이네이블 신호(EN_DSG)의 쌍방, 혹은 충전 이네이블 신호(EN_CHG) 또는 방전 이네이블 신호(EN_DSG) 중 적어도 어느 하나가 디세이블 상태로부터 이네이블 상태로 천이했을 때, 소정의 시간의 사이, 주파수 제어 신호를 고주파수 상태(예를 들면, 「H」레벨)로서 출력한다.

그리고, 주파수 제어 회로(55)는, 소정의 시간이 경과한 후, 통상의 통상 주파수 상태(예를 들면, 「L」레벨)로 주파수 제어 신호를 천이시킨다.

발진기(54C)는, 구동 신호가 구동 상태인 경우에 있어서, 주파수 제어 회로(55)로부터의 주파수 제어 신호에 대응한 주파수의 클록을 출력한다. 여기서, 발진기(54C)는, 주파수 제어 신호가 고주파수 상태인 경우, 통상 주파수 상태에 있어서의 주파수보다 높은(예를 들면, 2배 이상) 주파수의 클록을 생성한다.

통상 주파수 상태의 주파수는, 충전 차지 펌프 드라이버(3) 및 방전 차지 펌프 드라이버(4)가, 방전 트랜지스터(11), 충전 트랜지스터(12)의 게이트 전압을 유지할 수 있는 게이트 전류를 공급할 수 있는 설정으로 한다.

한편, 고주파수 상태의 주파수는, 충전 차지 펌프 드라이버(3) 및 방전 차지 펌프 드라이버(4)가, 방전 트랜지스터(11), 충전 트랜지스터(12)의 게이트 전압을, 통상 주파수 상태의 주파수의 클록인 경우와 비교해, 보다 고속으로(예를 들면, 2 배 빠르게) 상승시킬 수 있는 게이트 전류를 공급할 수 있는 설정으로 한다.

도 8은, 제3의 실시형태에 있어서의 발진기(54C) 및 주파수 제어 회로(55)의 구성예를 나타내는 블록도이다.

주파수 제어 회로(55)는, 상승 에지 검출 회로(551, 552), 오어 회로(553), SR-플립플롭(554), 지연 시간 생성 회로(555)를 구비하고 있다.

상승 에지 검출 회로(551)는, 충전 이네이블 신호(EN_CHG)의 「L」레벨(디세이블 상태)로부터 「H」레벨로 변화하는 상승 에지를 검출하고, 소정의 시간폭의 제1 세트 신호를 생성하여, 오어 회로(553)에 출력한다.

상승 에지 검출 회로(552)는, 방전 이네이블 신호(EN_DSG)의 「L」레벨(디세이블 상태)로부터 「H」레벨로 변화하는 상승 에지를 검출하고, 소정의 시간폭의 제2 세트 신호를 생성하여, 오어 회로(553)에 출력한다.

오어 회로(553)는, 제1 세트 신호 및 제2 세트 신호 중 어느 하나가 입력되었을 경우, SR-플립플롭(554)의 세트 단자(S)에 세트 신호를 공급한다.

SR-플립플롭(554)은, 예를 들면, 세트 단자(S)에 세트 신호가 공급되었을 경우, 출력 단자(Q)로부터 출력되는 주파수 제어 신호를, 「L」레벨(통상 주파수 상태)로부터 「H」레벨(고주파수 상태)로 천이시킨다.

지연 시간 생성 회로(555)는, SR-플립플롭(554)으로부터 공급되는 주파수 제어 신호가 「L」레벨로부터 「H」레벨로 변화한 시점으로부터, 미리 정해진 지연 시간 후에, SR-플립플롭(554)의 리셋 단자(R)에 리셋 신호를 공급한다.

SR-플립플롭(554)은, 리셋 단자(R)에 리셋 신호가 공급되었을 경우, 출력 단자(Q)로부터 출력되는 주파수 제어 신호를, 「H」레벨로부터 「L」레벨로 천이시킨다.

지연 시간 생성 회로(555)는, 주파수 제어 신호가 「H」레벨로부터 「L」레벨로 천이했을 경우, 리셋 신호의 공급을 정지한다.

상술한 바와 같이, 제3의 실시형태에 의하면, 주파수 제어 회로(55)를 구비하고, 예를 들면 기동시의 클록의 주파수를 높게 했으므로, 통상 주파수 상태의 클록의 주파수를 저하시키는 것이 가능해져, 절전형 소비 모드로 할 수 있다.

또한, 지연 시간 생성 회로(555)는, SR-플립플롭(554)으로부터 공급되는 주파수 제어 신호가 「L」레벨로부터 「H」레벨로 변화한 시점에서, 소정의 펄스 폭의 리셋 신호를, SR-플립플롭(554)의 리셋 단자에 출력하는 구성으로 해도 된다.

또, 제1 전압 변환 회로(6) 및 제2 전압 변환 회로(7)를 대신하여, 제2의 실시형태에 있어서의 제1 전압 변환 회로(6A) 및 제2 전압 변환 회로(7A), 혹은 제1 전압 변환 회로(6B) 및 제2 전압 변환 회로(7B)를 이용해도 된다.

이상, 이 발명의 실시형태에 대해 상술해 왔는데, 본 발명은 이 실시형태에 한정되는 것은 아니고, 이 발명의 요지를 일탈하지 않는 범위의 설계 등도 포함된다.

1, 1C…배터리 장치
3…충전 차지 펌프 드라이버
4…방전 차지 펌프 드라이버
5, 5C…차지 펌프 제어 회로
6…제1 전압 변환 회로
7…제2 전압 변환 회로
10, 10C…배터리 제어 회로
11…방전 트랜지스터
12…충전 트랜지스터
20…배터리
30…접속 기기
51, 51a, 51b…스위치 회로
51a_1, 51a_2, 51b_1, 51b_2…스위치
52…비교 회로
53…구동 회로
54, 54C…발진기
55…주파수 제어 회로
161, 162…저항
163…증폭기
164, 521, 522…정전류원
531, 553…오어 회로
532…앤드 회로
551, 552…상승 에지 검출 회로
554…SR-플립플롭
555…지연 시간 생성 회로
INV…NOT 회로
N1, N2, N3, P1, P2, P3…트랜지스터

Claims

배터리로부터의 방전을 제어하는 방전 트랜지스터에 제1 게이트 전압을 공급하는 차지 펌프 드라이버, 및 상기 배터리에 대한 충전을 제어하는 충전 트랜지스터에 제2 게이트 전압을 공급하는 차지 펌프 드라이버의 각각이 구동하기 위한 클록을 공급하는 발진기와,
상기 제1 게이트 전압과 상기 제2 게이트 전압 중 어느 낮은 쪽의 전압을 제어 대상 전압으로 하고, 당해 제어 대상 전압에 대응하여, 상기 발진기에 의한 상기 클록의 생성을 제어하는 구동 제어 회로를 구비하는 것을 특징으로 하는 차지 펌프 제어 회로.
청구항 1에 있어서,
상기 구동 제어 회로는,
상기 배터리의 방전을 제어하는 방전 인에이블 신호 및 상기 배터리의 충전을 제어하는 충전 인에이블 신호 중 어느 하나 혹은 쌍방이 인에이블 상태를 나타내고, 또한 상기 제어 대상 전압이 소정의 설정 전압 미만인 경우, 상기 발진기에 대해서 상기 클록을 생성시키는 것을 특징으로 하는 차지 펌프 제어 회로.
청구항 2에 있어서,
상기 방전 인에이블 신호 및 상기 충전 인에이블 신호 중 적어도 어느 하나가 인에이블 상태가 된 시점으로부터 소정의 시간까지, 상기 발진기의 상기 클록의 주파수를 높게하는 주파수 제어 회로를 더 구비하는 것을 특징으로 하는 차지 펌프 제어 회로.
청구항 2 또는 청구항 3에 있어서,
상기 제1 게이트 전압에 대응하는 검출 전압 및 전원 전압 중 어느 하나를, 상기 방전 트랜지스터의 상기 제1 게이트 전압을 나타내는 제1 비교 전압으로서, 상기 방전 인에이블 신호에 의해 전환하여 출력하고, 또, 상기 제2 게이트 전압에 대응하는 검출 전압 및 상기 전원 전압 중 어느 하나를, 상기 충전 트랜지스터의 상기 제2 게이트 전압을 나타내는 제2 비교 전압으로서, 상기 충전 인에이블 신호에 의해 전환하여 출력하는 스위치 회로를 더 구비하는 것을 특징으로 하는 차지 펌프 제어 회로.
배터리로부터의 방전을 제어하는 방전 트랜지스터와,
상기 배터리에 대한 충전을 제어하는 충전 트랜지스터와,
상기 방전 트랜지스터의 제1 게이트 전압을, 당해 제1 게이트 전압에 대응한 제1 검출 전압으로서 취득하는 제1 전압 변환 회로와,
상기 충전 트랜지스터의 제2 게이트 전압을, 당해 제2 게이트 전압에 대응한 제2 검출 전압으로서 취득하는 제2 전압 변환 회로와,
상기 방전 트랜지스터에 상기 제1 게이트 전압을 공급하는 방전 차지 펌프 드라이버와,
상기 충전 트랜지스터에 상기 제2 게이트 전압을 공급하는 충전 차지 펌프 드라이버와,
상기 방전 차지 펌프 드라이버 및 상기 충전 차지 펌프 드라이버의 각각이 구동하기 위한 클록을 공급하는 발진기와,
상기 제1 검출 전압 및 상기 제2 검출 전압 중 어느 낮은 쪽의 전압을 제어 대상 전압으로 하고, 당해 제어 대상 전압에 대응하여, 상기 발진기에 의한 상기 클록의 생성을 제어하는 구동 제어 회로를 구비하는 것을 특징으로 하는 배터리 제어 회로.