CN113258878A - 振荡器 - Google Patents

Abstract

本申请提供一种振荡器，其包括自偏置电路和振荡信号产生电路：所述自偏置电路用于产生并输出一参考电流，所述自偏置电路包括第一P型场效应管，第二P型场效应管，第一N型场效应管，第二N型场效应管以及第一电阻；所述参考电流流经所述第二P型场效应管的源极和漏极、所述N型场效应管的漏极和源极以及所述第一电阻，并输出到所述振荡信号产生电路；所述振荡信号产生电路与所述自偏置电路电连接，用于接收所述参考电流，并在所述参考电流的作用下，产生并输出一振荡信号。

Description

振荡器

技术领域

本申请涉及半导体集成电路领域，尤其涉及一种振荡器。

背景技术

在系统芯片，尤其是微控制单元(Microcontroller Unit，MCU)中，振荡器作为一种输出振荡信号的器件被广泛使用。图1为一种典型的振荡器中的电路，包括一参考电压产生电路VREF、电压电流转换器VI以及包括比较器CMP1和比较器CMP2的充放电电路。当MCU需要进入睡眠模式来减少耗电时，振荡器仍处于工作状态以侦测输入信号的变化。振荡器处于工作状态时，参考电压产生电路VREF、电压电流转换器VI、比较器CMP1及比较器CMP2耗电较大，使MCU在睡眠模式时的耗电量难以达到要求(通常，要求MCU在睡眠模式时耗电量要小于某一数值)。以MCU应用至光学图像稳定器(Optical Image Stabilizer，OIS)为例，当OIS内的MCU进入睡眠模式时，图1所示的振荡器消耗的电流量约为500μA，无法达到MCU在睡眠模式下耗电量小于3μA的要求。

发明内容

本申请提供一种振荡器，所述振荡器包括自偏置电路和振荡信号产生电路：

所述自偏置电路用于产生并输出一参考电流，所述自偏置电路包括第一P型场效应管、第二P型场效应管、第一N型场效应管、第二N型场效应管以及第一电阻，所述第一P型场效应管的源极与一电源电压输出端电连接，所述第一P型场效应管的漏极分别与所述第一N型场效应管的漏极以及所述第二N型场效应管的栅极电连接，所述第一P型场效应管的栅极、所述第二P型场效应管的栅极以及所述第二P型场效应管的漏极电连接于第一节点，所述第二P型场效应管的源极与所述电源电压端电连接，所述第一N型场效应管的源极接地，所述第一N型场效应管的栅极与所述第一电阻的一端及所述第二N型场效应管的源极电连接于第二节点，所述电阻的另一端接地；

所述参考电流流经所述第二P型场效应管的源极和漏极、所述N型场效应管的漏极和源极、所述第二节点以及所述第一电阻，并通过所述第一节点，输出到所述振荡信号产生电路；

所述振荡信号产生电路与所述自偏置电路电连接，用于接收所述参考电流，并在所述参考电流的作用下，产生并输出一振荡信号。

所述振荡器，以所述自偏置电路代替参考电压产生电路VREF，即将所述第一N型场效应管栅极和源极之间的电压取代参考电压产生电路提供的参考电压。同时，所述自偏置电路在所述第二节点输出一参考电流，替代了与电压电流转换器VI，因此，本申请所述的振荡器，通过所述自偏置电路，替代了参考电压产生电路VREF和电压电流转换器VI中的比较器，降低了耗电。

在一实施例中，所述振荡器还包括修调电路，所述修调电路包括第一输入端、第二输入端和输出端，所述第一输入端及所述输出端与所述振荡信号产生电路电连接，所述第二输入端用于接收一参考时钟信号；

所述修调电路通过所述参考时钟信号，判断所述振荡信号的频率的高低，并调节所述振荡信号产生电路输出的振荡信号的频率。

所述修调电路，通过将所述振荡信号产生电路输出的振荡信号与所述时钟信号产生器输出的时钟信号进行比对，可以得知所述振荡信号的频率，并对所述振荡信号产生电路进行调整，从而对振荡信号输出频率进行调整。

在一实施例中，所述振荡信号产生电路包括第一充放电电路、第二充放电电路以及第一SR锁存器，所述第一SR锁存器包括S端、R端和Q端，所述第一充放电电路的一端与所述第一节点电连接，所述第一充放电电路的另一端与所述第一SR锁存器的S端电连接，所述第二充放电电路的一端与所述第一节点电连接，所述第二充放电电路的另一端与所述第一SR锁存器的R端电连接，所述第一SR锁存器的Q端输出所述振荡信号。

在一实施例中，所述第一充放电电路包括第三P型场效应管、第四P型场效应管、第三N型场效应管、第一电容、第一反相器以及第一开关；

所述第三P型场效应管的源极与所述电源电压端电连接，所述第三P型场效应管的栅极以及所述第四P型场效应管的栅极与所述第一节点电连接，所述第三P型场效应管的漏极与所述第三N型场效应管的栅极和所述第一电容的一端电连接于第三节点，所述电容的另一端接地，所述第三N型场效应管的源极接地，所述第三N型场效应管的漏极与所述第四P型场效应管的漏极以及所述第一反相器的输入端电连接，所述第四P型场效应管的源极与所述电源电压端电连接，所述第一反相器的输出端与所述第一SR锁存器的S端电连接，所述第一开关电连接于所述第三节点与所述第一电容之间。

在一实施例中，所述第一开关包括第五N型场效应管，所述第五N型场效应管的源极接地，所述第五N型场效应管的栅极与所述第一SR锁存器的Q端电连接，所述第五N型场效应管的漏极与所述第三节点电连接。

在一实施例中，当所述第一开关闭合时，所述电源电压端对所述第一电容充电，当所述第一开关断开时，所述第一电容放电，所述第一电容充电时，所述振荡信号产生电路输出一高电平信号，所述第一电容放电时，所述振荡信号产生电路输出一低电平信号，所述第一电容的阻值影响所述振荡信号的频率。

所述第一充放电电路，通过设置所述第三P型场效应管、第四P型场效应管、第三N型场效应管、第一反相器以及第一开关，起到了与比较器CMP1相同的效果，并且降低了耗电。具体为所述第一充放电电路控制所述第一电容的充放电，从而使所述第三节点处的电压发生改变，进而控制所述第三N型场效应管的漏极与源极之间的电流流通情况，从而使所述第一反相器交替输出高电平信号和低电平信号，所述第一SR锁存器接收到所述第一反相器输出的信号后，结合所述第二充放电电路，相应的输出振荡信号。

在一实施例中，所述修调电路还包括第一电容修调电路，所述第一电容修调电路与所述第一电容并联，用于调整所述第一电容与所述第一电容修调电路并联之后的总阻值，从而调整所述第一充放电电路对所述第一电容进行充放电的速度，进而调整所述振荡器输出的振荡信号的频率。

在一实施例中，所述第一电容修调电路包括多个并联的修调电容，每一所述电容修调电容与一开关串联，所述开关用于控制所述修调电容是否与所述第一电容并联，所述第一电容修调电路通过控制多个所述开关的状态，进而控制与所述第一电容并联的所述修调电容的数量，从而改变所述第一电容和所述第一电容修调电路并联后的总阻值。

在一实施例中，所述第二充放电电路包括第五P型场效应管，第六P型场效应管，第四N型场效应管，第二电容、第二反相器以及第二开关；

所述第五P型场效应管的源极与所述电源电压端电连接，所述第五P型场效应管的栅极以及所述第六P型场效应管的栅极与所述第一节点电连接，所述第五P型场效应管的漏极与所述第四N型场效应管的栅极以及所述第二电容的一端电连接于第四节点，所述电容的另一端接地，所述第四N型场效应管的源极接地，所述第四N型场效应管的漏极以及所述第六P型场效应管的漏极与所述第二反相器的输入端电连接，所述第六P型场效应管的源极与所述电源电压端电连接，所述第二反相器的输出端与所述第一SR锁存器的R端电连接，所述第二开关位于所述第四节点与所述第二电容之间。

在一实施例中，所述修调电路还包括第二电容修调电路，所述第二电容修调电路与所述第二电容并联，用于调整所述第二电容与所述第二电容修调电路并联之后的总阻值，从而调整所述第二充放电电路对所述第二电容进行充放电的速度，进而调整所述振荡器输出的振荡信号的频率。

附图说明

图1为现有振荡器的电路图。

图2为本申请一实施例的振荡器的电路图。

图3为本申请一实施例的振荡器的模块图。

主要元件符号说明

参考电压产生电路 VREF

电压电流转换器 VI

比较器 CMP1、CMP2

振荡器 100

自偏置电路 10

振荡信号产生电路 20

修调电路 30

第一充放电电路 21

第二充放电电路 23

第一SR锁存器 25

电源电压端 VDD

PMOS管 MP1、MP2、MP3、MP4、MP5、

MP6

NMOS管 MN1、MN2、MN3、MN4

第一电阻 R

第一电容 C1

第二电容 C2

第一开关 S1

第二开关 S2

第一反相器 INV1

第二反相器 INV2

第一节点 I0

第二节点 V0

第三节点 V1

第四节点 V2

第一电容修调电路 31

第二电容修调电路 33

参考时钟信号 CLKREF

总线 I2C

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。

除非另有定义，本申请所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

为能进一步阐述本申请达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本发明作出如下详细说明。

本申请实施例提供一种振荡器，请参阅图2，振荡器100包括自偏置电路10和振荡信号产生电路20以及第一SR锁存器25。自偏置电路10与振荡信号产生电路20电连接。振荡信号产生电路20包括第一充放电电路21、第二充放电电路23以及第一SR锁存器25。自偏置电路10分别与第一充放电电路21以及第二充放电电路23电连接。第一SR锁存器25包括一S输入端、一R输入端、一Q输出端及一QB输出端。第一充放电电路21与第一SR锁存器25的S输入端电连接，第二充放电电路23与第一SR锁存器25的R输入端电连接。

在一实施例中，自偏置电路10包括P型场效应管(Positive channel Metal OxideSemiconductor，PMOS)MP1、PMOS管MP2、N型场效应管(Negative channel Metal OxideSemiconductor，NMOS)MN1、NMOS管MN2以及第一电阻R。PMOS管MP1的源极以及PMOS管MP2的源极与电源电压端VDD电连接，PMOS管MP1的栅极与PMOS管MP2的栅极、漏极以及NMOS管MN2的漏极电连接于第一节点I0，PMOS管MP1的漏极与NMOS管MN1的漏极以及NMOS管MN2的栅极电连接，NMOS管MN1的栅极与NMOS管MN2的源极以及第一电阻R的一端电连接于第二节点V0，NMOS管MN1的源极接地，第一电阻R的另一端接地。

在一实施例中，第一充放电电路21包括PMOS管MP3、PMOS管MP4、NMOS管MN3、第一反相器INV1以及第一电容C1。其中PMOS管MP3的源极以及PMOS管MP4的源极与电源电压端VDD电连接，PMOS管MP3的栅极以及PMOS管MP4的栅极与第一节点I0电连接，PMOS管MP3的漏极与NMOS管MN3的栅极以及第一电容C1的一端电连接于第三节点V1，第一电容C1的另一端接地，PMOS管MP4的漏极与NMOS管MN3的漏极以及第一反相器INV1的输入端电连接，NMOS管MN3的源极接地，第一反相器INV1的输出端与第一SR锁存器25的S输入端电连接。

在一实施例中，第一充放电电路21还包括第一开关S1，第一开关S1电连接于第三节点V1与第一电容C1之间，当第一开关S1闭合时，第一电容C1充电，当第一开关S1断开时，第一电容C1对地放电。

在一实施例中，第一开关S1具体为一NMOS管，所述NMOS管的源极接地，所述NMOS管的栅极与第一SR锁存器25的Q输出端电连接，所述NMOS管的漏极与第三节点V1电连接。在其他实施例中，第一开关S1还可以是一PMOS管与一NMOS管的组合。

在一实施例中，第二充放电电路23包括PMOS管MP5、PMOS管MP6、NMOS管MN4、第二反相器INV2以及第二电容C2。其中PMOS管MP5的源极以及PMOS管MP6的源极与电源电压端VDD电连接，PMOS管MP5的栅极以及PMOS管MP6的栅极与第一节点I0电连接，PMOS管MP5的漏极与NMOS管MN4的栅极以及第二电容C2的一端电连接于第四节点V2，第二电容C2的另一端接地，PMOS管MP6的漏极与NMOS管MN4的漏极以及第二反相器INV2的输入端电连接，NMOS管MN4的源极接地，第二反相器INV2的输出端与第一SR锁存器25的R输入端电连接。

在一实施例中，第二充放电电路23还包括第二开关S2，第二开关S2电连接于第四节点V2与第二电容C2之间，当第一开关S1闭合时，第二电容C2充电，当第一开关S1断开时，第二电容C2对地放电。

在一实施例中，第二开关S2具体为一NMOS管，所述NMOS管的源极接地，所述NMOS管的栅极与第一SR锁存器25的QB输出端电连接，所述NMOS管的漏极与第四节点V2电连接。在其他实施例中，第二开关S2还可以是一PMOS管与一NMOS管的组合。

在一实施例中，自偏置电路10提供一参考电流IREF，在参考电流IREF的作用下，第一充放电电路21为第一电容C1充电，第二充放电电路23为第一电容C1第二电容C2充电。第一SR锁存器25控制第一开关S1和第二开关S2调整充放电的时序，使第一充放电电路21在为第一电容C1充电时，第二充放电电路23中的第二电容C2放电；当第一充放电电路21中的第一电容C1放电时，第二充放电电路23为第二电容C2充电。第一充放电电路21和第二充放电电路23同时输出一高低电平信号，且第一充放电电路21输出高电平信号时，第二充放电电路23输出低电平信号。第一充放电电路21接入第一SR锁存器25的S输入端，第二充放电电路23接入第一SR锁存器25的R输入端，从而使第一SR锁存器25的Q输出端输出一振荡信号。

在一实施例中，记第一节点I0处的电流为I，流经第三节点V1处的电流为I1，流经第四节点V2处的电流为I2,NMOS管MN1的阈值电压为VGS0，NMOS管MN3的阈值电压为VGS1，NMOS管MN4的阈值电压为VGS2，SR锁存器的输出端Q输出的信号为CLKOUT，SR锁存器的输出端QB输出的信号为CLKOUTB。

在一实施例中，电流I流经PMOS管MP2的源极和漏极、NMOS管MN2的漏极和源极以及第一电阻R,第二节点V0处的电压为VGS0，则电流I可表示为：

I＝VGS0/R (1)

由于PMOS管MP2的栅极和漏极短接，因此PMOS管MP2工作在饱和区，并且PMOS管MP2和PMOS管MP1构成电流镜，因此流经PMOS管MP1的源极和漏极以及NMOS管MN1的漏极和源极的参考电流IREF的电流值与电流I的电流值成比例。

在一实施例中，PMOS管MP1、PMOS管MP2、PMOS管MP3、以及PMOS管MP5的沟道的宽长比的比值均相等，即参考电流IREF与电流I、电流I1以及电流I2的电流值均相等，也即：

IREF＝I＝I1＝I2 (2)

在其他实施例中，参考电流IREF的电流值与电流I、电流I1以及电流I2的电流值的比值也可以由PMOS管MP1的沟道的宽长比与PMOS管MP2、PMOS管MP3以及PMOS管MP5的沟道的宽长比的比值确定。

在一实施例中，当电流I1为第一电容C1充电时，第三节点V1处的电压从0开始逐渐升高，此时第一反相器INV1输入端的电压为电源电压端VDD的电压，记为高电平；当第三节点V1处的电压达到VGS1时，NMOS管MN3导通，此时第一反相器INV1输入端的电压记为低电平，第一反相器INV1的输出端输出高电平，也即当第三节点V1处的电压等于VGS1时，第一充放电电路21会向第一SR锁存器25的S端输入一高电平信号。当电流I2为第二电容C2充电时，第四节点V2处的电压从0开始逐渐升高，此时第二反相器INV2输入端的电压记为高电平；当第四节点V2处的电压达到VGS2时，NMOS管MN4导通，此时第二反相器INV2输入端的电压记为低电平，第二反相器INV2输出高电平，也即当第四节点V2处的电压等于VGS1时，第二充放电电路23会向第一SR锁存器25的R端输入一高电平信号。

在一实施例中，当第一SR锁存器25的Q输出端输出的信号CLKOUT为高电平时，第一SR锁存器25的QB输出端输出的信号CLKOUTB为低电平，第一开关S1中的NMOS管在高电平信号CLKOUT的作用下导通，第一电容C1向第一开关S1中的NMOS管放电，即第一充放电电路21处于放电状态；第二开关S2中的NMOS管在低电平信号CLKOUTB的作用下断开，电源电压端VDD向第二电容C2充电，即第二充放电电路23处于充电状态；此时第一充放电电路21和第二充放电电路23均输出低电平，第一SR锁存器25保持原状态。当第二电容C2两端的电压达到VGS2时，即第四节点V2的电压达到VGS2时，NMOS管MN4导通，第二反相器INV2输入端的电压变为低电平，即第二充放电电路23向第一SR锁存器25的R输入端输出一高电平信号，此时SR锁存器的Q输出端输出的信号CLKOUT由高电平变为低电平，QB输出端输出的信号CLKOUTB由低电平变为高电平，低电平信号CLKOUT作用于第一开关S1，使第一电容C1开始充电，高电平信号CLKOUTB作用于第二开关S2，使第二电容C2开始放电，直至第一电容C1两端的电压达到VGS1，即第三节点V1的电压等于VGS1。第一充放电电路21和第二充放电电路23交替进行充放电，从而使第一SR锁存器25输出振荡信号。

在一实施例中，记阈值电压VGS0、VGS1、VGS2的值均为VGS，第一电容C1和第二电容C2的阻值均为C，第一SR锁存器25的Q输出端输出的信号CLKOUT为振荡器100输出的振荡信号。则在所述振荡信号的一个周期内：

C*V＝I*T (3)

结合公式(1)-(3)，得到所述振荡信号的振荡频率为：

F＝1/T＝I/(C*V)＝IREF/(C*VGS)＝1/(C*R) (4)

请参阅公式(4)，振荡器100输出的振荡信号CLKOUT的振荡频率与第一电容C1、第二电容C2以及第一电阻R的阻值有关。在其他实施例中，电流IREF、电流I、电流I1以及电流I2的值也可以成比例但不相等，此时计算振荡信号的频率需要在公式中增加对应的比例。第一电容C1和第二电容C2的值也可以不相等，此时振荡信号的周期需要分别计算第一充放电电路21和第二充放电电路23的充放电周期。

本实施例提供的振荡器100，通过自偏置电路10提供参考电流IREF，使振荡信号产生电路20控制第一电容C1和第二电容C2的充放电，从而输出一振荡信号CLKOUT。当振荡器100应用于MCU时，在MCU的睡眠模式中，振荡器100的平均耗电约为0.275μA，达到了睡眠模式的耗电要求。并且通过使用多个PMOS管和NMOS管代替运算放大器等电子器件，在省电的同时也减小了电路占用的面积。

在一实施例中，请一并参阅图2和图3，振荡器100还包括修调电路30，用于调整振荡器100输出的振荡信号CLKOUT的频率，修调电路30包括第一电容修调电路31和第二电容修调电路33，第一电容修调电路31与第一电容C1并联，第二电容修调电路33与第二电容C2并联。第一电容修调电路31包括多个并联的修调电容，每一所述修调电容由一开关进行控制，即第一电容修调电路31可通过所述开关控制与第一电容C1并联的修调电容的数量，从而控制第一电容C1与第一电容修调电路31共同的阻值。同理，第二电容修调电路33也包括多个并联的修调电容，并通过多个与所述多个修调电容一一对应的开关控制第二电容C2与第二电容修调电路33共同的阻值。在其他实施例中，修调电路30还可以包括一电阻修调电路，所述电阻修调电路与第一电阻R并联，可以改变第一电阻R与所述电阻修调电路共同的阻值。

在一实施例中，请参阅图3，修调电路30还包括第一输入端、第二输入端、第一输出端和第二输出端。所述第一输入端与第一SR锁存器25的Q输出端电连接，用于接收振荡信号CLKOUT；所述第二输入端用于接收一参考时钟信号CLKREF；所述第一输出端分别与第一电容修调电路31和第二电容修调电路33电连接，用于控制第一电容修调电路31和第二电容修调电路33中所述多个开关的状态；所述第二输出端与一总线I2C电连接，用于输出振荡信号CLKOUT。

在一实施例中，当振荡器100中的第一电阻R、第一电容C1或第二电容C2发生飘移时，振荡信号CLKOUT的频率会发生变化，此时可通过修调电路30来调整第一电容C1和第二电容C2进行充放电的速度，从而调整振荡信号CLKOUT的频率。记振荡信号CLKOUT的理想频率为1.024MHz，参考时钟信号CLKREF的频率为8kHz，则在振荡信号CLKOUT经过128个周期后，参考时钟信号CLKREF经过一个周期。当参考时钟信号CLKREF经过一个周期后，振荡信号CLKOUT经过的周期超过128个周期时，表示CLKOUT的频率需要降低，此时可以增加第一电容修调电路31和第二电容修调电路33中与第一电容C1或第二电容C2并联的电容的数量，使第一电容C1和第二电容C2的阻值增大，从而降低振荡信号CLKOUT的频率。在其他实施例中，也可以通过调整第一电阻R的阻值来调整振荡信号CLKOUT的频率。

本申请实施例提供的振荡器100，通过修调电路30，可以将振荡信号产生电路20输出的振荡信号与参考时钟信号CLKREF进行对比，从而判断所述振荡信号的频率是否发生改变，即第一电容C1、第二电容C2与第一电阻R是否发生飘移。通过与第一电容C1并联的第一电容修调电路31，可以调整与第一电容C1并联的修调电容的数量，从而调整第一电容C1与第一电容修调电路31整体的阻值，当所述整体的阻值改变时，根据公式(3)，振荡信号的周期也会发生改变，即振荡信号的频率会发生改变，并联的修调电容增加时，第一电容C1与第一电容修调电路31整体的阻值增加，振荡信号的频率降低。通过与第二电容C2并联的第二电容修调电路33，同样可以通过调整第二电容C2与第二电容修调电路33整体的阻值来调整振荡信号的频率。

本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。

Claims (10)

1.一种振荡器，其特征在于，所述振荡器包括自偏置电路和振荡信号产生电路：

所述自偏置电路用于产生并输出一参考电流，所述自偏置电路包括第一P型场效应管、第二P型场效应管、第一N型场效应管、第二N型场效应管以及第一电阻，所述第一P型场效应管的源极与一电源电压输出端电连接，所述第一P型场效应管的漏极分别与所述第一N型场效应管的漏极以及所述第二N型场效应管的栅极电连接，所述第一P型场效应管的栅极、所述第二P型场效应管的栅极以及所述第二P型场效应管的漏极电连接于第一节点，所述第二P型场效应管的源极与所述电源电压端电连接，所述第一N型场效应管的源极接地，所述第一N型场效应管的栅极与所述第一电阻的一端及所述第二N型场效应管的源极电连接于第二节点，所述电阻的另一端接地；

所述参考电流流经所述第二P型场效应管的源极和漏极、所述N型场效应管的漏极和源极、所述第二节点以及所述第一电阻，并通过所述第一节点，输出到所述振荡信号产生电路；

所述振荡信号产生电路与所述自偏置电路电连接，用于接收所述参考电流，并在所述参考电流的作用下，产生并输出一振荡信号。

2.如权利要求1所述的振荡器，其特征在于，所述振荡器还包括修调电路，所述修调电路包括第一输入端、第二输入端和输出端，所述第一输入端及所述输出端与所述振荡信号产生电路电连接，所述第二输入端用于接收一参考时钟信号；

所述修调电路通过所述参考时钟信号，判断所述振荡信号的频率的高低，并调节所述振荡信号产生电路输出的振荡信号的频率。

3.如权利要求2所述的振荡器，其特征在于，所述振荡信号产生电路包括第一充放电电路、第二充放电电路以及第一SR锁存器，所述第一SR锁存器包括S端、R端和Q端，所述第一充放电电路的一端与所述第一节点电连接，所述第一充放电电路的另一端与所述第一SR锁存器的S端电连接，所述第二充放电电路的一端与所述第一节点电连接，所述第二充放电电路的另一端与所述第一SR锁存器的R端电连接，所述第一SR锁存器的Q端输出所述振荡信号。

4.如权利要求3所述的振荡器，其特征在于，所述第一充放电电路包括第三P型场效应管、第四P型场效应管、第三N型场效应管、第一电容、第一反相器以及第一开关；

所述第三P型场效应管的源极与所述电源电压端电连接，所述第三P型场效应管的栅极以及所述第四P型场效应管的栅极与所述第一节点电连接，所述第三P型场效应管的漏极与所述第三N型场效应管的栅极和所述第一电容的一端电连接于第三节点，所述电容的另一端接地，所述第三N型场效应管的源极接地，所述第三N型场效应管的漏极与所述第四P型场效应管的漏极以及所述第一反相器的输入端电连接，所述第四P型场效应管的源极与所述电源电压端电连接，所述第一反相器的输出端与所述第一SR锁存器的S端电连接，所述第一开关电连接于所述第三节点与所述第一电容之间。

5.如权利要求4所述的振荡器，其特征在于，所述第一开关包括第五N型场效应管，所述第五N型场效应管的源极接地，所述第五N型场效应管的栅极与所述第一SR锁存器的Q端电连接，所述第五N型场效应管的漏极与所述第三节点电连接。

6.如权利要求4所述的振荡器，其特征在于，当所述第一开关闭合时，所述电源电压端对所述第一电容充电，当所述第一开关断开时，所述第一电容放电，所述第一电容充电时，所述振荡信号产生电路输出一高电平信号，所述第一电容放电时，所述振荡信号产生电路输出一低电平信号，所述第一电容的阻值影响所述振荡信号的频率。

7.如权利要求4所述的振荡器，其特征在于，所述修调电路还包括第一电容修调电路，所述第一电容修调电路与所述第一电容并联，用于调整所述第一电容与所述第一电容修调电路并联之后的总阻值，从而调整所述第一充放电电路对所述第一电容进行充放电的速度，进而调整所述振荡器输出的振荡信号的频率。

8.如权利要求7所述的振荡器，其特征在于，所述第一电容修调电路包括多个并联的修调电容，每一所述电容修调电容与一开关串联，所述开关用于控制所述修调电容是否与所述第一电容并联，所述第一电容修调电路通过控制多个所述开关的状态，进而控制与所述第一电容并联的所述修调电容的数量，从而改变所述第一电容和所述第一电容修调电路并联后的总阻值。

9.如权利要求3所述的振荡器，其特征在于，所述第二充放电电路包括第五P型场效应管，第六P型场效应管，第四N型场效应管，第二电容、第二反相器以及第二开关；

所述第五P型场效应管的源极与所述电源电压端电连接，所述第五P型场效应管的栅极以及所述第六P型场效应管的栅极与所述第一节点电连接，所述第五P型场效应管的漏极与所述第四N型场效应管的栅极以及所述第二电容的一端电连接于第四节点，所述电容的另一端接地，所述第四N型场效应管的源极接地，所述第四N型场效应管的漏极以及所述第六P型场效应管的漏极与所述第二反相器的输入端电连接，所述第六P型场效应管的源极与所述电源电压端电连接，所述第二反相器的输出端与所述第一SR锁存器的R端电连接，所述第二开关位于所述第四节点与所述第二电容之间。

10.如权利要求9所述的振荡器，其特征在于，所述修调电路还包括第二电容修调电路，所述第二电容修调电路与所述第二电容并联，用于调整所述第二电容与所述第二电容修调电路并联之后的总阻值，从而调整所述第二充放电电路对所述第二电容进行充放电的速度，进而调整所述振荡器输出的振荡信号的频率。

Images