KR850000814B1 - 저소비전력 전자회로(低消費電力電子回路) - Google Patents

Abstract

내용 없음.

Description

저소비전력 전자회로(低消費電力電子回路)

제1도는 본원 발명의 일실시예를 나타낸 회로도.

제2a도 및 제2b도는 그 동작원리도.

제3도는 제1도의 회로의 동작파형도.

제4도는 상기 제1도의 블록(5) 및 (11)의 구체적인 논리회로도.

제5도는 제4도의 회로의 동작파형도.

제6도는 레벨시프트회로의 회로도.

제7도는 인버어터회로의 회로도.

제8도 및 제9도는 제7도의 특성곡선도.

제10도는 본원 발명의 다른 실시예의 회로도.

제11도는 본원 발명의 또 다른 실시예의 회로도.

제12a도 및 제12b도는 상기 제11도의 회로의 동작원리도.

제13도는 제11도의 회로의 동작파형도.

제14도는 본원 발명의 다른 실시예의 회로도.

제15도는 제14도의 회로의 동작파형도.

제16도는 본원 발명의 또 다른 실시예의 회로도.

제17도는 상기 제16도의 회로의 특성곡선도.

제18도는 제16도의 블록(28)의 구체적인 논리회로도.

제19도는 제16의 회로의 동작파형도.

제10도 및 제21도는 각기 다른 실시예의 회로도.

본원 발명은 주로 전지전압을 강압(降壓)한 전압을 전원전압으로서 이용하는 전자회로에 관한 것이다.

전지구동되는 전자식시계와 같은 전자회로에 있어서는 전지수명을 길게 할 수 있게 하기 위해서 저소비 전력일 것이 필요해진다.

일반적으로 상보형(相補型) 절연게이트 전계효과 트랜지스터에 의해서 구성된 전자회로(이하 CMOS 회로라고 칭한다)와 같은 회로에 있어서는 그것에 공급하는 전원전압을 저하시킴으로써 그 소비전류를 감소 시킬 수 있다.

따라서, 전지전압을 직접 전자회로에 공급하는 대신 예를들면 그 자체가 저소비전류의 정전압회로를 통해서 전자화로에 공급함으로써, 전체회로의 소비전력을 감소시킬 수 있다.

그러나 상기와 같이 했을 경우, 상기 정전압회로의 입력단자와 출력단자와의 사이에서 전지전압과 상기 전자회로에 공급하는 전원전압과의 차(差)와 같은 전압이 나타나며, 또 상기 전자회로에 흐르는 소비전류와 대충 같은 전류가 흐르게 된다.

그 결과, 상기 정전압회로에 있어서 비교적 큰 전력소비가 생기게 된다. 따라서, 본원발명의 목적의 하나는 강압회로(降壓回路)를 포함하는 신규이며, 또한 실용적인 전자회로를 제공하는데 있다.

본원 발명의 다른 목적은 그 자체가 소비전력으로 되는 강압회로를 포함하는 신규의 전자회로를 제공하는데 있다.

본원 발명의 다른 목적은 강압회로 및 바람직한 구성의 기동회로를 포함하는 신규의 전자회로를 제공하는데 있다.

본원 발명의 다른 목적은 저소비전력이며 또한 출력임피이던스가 낮은 안정화전원회로를 포함하는 전자회로를 제공하는데 있다.

본원 발명의 다른 목적은 출력전압의 변동이 작은 안정화 전원회로를 포함하는 전자회로를 제공하는 데 있다.

본원 발명의 다른 목적은 감전압특성(減電壓特性), 즉, 전지 등의 전원에 있어서의 전압이 저하하더라도 양호하게 동작하는 전자회로를 제공하는데 있다.

본원 발명의 다른 목적은 사용하는 콘덴서소자가 적은 전자회로를 제공하는데 있다.

본원 발명의 다른 목적은 상기 안정화전원회로가 조입(組入)되어 있음으로써 저소비전력으로 된 전자식시계를 제공하는데 있다.

본원 발명의 다른 목적은 리틈전지와 같은 고기전력(高起電力)의 전지전원에 적합한 안정화전원회로를 제공하는데 있다.

본원 발명의 또 다른 목적은 다음의 설명 및 도면에 의해서 명백해질 것이다.

다음에 본원 발명을 실시예와 함께 상세히 설명한다.

제1도에는 본원발명을 지침식전자 손목시계에 적용했을 경우의 일실시예인 안정화전원회로의 구체적회로도와, 지침식전자시계의 블록도가 표시되어 있다.

이 실시예에 있어서는 전지전원 V_SS로서 산화은전지 등에 비해서 단위용적당의 축적에너지가 큰 리툼전지가 사용된다.

도시한 각 회로를 구성하는 소자는 특별히 제한되지는 않지만 전지전원 V_SS, 콘덴서 C₁, C₂, C₁₀, C₁₁, 수정진동자 X_tal, 스위치 SW 및 스텝핑모우터를 제외하고 주지의 CMOS(상보형 금속산화물 반도체) 집적회로 기술에 의해서 하나의 반도체기체상에 구성된다.

반도체기체로서는 예를들어 n형 단결정실리콘이 사용된다. 상기 반도체기체상에는 P채널형 절연게이트 전계효과 트랜지스터(이하 MISFET라고 칭한다)가 형성된다. 상기 반도체체상에는 또 P형 웰영역이 형성되며, 상기 P형 웰영역에 n채널형 MISFET가 형성된다.

같은 도전형의 복수는 MISFET는 반도체집적회로장치 제조기술에 의해서 동시에 제조되며, 따라서 서로 대충 같은 드레시호울드 전압을 갖고 있다.

제1도의 P₁내지 P₁₀은 반도체집적회로 장치의 외부단자로 된다. (1)은 콘덴서의 치아지분할을 이용한 강압회로이다. 이 강압회로(1)는 도시한 바와 같이 전지전압단자 P₁와 접지전위단자 P₂와의 사이에 직렬 접속된 스위칭 MISFETQ₁, 콘덴서 C₁, 스위칭 MISFETQ₃및 콘덴서 C₂, 상기 콘덴서 C₁및 스위칭 MISFETQ₃로 이루어진 직렬경로에 병력접속된 스위칭 MISFET Q₂및 상기 스위칭 MISFETQ₃및 콘덴서 C₂로 이루어진 직렬경로에 병렬접속된 스위칭 MISFET로 구성되어 있다.

상기 각 스위칭 MISFET Q₁내지 Q₄는 단자 P₁에 공급되는 전지전압이 부극성(負極性)인 것에 대응해서 도시한 바와 같이 n채널형으로 되어 있으며, 단보체집적회로로서 각각이 서로 독립한 P형웰영역(도시생략)에 형성된다.

스위칭 MISFET Q₁은 그 기체게이트, 즉 P형 웰영역이 전원단자 P₁에 전기적으로 접속되며, Q₂는 그 기체게이트가 단자 P₃에 전기적으로 접속되어 있다. 마찬가지로 스위칭MISFET Q₃는 그 기체게이트가 단자 P₅에 전기적으로 접속되어 있다.

P채널형 스위칭 MISFET Q₄및 후술하는 여러 회로를 구성하기 위한 여러가지 P형 채널형 MISFET의 공통의 기체게이트로서의 반도체기체는 접지전위단자 P₂에 전기적으로 접속되어 있다.

콘덴서 C₁및 C₂는 그것에 있어서의 충전전압이 후술하는 정전압화회로(定電壓化回路)(2)에 공급하기 위한 전원전압으로 되므로, 예를 들어 0.001μF 내지 0.1μF 처럼 비교적 대용량일 것이 요구된다. 그러나 대용량의 콘덴서는 반도체집적회로(IC)화 하는 것이 곤란하다. 그래서 이 실시예에 있어서는 상기 콘덴서 C₁및 C₂는 단자 P₃, P₄, P₅를 통해 IC에 외부부착된다.

상기 스위칭 MISFET Q₁내지 Q₄의 게이트에는 후술하는 레벨 시프트회로(12)를 통해서 클록발생회로(11)의 출력클록펄스ψ₁' 내지 ψ₃'가 공급된다.

상기 스위칭 MISFET Q₁및 Q₃는 클록펄스 ψ₂,ψ₁에 의해 동시에 온상태로 되며, 스위칭 MISFET Q₁및 Q₃의 온상태의 기간과는 다른 기간에 있어서 동시에 온상태로 된다.

제2a도 및 제2b도는 상기 강압회로의 동작원리를 설명하기 위한 도면이다.

콘덴서 C₁및 C₂는 스위칭 MISFET Q₁및 Q₃가 온상태로 됨으로써 제2a도처럼 직렬 접속된다. 이 상태에서는 상술한 직렬접속의 콘덴서 C₁및 C₂는 전지전원 V_SS의 전압에 의해서 충전된다.

상기 콘덴서 C₁및 C₂는 스위칭 MISFET Q₂및 Q₄가 온상태로 됨으로써 제2b도처럼 직렬 접속된다.

상기 강압회로(1)의 출력전압은 상기 콘덴서의 단자시이에서 얻어진다.

콘덴서 C₁및 C₂의 용량을 상술한 바와 같이 비교적 크게 해놓음으로써, 제2a도의 상태에 있어서의 강압회로(1)의 출력전압은 대충 전지전원의 전압과, 콘덴서 C₁및 C₂에 의해서 결정되는 분압비(分壓比)에 의해서 결정되는 값으로 되며, 제2b도의 상태에 있어서의 강압회로(1)의 출력전압은 콘덴서 C₁및 C₂의 병렬합성용량과 그 축적전하에 의해서 결정되는 값으로 된다.

상기 콘덴서 C₁와 C₂의 용량을 서로 똑 같이 해 놓음으로써 제2도의 상태에 있어서의 강압회로(1)의 출력전압과 동 도면 B의 상태에 있어서의 강압회로의 출력전압을 대충 같은 값, 즉 전지전원 V_SS의 전압의 대충 절반의 값으로 할 수 있다.

상기 콘덴서 C₁및 C₂의 직병렬(直竝列) 변환동작에 의해서 전지전원 V_SS에서 출력되는 전류는 강압회로(1)에서 후술하는 정전압화회로에 흐르게 되는 전류에 대해서 대충 절반값으로 된다.

상기 강압회로(1)의 동작에서 명백하듯이 스위칭 MISFET Q₁및 Q₃는 스위칭 MISFET Q₂및 Q₄와 상보적(相補的)으로 온상태로 되면 좋으며, 그 때문에 원리적으로는 스위칭 MISFET Q₁, Q₃및 Q₄를 구동하기 위한 상기 클록펄스에 대해 역상(逆相)으로 된 클록펄스에 의해서 구동할 수 있다.

그러나, 상술한 바와 같이 할 경우는 클록펄스의 상승하강 속도특성 등에 의해서 스위칭 MISFET Q₁과 Q₂의 상호 및 Q₁과 Q₄의 서로가 과도적으로 동시에 온상태로 되어 버리는 일이 있으며, 그 결과 다음과 같은 불합리한 일이 생기게 된다.

먼저, 스위칭 MISFET Q₁및 Q₂가 동시에 온상태로 되어 버리면 이들 MISFET Q₁및 Q₂를 통해서 전지전원 V_SS과 콘덴서 C₂가 결합되게 되며, 그 결과, 콘덴서 C₂의 충전전압은 콘덴서 C₁와 C₂의 분압비로 결장되는 값보다도 증가하게 된다.

상기 콘덴서 C₂의 충정전압의 증가에 수반해서 정전압화회로(2)에 가해지는 전압이 증가하며, 이 정전압회회로(2)에 있어서의 전력손실이 증가한다.

마찬가지로, 스위칭 MISFET Q₁및 Q₄가 동시에 온상태로 되어 버리면 콘덴서 C₁의 충전전압이 증가되며, 이 콘덴서 C₁의 충전전압에 의해서 상기 병렬변환동작시에 있어서의 콘덴서 C₂의 충전전압이 증가된다. 그 결과 정전압화회로(2)에 있어서의 전력손실이 증가한다.

이 실시예에 있어서는 상기 전력손실의 증가를 방지하기 위해서 클록펄스 ψ₁' 내지 ψ₃'의 타이밍이 제1g도 내지 제1i처럼 된다.

상기 강압회로(1)의 출력전압은 다음의 정전압회로(2)에 공급된다.

정전압화회로(2)는 그 입력선 ℓ₂에 상기 강압회로(1)의출력전압을 받아, 그 출력선 ℓ₃에 후술하는 각 전자회로의 동작하한전압 부근까지 저하된 전압을 출력한다.

리툼전지의 공칭기저압(公稱起電壓)은 약 3V이며, 이것에 따라서 상기 강압회로(1)의 출력전압은 약 1.5V로 된다. 그래서, 상기 동작하한전압은 예를들어 1.2V로 설정된다.

상기 정전압화회로(2)는 도시한 바와 같이 상기 입력선 ℓ₂에 드레인이 결합되어, 상기 출력선 ℓ₃에 소오스가 결합된 P채널형의 제어용 MISFET Q₁₄, 상기 제어용 MISFET Q₁₄의 게이트에 제어전압을 공급하기 위한 차동증폭회로(20), 상기 차동증폭회로(20)에 기준전압을 공급하기 위한 기준전압회로(21) 및 레벨시프트회로(22)로 구성되어 있다.

상기 기준전압회로(21)는 특별시 제한되지 않지만 도시한 바와 같이 MISFET Q₅내지 Q₈및 저항 R₇으로 구성되어 있다.

상기 기준전압회로(21)에 있어서, 상기 MISFET Q₈는 그 게이트 드레일이 접지되어 있음으로써 그 드레인·소오스 사이에 대충 그 드레시호울드 전압에 대응하는 정전압이 생긴다.

상기 정전압은 상기 MISFETQ₇의 게이트 공급된다. 상기 MISFETQ₇은 그 드레인에, 그 게이트에 공급되는 상기 정전압과 그 소오스에 접속된 저항에 의해서 결정되는 전류가 생긴다.

도시한 회로접속에 의해 전류미터(電流 mirror)회로를 구성하는 한쪽의 MISFET Q₆의 드레인에서 상기 MISFET Q₈를 바이어스 하기 위한 드레인전류가 출력된다.

상기 기전압회로(21)의 출력전압, 즉 MISFET Q₈의 드레인 전압은 차동증폭회로(20)의 차동 MISFET Q₁₁, 정전류 MISFET Q₁₃및 레벨시프트회로(22)의 정전류 MISFET Q₁₆의 게이트바이어스 전압으로 된다.

그리고, 상기 기준전압회로(21)에 있어서, 전시전원 투입직후, 즉 전지전원 V_SS이 단자 P₁과 P₂에 접속된 직후에 있어서, MISFET Q₆는 그 게이트전극전위가 회로이 부유용량(浮遊容量)에 의해 소정의 시간만큼 접지전위와 같은 전위로 유지된다. 상기 MISFET Q₆는 그 게이트소오스간 전압에 의해서 도통상태로된다. 그 결과, 전지전원투입시에 있어서 상기 기준전압회로(21)의 기동이 되게 된다.

레벨시프트회로(22)는 상기 정전류 MISFET Q₁₆및 다이오우드 접속의 레벨시프트용 MISFET Q₁₅로 구성되어 있고, 출력선 ℓ₃에 있어서의 전압에 대해서 대충 상기 레벨시프트용 MISFET Q₁₅의 드레시호울드 전압만큼 저하된 전압을 출력한다.

차동증폭회로(20)는 차동 MISFET Q₁₁, Q₁₂, 상기 차동 MISFET Q₁₁, Q₁₂의 공통적속 된 소오스에 설치된 정전류 MISFET Q₁₃및 상기 MISFET Q₁₁, Q₁₂의 드레인에 설치된 전류미터회로를 구성하는 MISFET Q₉, Q₁₀으로 구성되어 있다.

상기 차동증폭회로(20)에 있어서, 차동 MISFET Q₁₁, Q₁₂의 게이트 및 상기 차동 MISFET Q₁₂의 드레인은 각기 비반전입력단자(非反轉入端子), 반전입력단자 및 출력단자를 구성하고 있다.

이 차동증폭 회로의 비반전입력단자인 MISFET Q₁₁의 게이트에는 상기 MISFET Q₈의 드레인호울드전압을 이용한 정전압이 인가되며, 반전입력단자인 MISFET Q₁₂의 게이트에는 출력선ℓ₃에 있어서의 안정화출력전압 V_CL이 상기 MISFET Q₁₅의 드레시호울드전압에 의해서 레벨시프트 되어 인가된다.

상기 차동증폭회로(20)는 상기 MISFET Q₈에서 형성된 일정치 전압(一定値電壓)에 대해 상기 MISFET Q₁₅의 드레시호울드전압으로 레벨시프된 전압이 같아지도록 MISFET Q₁₄의 임피이던스를 제어한다.

그 결과, 출력선 ℓ₃에 출력되는 안정화출력전압 V_CL은 상기 MISFET Q₃의 드레인소오스간 전압과 상기 MISFET Q₁₅에 의한 레벨시프트전압과의 합(合)과 같은 값으로 된다.

상기 안정화출력전압 V_CL은 상기 MISFET Q₈및 Q₁₅의 각각의 크기의 적당한 설계와, 그 바이어스전류치의 설정에 의해서 상기와 같이 회로의 동작하한전압에 가까운 값으로 설정된다.

그리고, 상기 각 MISFET와 후술하는 각 회로를 구성하는 각 MISFET가 서로 같은 드레시호울드전압을 가짐으로써, 상기 안정화출력전압 V_CL은 각 MISFET의 드레시호울드 전압의 절대치의 불균일성에도 불구하고, 후술하는 회로를 위한 전원전압으로서 적절한 값으로 되게 된다.

상기 회로(20) 내지 (22)는 각각의 MISFET Q₅내지 Q₁₆및 저항 R₁을 적당히 설계함으로써 각기 10nA와 같은 매우 작은 버이어스전류로 동작시킬 수 있다.

이 실시예에 있어서는 도시한 버와 같은 회로접속에 의해서 상기 차동증폭회로(20)를 동작시키기 위한 전원이 상기 강압회로(1)로 구성되어 있는 것에 대해서 상기 기준전압회로(21)를 동작시키기 위한 전원이 전지전원 V_SS에 의해서 구성되어 있다.

상기한 버와 같이, 기준전압회로(21)를 전지전원 V_SS에 의해서 직접 동작시키는 구성으로 하면, 전지의 소모 등에 의해 전지전압이 저하되었을 때에도 이 기준전압회로(21)에서 양호한 기준전압으로서의 정전압을 출력시킬 수 있다. 그리고, 기준전압회로(21)는 MISFET Q₈의 드레시호울드 전압에 대응한 비교적 저전압치의 정전압을 출력하면된다. 따라서 상기 기준전압회로(21)의 소비전력을 더욱 작게하기 위해서 그 전원전압을 상기 차동증폭회로(20)와 만찬가지로 강압회로(1)에서 얻도록 해도 좋다.

그리고 제1도에 있어서, MISFET Q₁₄의 게이트 회로의 접지점과의 사이에 설치된 콘덴서 C₄는 정전압화회로(2)의 발진방지를 하는 동시에 MISFET Q₁₄의 드레인, 게이트 사이에 준재하는 오우버랩 용량(드레인 께이트간 용량)에 의해서 강압회로(1)에서 형성된 강압전압에 있어서의 전압변동이 상기 MISFET Q₁₄의 게이트에 전해지고 그 결과 안전화출력전압 V_CL이 변동되어 버리는 것을 방지하기 위한 것이다. 그 용량치는 예를들어 20PF~40PF와 같은 크기로 설정된다.

상기 안정화출력전압 V_CL은 다음에 설명하는 각 회로의 전원전압으로서 사용된다.

(3)은 발진회로이며, 예를들어 32768Hz의 기준주파수신호를 출력한다.

상기 발진회로(3)는 증폭회로로서의 인버어터회로 Iv₁, 발진안정화저항 R₂, 바이어스저항 R₂, 수정진동자 Xta₁, 콘덴서 C₁₀및 C₁₁로 구성되어 있다.

상기 인버어터회로 Iv₁은 예를들어 제7도에 나타낸 바와 같이 n채널형 MISFET Q₂₀및 P채널형 MISFET Q₂₁로 구성되며 상기 정전압화회로(2)에서 공급되는 전원전압 V_CL에 의해서 동작된다.

특별히 제한되지는 않지만, 수정진동자 Xta₁과 함께 발진주파수를 결정하기 위한 상기 콘덴서 C₁₀및 C₁₁은 발진주파수의 온도계수가 적어지도록 하기 위해서 그 용량치가 소정의 온도계수를 갖는 것에서 선택되며, 그래서 Ic의 외부부착부품으로서 구성되어 있다.

상기 제7도에 나타낸 바와 같은 인버어터회로에 있어서, 그 소비전력은 대충 그 출력노우드 Vo에 준재 또는 결합된 용량 Co에의 충방전 전류와, MISFET Q₂₀및 Q₂₁에 흐르는 관통전류에 의해서 결정된다.

즉, 상기 인버어터회로는 제8도의 곡선 A에 표시된 바와 같은 입력전압 V₁대 출력전압 특성을 갖고 있다. P채널형 MISFET Q₂₁는 입력전압 Vi이 그 드레시호울드 전압 Vthp 보다도 커짐으로써 도통상태로 되며, n채널형 MISFET Q₂₁은 상기 입력전압 Vi이 선 ℓ₃에 있어서의 전압 V_CL에서 그 드레시호울드전압 Vthn을 뺀 값보다도 작아짐으로써 도통상태로 된다. 그래서 직렬접속의 상기 MISFET Q₂₀및 Q₂₁의 소오스드레인 통로에는 상기 입력전압 Vi의 변화에 따라서 제9도의 실선곡선 A 처럼 공통전류가 흘러버리게 된다.

또, 예를들어 상기 MISFET Q₂₁의 도통상태와 상기 MISFET Q₂₀의 비도통상태에 의해서 출력노우드 Vo의 전위가 대충 접지전위로 되어 있는 상태에 계속되어서 상기 MISFET Q₂₁과Q₂₂의 도통, 비도통 상태가 반전될 경우에는, 선 ℓ₃에서 상기 MISFET Q₂₀을 통해서 상기 용량 Co에 충전전류가 흐르게 된다.

이 실시예에 따르면, 선 ℓ₃에 있어서의 전압 V_CL이 저하되어 있는 것에 따라서 상기 관통전류가 흐르는 입력전압 Vi의 범위가 좁게 만들어지며, 또 관통전류의 크기도 작아진다.

또, 상기 선 ℓ₃에 있어서의 전압 V_CL에 따라서 출력전압 Vo의 변화범위도 작아지므로, 상기 용량 Co에 흐르는 충방전 전류도 작아진다. 그 결과, 상기 제7도의 인버어터회로는 저소비전력으로 된다. 그리고 제8도의 곡선 B는 선 ℓ₃에 전지전원 V_SS의 전압이 직접 공급되었을 경우의 인버어터회로의 입력전압대 출력전압특성을 나타내며, 제9도의 파선곡선 B는 상기 인버어터회로가 상기 제8도의 곡선 B의 특성으로 되었을 때의 관통전류파형을 나타내고 있다.

제1도의 발진회로(3)의 출력기준주파수 신호는 상기 선 ℓ₃에 있어서의 전압 V_CL을 전원전압으로서 받는 파형정형회로로서의 인버어터회로(4)에 공급된다.

따라서 상기 인버어터회로(4)는 상기 발진회로(3)에서 출력되면 정현파상(正弦波狀)의 기준주파수 신호에 따라서 펄스신호로서 파형정형된 기준주파수신호를 출력하게 된다.

상기 인버어터회로(4)의 출력신호는 선 ℓ₃을 통해서 분주회로(5)의 입력단에 공급된다.

분주회로(5)는 제4도에 표시된 바와 같이 직렬접속된 16개의 플립플롭회로 FF₁, 내지 FF₁₆및 인버어터회로 Iv₇로 구성되어 있다.

각 플립플롭회로 FF₁내지 FF₁₆의 출력단자 Q,

에 있어서의 출력신호는 각각의 클록입력단자 ψ에 인가되는 클록신호의 하강에 동기해서 반전된다.

따라서, 선 ℓ₅를 통해서 공급되는 32768Hz의 기준펄스신호에 대해, 플립플롭회로 FF₁의 출력단자에는 16384Hz의 펄스신호가 출력되며, 플립플롭호로 FF₂의 출력단자에는 8192Hz의 펄스신호가 출력된다. 마찬가지로 최종단의 플립플롭회로 FF₁₆의 출력단자에는 0.5Hz의 펄스신호가 출력된다.

상기 분주회로(5)의 각 주파수의 출력펄스신호는 선ℓ₁₃내지 ℓ₁₄를 통해서 파형정형회로(6)에 공급된다.

상기 파형정형회로(6)는 쌍극성(雙極性) 스텝핑모우터 M를 구동하기 위한 펄스신호를 형성시키기 위해서 설치되며, 도시하지는 않았지만 선 ℓ₃에 있어서의 전압 V_CL을 전원전압으로서 받는 정당한 게이트회로로 구성된다.

상기 파형정형회로(6)로 부터는 선 ℓ₁₅와 ℓ₁₆에 1초걸려 교대로 대충전압 V_CL의 레벨에 하이레벨로 되는 펄스신호가 출력된다. 특별히 제한되지는 않지만, 쌍극성 스텝핑모우터 M에 흐르는 구동전류를 감소시키기 위해서 상기 선 ℓ₁₅및 ℓ₁₆에 있어서의 2초주기의 펄스신호는 그 1주기에 있어서 예를들어 15.6ms 만큼 하이레벨로 된다.

그리고, 이 실시예에 있어서는 상기 단자 P₁에 공급되는 전원전압이 부극성인 것에 대응해서 대충 회로의 접지전압레벨로 된 신호레벨로 된 신호레벨을 하이레벨로 간주하고, 대충회로이 전원전압레벨로 된 신호레벨로 된 신호레벨을 로우레벨로 간주하기로 하고 있다.

상기 파형정형회로(6)의 출력펄스신호는 레벨시프트회로(7)를 통해서 출력버퍼회로(8) 및 (9)에 공급된다. 상기 출력버퍼회로(8) 및 (9)의 출력펄스신호는 외부단자 P₈및 P₉을 통해서 쌍극성 스텝핑모우터 M의 구동코일 L에 공급된다.

상기 출력버퍼회로(8) 및 (9)의 출력전압이 1초마다 상기 15.6ms만큼 하이레벨에서 로추레벨로 됨으로써, 상기 구동코일 L에는 1초에 극성(極性)이 반전되는 구동전류가 흐르게 된다.

따라서, 상기 로우터 R는 1초마다 소정의 회전각도만큼 회전된다.

상기 로우터 R에 의해서 도시하지 않는 시계 윤열(輪列)이 1초에 1회씩 구동된다.

상기 쌍극성스텝핑모우터 M은 통상, 상기 각 회로의 동작전류에 대해 비교적 큰 구동전류를 필요로 한다. 이 실시예에 있어서는 도시한 바와 같은 회로접속에 의해서 상기 출력버퍼회로(8) 및 (9)는 전지전원 V_SS를 직접적인 전원으로서 동작하도록 구성되어 있다.

상기 접속에 의해서, 상기 정전압화회로(2)의 부하전류를 작게 만들 수 있으며, 또 상기 스텝핑 모우터 M의 구등전류를 상기 정전압회로(2)에서 공급하지 않으므로, 상기 구등전류의 간헐적인 발생에 불구하고 선 ℓ₃에 있어서의 전압 V_CL을 충분히 안정되게 할 수 있다.

또, 상기 접속에 의해서 출력버퍼회로(8) 및 (9)의 전원전압은 상기 정전압화회로(2)에 있어서 발생하는 전압강하에 의한 영향을 받지 않도록 된다. 그 때문에 전지전원 V_SS의 전압이 비교적 저하되어버린 상태에 있어서도, 상기 출력버퍼회로(8) 및 (9)를 통해서 상기 스텝핑 모우터 M에 충분한 크기의 구동전류를 공급할 수 있게 된다.

상기 출력버퍼회로(8) 및 (9)는 각기 상기 제7로에 표시된 바와 같은 상보형의 인버어터 회로로 구성된다. 제7도의 인버어터회로가 전지전원 V_SS에 의해서 동작될 때는 n채널형 MISFET Q₂₀을 충분히 오프상태로 시키기 위해서 전지전원 V_SS의 전압레벨의 입력전압 Vi가 필요해진다.

여기서, 상술한 바와 같은 파형정형회로(6)에서 선 ℓ₁₅및 선 ℓ₁₆에 출력되는 펄스신호는 그 로우레벨이 안정화정전압 V_CL의 레벨로 된다. 따라서, 이 실시예에 있어서는 상기 파형정형회로(6)의 로우레벨출력신호를 전지전원 V_SS의 전압레벨의 로우레벨신호에 레벨시프트 시키기 위해서 상기 레벨시프트회로(7)가 설치된다.

특별히 제한되지는 않지만, 레벨시프트회로(7)는 제6도에 표시한 바와 같이 전압 V_SS를 전원전압으로 하여 동작되는 MISFET Q₂₀내지 Q₂₃과, 입력전압 Vi에 대해, 반전신호를 형성하기 위해서, 전압 V_CL을 전원전압으로 하여 동작되는 MISFET Q₂₄및 Q₂₅로 구성된다. (13)은 시각수정회로이며, 외부단자 P₁₀를 통해서 키이스위치 SW로 부터의 신호를 받음으로써 선 ℓ₁₂에 상기 분주회로를 리세트상태로 하기 위한 신호를 출력한다. 이 시간수정회로(13)는 전지전원투입시에 있어서 키이스위치 SW의 동작에 불구하고 서정의 시간만큼 선 ℓ₁₂에 하이레벨신호를 출력하는 구성으로 된다.

클록발생회로(11)는 상기한 바와 같이, 강압회로(1)를 동작시키기 위한 클록펄스 ψ₁', ψ₃'를 형성한다.

상기 클록발생회로(11)는 이 실시예와 같은 구성대신 예를들어 전지전원 V_SS를 직접적인 전원으로 하여 동작함으로써 기준클록을 발생하는 발진회로와 그 출력을 받는 논리회로로 구성할 수 있다.

그러나, 이 실시예에 있어서는 제1도에 표시한 바와 같은 회로접속에 의해서, 상기 기준클록은 분주회로(5)에서 공급되도록 된다. 이것에 의해서, 클록발생회로(11)내에 상술한 바와 같은 발진회로를 설치할 필요가 없어지며, 회로의 소비전력 및 반도체 집적회로장치에 있어서의 회로소자수의 소망스럽지 못한 증가를 방지할 수 있게 된다.

또, 상기 클록발생회로(11)는 전지전원 V_SS의 전압을 받는 대신에 상기 정전압화회로에 의해서 강압된 전압을 전원전지로서 받도록 구성되어 있다.

상기 클록발생회로(11)의 출력클록신호의 로우레벨이 상기 강압회로(1)에 있어서의 MISFET Q₁, Q₂를 스위치동작시키는 레벨로서 충분하지 못해지므로 레벨시프트회로(12)가 설치된다.

상기 레벨시프트회로(12)는 상기 레벨시프트회로(7)가 마찬가지로 상기 제6도와 같은 구성으로 된다.

상기 레벨시프트회로(12)는 그 구성이 비교적 단순하게 된 일로 해서 비교적 저소비전력이다.

이것에 반하여, 상기 클록발생회로(11)는 제4도의 구체적 회로예에서 명백해지듯이 비교적 복잡한 구성으로 되며, 그 때문에 비교적 큰 소비전력으로 된다.

그 때문에, 상기 클록발생회로(11)의 전원전압을 상기한 바와 같이 강압회로(1) 및 정전압화회로(2)에 의해서 저하시키는 구성편이 클록발생회로(11)를 전지전원 V_SS의 전압으로 직접 동작시킴으로서 상기 레벨시프트회로를 사용하지 않도록 하는 구성의 경우보다도 저소비전력으로 할 수 있게 된다.

이 실시예에 있어서는 상기 구성에서 명백한 것처럼 강압회로(1)의 출력전압이 0일 경우에는 발진회로(3)를 동작시킬 수 없으며, 따라서 상기 강압회로(1)에 공급하기 위한 클록펄스가 형성되지 않는다.

전지전원 V_SS의 투입시에 있어서, 선 ℓ₃에 발진회로(3)의 동작에 필요한 전압이 나타나도록 하기 위해서, 강압회로(1)로부터는 발진회로(3)가 동작상태로 되어 있지 않아도 필요로 하는 전압이 출력되지 않으면 안된다.

특별히 제한되지는 알지만 이 실시예에서는 전지전원 V_SS의 투입시에 있어서, 강압회로(1)의 스위칭 MISFET Q₁내지 Q₃가 동시에 도통상태로 된다.

그 때문에 강압회로(1)에서 전지전원 V_SS의 전압과 대충 같은 전압이 출력되게금 되며, 그것에 응해서 정전압화회로(2)에서 소정의 전압이 출력되도록 된다.

상기 기동상태, 즉 스위칭 MISFET Q₁내지 Q₃가 동시에 도통상태로 되어 있는 상태는 상기 발진회로(3)가 충분한 발진상태로 되기까지의 기간동안 계속된다. 그 결과, 제1도의 각 회로의 기동이 보증된다.

상기 기동상태를 설정하기 위한 비교적 단순한 구성으로서, 전지전원 투입시의 전원전압의 상승에 의해서 세트되며, 분주회로(5)의 소정의 출력단의 출력신호의 상승에 의해서 리세트되는 래치회로를 설치하고 이 래치회로의 출력신호에 의거해서 상기 스위칭 MISFET Q₁내지 Q₃를 동시에 도통상태로 시키는 구성을 취할 수 있다.

그러나 이 실시예와 같이 비교적 저전압으로 동작되는 발진회로(3)에 있어서는 전원투입후에 있어서 충분히 안정된 발진상태로 되기까지에 비교적 상시간을 요하며, 발진동작개시도중에 있어서의 동작이 전원 전압의 변동에 의해서 비교적 불안정해진다는 사실에 주의하지 않으면 안된다.

상기 기동상태가 종료했을 경우, 강압회로(1)의 출력전압은 상기와 같은 전지전원 V_SS의 전압과 대충 같은 전압에서 저하하기 시작하게 된다. 실제상의 정전압화회로(2)는 완전히 이상적인 회로가 아니다. 그 때문에 상기 정전압화회로(2)의 출력전압은 상기 강압회로(1)의 출력전압의 저하에 따라서 약간 저하하게 되며, 또 스위칭 MISFET Q₁내지 Q₄의 스위치동작의 개시에 수반하는 강압회로(1)의 출력전압의 변동에 수반해서 변동하게 된다.

그 결과, 상기 기동상태가 종료된 직후에 있어서 발진회로(3)의 발진동작이 불안정해지는 일이 있다.

상기 발진의 불안정에 따라서 강압회로(1)에 가해지는 클록펄스시간이 변화되면, 이것에 응해서 강압회로(1)의 출력전압의 변화폭이 증가되며, 그 결과 발진회로(3)이 발진동작이 정지되어 버리는 일이 있다.

상기 발진회로(3)의 발진동작의 정지에 의해서 강압회로(1)의 스위칭 MISFET Q₁내지 Q₄의 순차의 스위칭동작이 정지당하며, 그 결과, 선 ℓ₂에 있어서의 전압이 저되하어 버린다. 여기서 레벨시프트회로(12)를 구성하는 제6도에 표시된 바와 같은 상보형 MISFET 회로에 있어서 MISFET Q₂₂가 도통상태로 되어 있을때에 MISFET Q₂₄및 Q₂₅로 이루어진 상보형인버어터회로가 부동작상태로 되어버리면, 상기 MISFET Q₂₂와 직렬접속된 MISFET Q₂₃은 입력전압 Vi이 어떤 레벨로 되더라도 비도통상태인체로 되게 된다. 그것에 따라서, 상기 MISFET Q₂₂는 입력전압 Vi의 레벨에 불구하고 도통상태인체로 된다. 즉, 상기 선 ℓ₂에 있어서의 전압저하에 의해서 상기 정전압회로(2)의 출력전압이 상기 상보형 인버어터회로의 동작하한 전압보다도 저하되어 버리면, 상기 레벨시프트회로(12)는 스위칭 MISFET Q₁내지 Q₃를 동시에 도통상태로 시키는 레벨의 클록펄스를 출력하지 않게 된다.

따라서, 상기한 바와 같이 단순히 래치회로만을 설치할 경우에는 상기한 바와 같은 발진동작 정지에서 다시 발진동작을 개시시키는데는 일단 전지전원을 벗기는 따위의 동작에 의해 상기 래치회로를 초기 상태로 되돌리는 동시에, 레벨시프트회로(12)에 있어서의 MISFET Q₂₂와 Q₂₀과의 래치동작을 해제시키지 않으면 안된다.

이 실시예에 있어서는 발진회로(3)의 발진동작이 자동적으로 계속되게끔 하기 위해서 발진검출회로(10)가 설치된다.

발진검출회로(10)는 제1도에 표시한 바와 같이, 선 ℓ₃에 있어서의 전원전압에 의해서 동작되는 인버어터회로 IV₂내지 IV₆, 배타적논리화회로(排他的論理和回路) EOQ, 저항 R₄, R₅, 콘덴서 C₁₂및 C₁₃으로 구성된다.

상기 발진검출회로(10)에는 분주회로(5)의 소정의 출력, 예를 들면 상기 제4도의 플립플롭회로 FF₅의 반전출력

이 공급된다.

다음에 상기 발진검출회로(10)의 동작을 제3도의 동작파형도에 의거해서 설명한다.

시각 t₀에 있어서, 전지전원 V_SS이 투입된다. 배타논리화회로 EOR은 그 두개의 입력단자에 있어서의 신호가 모두 대충 접지전위의 하이레벨로되어 있으므로, 제3c도처럼 대충 전원전압 V_CL의 로우레벨신호를 출력하게끔 된다. MISFET Q₁₇은 상기 배타적논리화회로 EOR의 로우레벨출력신호에 의해서 비도통상태로 되어 있다. 파형정형회로서의 인버어터회로 IV₅의 입력단에 있어서의 신호는 콘덴서 C₁₃에 의해서 제3e도처럼 대충 접지전위의 하이레벨로 되어 있다. 이것에 대응해서 인버어터회로 IV₆의 출력신호는 제5f도처럽 하이레벨로 되어 있다. 수정진동자 Xtal의 진동개시특성에 따라서 발진회로(3)에서는 제3a도에 표시되어 있듯이 시각 t₁에서 기준주파수신호가 출력되기 시작한다.

시각 t₂에 있어서, 상기 발진회로(3)의 출력기준주파수신호의 진폭이 충분히 커짐으로써, 분주회로(5)는 파형정형회로(4)를 통해서 공급되는 기준펄스신호에 응답하기 시작한다.

상기 시각 t₂에서 소정수의 기준펄스신호가 가해짐으로서, 분주회로(5)에서 선 ℓ₉에 제3b도처럼 시각 t₃에 있어서 로우레벨로 되는 신호가 출력된다.

배차적논리화회로 EOR에는 인버어터회로 IV₂, IV₃및 저항 R₄, 콘덴서 C₁₂로 이루어지는 지연회로에 의해서 결정되는 지연시간만큼 일치되지 않은 입력신호가 공급된다. 그 결과 상기 배타적논리화회로 EOR은 상기 지연시간에 대응한 시간만큼 하이레벨로 된 신호를 출력한다.

상기 배타적 논리화회로 EOR의 하이헤벨신호에 의해서 MISFET Q₁₇은 도통상태로 되며, 인버어터회로 IV₄의 출력신호는 로우레벨로 된다. 고래서 콘덴서 C₁₃에는 상기 MISFET Q₁₇을 통해서 상기 인버어터회로 IV₄의 로우레벨신호가 공급된다. 상기 MISFET Q₁₇은 상기 배타적논리화회로 EOR의 출력신호가 로우레벨로 되돌려지는 것에 따라서 비도통상태로 된다. 그래서, 상기 콘덴서 C₁₃에는 상기 로우레벨신호가 유지된다. 마찬가지로 시각 t₄이후에 있어서 분주회로(5)에서 선 ℓ₉에 공급되는 신호레벨이 변화될 때마다, 상기 콘덴서 C₁₃에는 로우레벨신호가 공급된다. 따라서, 선 ℓ₂₁에는 제3e도에 표시된 바와 같은 신호가 출력된다.

상기 선 ℓ₂₁에 있어서의 로우레벨신호에 대응하여, 인버어터회로 IV₆에서 선 ℓ₂₂에, 제3f도에 표시된 바와 같은 로우레벨신호가 출력된다.

상기 인버처터회로 IV₆의 출력로우레벨신호는 발진회로(3)의 발진동작검출신호로 간주된다.

이 실시예에 있어서는, 상기 정전압화회로(2)의 출력전압이 상기 발진회로(3)의 발진동작정지에 의해서 클록발생회로(11) 및 레벨시프트회로(12) 등의 회로의 동작하한전압에까지 저하되어 버리기 전에 상기 발진동작검출신호를 로울레벨에서 하이레벨로 변화시키기 위해서 상기 콘덴서 C₁₃에 이것과 병렬로 저항 R₅이 접속된다.

그 결과, 예를 들어 기동상태가 종료된 직후에 있어서처럼 발진회로(3)의 발진동작이 정지되면 강압회로(1)는 자동적으로 기동상태로 복귀된다.

제4도는 분주회로(5)와 클럭발생회로(11)의 상세한 회로를 나타내고 있다.

클록발생신호(11)는 래치회로 LA₁내지 LA₄, 낸드회로 ND₁내지 ND₇및 인버어터회로 IV₈로 구성되어 있다.

상기 래치회로 LA₁내지 LA₂는 각기 도시한 바와 같이 2개씩의 노어회로로 구성되어 있다.

상기 래치회로 LA₁, LA₂, 낸드회로 ND, 및 인버어터회로 IV₈는 기동제어회로를 구성하고 있다.

상기 래치회로 LA₁에 의해서, 선 ℓ₉에 있어서의 하이레벨신호는 세트신호로 간주되며, 선 ℓ₁₀에 있어서의 하이레벨신호는 리세트신호로 간주된다. 마찬가지로, 래치회로 LA₂에 의해서, 선 ℓ₂₃에 있어서의 하이레벨신호는 세트신호로 간주되며, 선 ℓ₂₂에 있어서의 하이레벨신호는 리세트신호로 간주된다.

전지전원 V_SS이 투입되었을때, 분주회로(5)를 구성하는 각 플립플롭회로 FF₁내지 FF₁₆은 선 ℓ₁₂을 통해서 시각수정회로(13)에서 공급되는 하이레벨신호에 의해 각기 리세트상태로 된다.

상기 래치회로 LA₁는 선 ℓ₉을 통해서 플립플롭회로 FF₅에서 공급되는 하이레벨신호에 의해서 세트상태로 된다.

상기 래치회로 LA₂는 선 ℓ₂₂을 통해서 상기 발진검출회로(10)에서 공급되는 하이레벨신호에 의해서 리세트상태로 된다. 따라서 상기 래치회로 LA₂에서 선 ℓ₂₄에 출력되는 신호는 제3h도에 표시된 바와 같이 시각 t₀에 있어서 로우레벨로 된다.

상기한 바와 같이 발진검출회로(10)에 의한 발진검출에 의해서 상기 선 ℓ₂₂에 있어서의 신호가 로우레벨로 되면 상기 래치회로 LA₂의 리세트상태는 해제된다.

분주회로(5)가 분주동작을 개시하고 나서 1초후에 시각 t₅에 있어서 상기 분주회로(5)에 있어서의 플립플롭회로 FF₁₆의 비반전출력이 제3c도에 표시된 바와 같이 로우레벨에서 하이레벨로 되면, 이것에 응해서 래치회로 LA₁의 리세트상태로 된다.

낸드회로 ND₁는 그 두개의 입력단자에 상기 래치회로 LA₁에 있어서의 노어회로 NR₂의 지연시간만큼 동시에 하이레벨로 되는 신호를 받게 된다.

그 결과, 상기 낸드회로 ND₁의 출력을 받는 인버어터회로 IV₈에서 선 ℓ₂₃에 제3g도에 표시된 바와 같은 하이레벨신호가 출력되게 된다.

상기 래치회로 LA₂는 상기 선 ℓ₂₃에 있어서의 하이레벨신호에 의해서 세트상태로 되며, 선 ℓ₂₄에 제3h도에 표시된 바와 같은 하이레벨신호를 출력하게 된다.

상기 선 ℓ₂₄에 있어서의 로우레벨신호는 기동상태 지시신호로 간주된다.

상기 낸드회로 ND₅내지 ND₇출력되는 클록펄스 ψ₁' 내지 ψ₃' 는 상기 기동상태 지시신호에 응해서 동시에 하이레벨로 된다.

상기 클록펄스 ψ₁' 내지 ψ₃'는 상기 레벨시프트회로(12)를 통해서 상기 강압회로(1)에 있어서의 스위칭 MISFET Q₁내지 Q₄에 공급된다.

상기 선 ℓ₂₄에 있어서의 하이레벨로 된것에 의해서 정상적 동작이 지지되었을때는 클록펄스 ψ₁' 내지 ψ₃'는 다음처럼 된다.

제5a도 내지 제5c도는 각기 분주회로(5)에 있어서의 플립플롭회로 FF₃내지 FF₅의 비반전출력단자에 있어서의 출력신호파형을 나타내고 있다.

낸드회로 ND₅는 제4도와 같은 접속에 의해서, 제5g도에 표시된 바와 같이, 상기 플립플롭회로 FF₅의 출력신호와 동위상의 클록신호를 출력한다.

래치회로 LA₃는 상기 플립플롭회로 FF₃의 비반전출력신호와 FF₅의 반전출력신호를 받음으로써, 제5d도에 표시된 바와 같은 신호를 출력한다.

낸드회로 ND₂는 플립플롭회로 FF₃및 FF₄의 비반전출력신호를 받음으로써 제5f도에 표시된 바와 같은 신호를 출력한다.

낸드회로 ND₃에 상기 래치회로 LA₃와 낸드회로 ND₂의 출력신호가 공급되며, 낸드회로 ND₆에 상기 낸드회로 ND₃의 출력신호가 공급되므로, 상기 낸드회로 ND₆로부터는 제5h도에 표시된 바와 같은 클로신호 ψ₂'가 출력된다.

마찬가지로 래치회로 LA₄는 플립플롭회로 FF₃및 FF₅의 비반전출력신호를 받음으로써 제5e도에 표시된 바와 같은 신호를 출력한다.

낸도회로 ND₇는 상기 래치회로 LA₄및 낸드회로 ND₂의 출력신호에 응해서 제5i도에 표시된 바와 같은 클럭신호 ψ₃'를 출력한다.

상기 제5도의 클럭신호에 의해서 제1도의 강압회로(1)에 있어서의 스위칭 MISFET Q₃는 클럭신호의 1주기 t₁₀내지 t₁₆에 있어서 시각 t₁₀내지 시각 t₁₃의 동안 도통상태로 된다.

스위칭 MISFET Q₁는 상기 시간 t₁₀에서 시간 z₁을 경과한 시간에서 도통상태로 되며, 상기 시각 t₁₃보다도 시간 z₂만큼 빠른 시각 t₂에서 비도통상태로 된다.

스위칭 MISFET Q₄는 상기 시각 t₁₃에서 t₁₆의 기간에 있어서 도통상태로 된다.

스위칭 MISFET Q₂는 상기 시각t₁₃으로부터 z₃을 경과한 시각 t₁₄에서 도통상태로 되며, 상기 시각 t₁₆보다도 시간 z₄만큼 빠른 시각 t₁₅에서 비도통상태로 된다.

따라서, 이 실시예에 있어서는 상기한 바와 같은 강압회로(1)의 출력전압의 바람직스럽지 못한 상승을 방지할 수 있다.

잘 알려져 있는 바와 같이, 전지용량은 그 방전전류(출력전류)와 시간과의 적(積)에 의해서 결정된다.

같은 정지용량이라면, 발진력이 큰 전지쪽이 큰 축적에너지를 갖게 된다. 산화은전지의 기전력이 대충 1.5V인데 반해, 리툼전지는 대충 3V의 기전력을 갖고 있다. 따라서, 리툼전지는 산화은전지등에 비해서 큰 단위용적당의 축적에너지를 갖고 있다.

이 실시예에서 강압회로(1)를 제거했을 경우, 정전압화회로(2)에는 전지전원의 전압이 직접 공급되게된다. 이 경우, 정전압화회로(2)를 사용한 것에 의해서 이 정전압화회로(2)의 출력전압을 받는 각 회로에 있어서의 상기와 같은 관통전류 및 용량에의 충방전전류에 의거한 소비전류를 감소시킬 수 있다. 그러나, 이 경우, 상기 정전압화회로(2)에 흐르게 되는 전류와 대충 같은 전류가 전지전원에 흐르게 되며, 그 결과, 고축적에너지인 리툼전지의 특성을 충분히 이용할 수 없다.

이 실시예에 따르면, 상기 강압회로(1) 및 정전압화회로(2)를 설치한 것에 의해서 정전압화회로(2)에서 전자회로측으로 흐르는 전류를 I라고 하면, 리툼전지에서 공급하는 전류는 대충 1/2로 감소시킬 수 있다.

또, 정전압회로(2)에 가해지는 전압은 전지전압 V_SS의 V_SS/2로 강압된다. 그 때문에 상기 정전압화회로(2)에서의 전력손실을 작게 할 수 있다. 또 각 전자회로는 정전압화회로(2)에 의해서 동작하한전압부근의 저전압하에서 동작된다. 그래서, 각각의 저소비전력화를 도모할 수 있다.

즉, 이 실시예에 따르면, 고축적에너지인 리툼전지의 특성을 충분히 이용할 수 있게 된다.

바꾸어 말하면, 산화은전지 등을 전원으로 하는 경우에 비해, 전지전원의 수명을 현저하게 긴 수명으로 할 수 있는 전자식 시계를 얻을 수 있게 된다.

이 실시예에 있어서는 상기한 바와 같이 기동상태에 있어서, 강압회로(1)에 있어서의 소정의 스위칭 MISFET를 동시에 도통상태로 만드는 것이므로 특별한 스위칭 MISFET를 필요로 하지 않는다.

제10도는 본원 발명의 다른 실시예의 회로를 나타내고 있다.

이 실시예에 있어서는 도시한 바와 같이 정전압화회로(2)의 출력측에 외부단자 P₁₁를 통해서 비교적 대용량의 콘덴서 C₃가 접속된다. 그리고, 동 도면에 있어서의 다른 회로는 제1도의 실시예 회로와 동일한 구성으로 된다.

이 실시예에 있어서의 상기 콘덴서 C₃는 다음과 같은 이유에 의해서 설치되어 있다.

즉, 동도면의 정전압화회로(2)에 있어서 그 제어용 MISFET Q₁₄는 그것에 흐르게 되는 전류가 비교적 작고, 그 때문에 비교적 고(高)임피이던스로 된다. 또, 정전압회로(20)를 구성하는 레벨시프트회로(22) 및 차동증폭회로(20)의 각 회로노우드에 발생되는 신호는 상기 회로(22) 및 (20)이 각기 상기와 같은 미소전류로 동작되는 일 및 상기 각 회로노우드에 기생용량 등의 용량이 종래 또는 결합됨으로써 비교적 저속도로 밖에 변화되지 않는다.

이것에 대해서, 분주회로(5), 파형정형회로(6)등의 회로에는 상기 관통전류 및 용량에의 충방전 전류에 의해서 결정되는 소비전류가 흐르게 된다. 이 소비전류는 상기 회로(5), (6)등의 동작상태에 따라서 주기적으로 비교적 크게 변화된다.

상기한 바와 같이 정전압화회로(2)는 비교적 저속도 동작 또 비교적 고출력임피이던스이며, 그래서 선 ℓ₃에 있어서의 전압은 상기 회로(5), (6)등의 동작상태에 따라서 비교적 크게 변화된다. 상기 선 ℓ₃에 있어서의 전압변동은 상기 선 ℓ₃에 결합된 각 회로의 상호간에 소망스럽지 못한 간섭을 야기시킨다.

실시예와 같이 콘덴서 C₃를 설치하면 선 ℓ₃에 있어서의 임피던스를 충분히 저하시킬 수 있게 되며, 그 결과 상기한 바와 같은 소망스럽지 모사ㅎㄴ 간섭을 방지할 수 있게 된다.

제11도는 IC의 외부부착 단자 및 외부 부착 콘덴서를 증가시킴이 없이 출력임피이던스의 저감을 도모할 수 있는 안정화전원회로의 다른 실시예가 표시되어 있다. 이 실시예에 있어서, 강압회로(1)와 정전압회로(2) 이외의 회로는 상기 제1도 또는 제10도의 실시예와 동일하게 된다. 그래서 다음에 있어서는 상기회로(1), (2) 이외의 회로에 대한 설명은 생략한다.

이 실시예에서는 강압회로(1)와 정전압화회로(2)가 일체적으로 구성된다. 즉, 강압회로(1)의 접지전위측에 설치되는 상기 콘덴서 C₂와 대응하는 콘덴서 C₃가 도시한 바와 같이 외부단자 P₁₁를 통해서 정전압회로(2)를 구성하는 제어용 MISFET Q₁₄의 출력측에 설치된다. 바꾸어 말하면 이 실시예의 회로는 제10도의 실시예 회로에서 콘덴서 C₂및 단자 P₅가 삭제된 것과 등가(等價)이다.

이 실시예 회로의 동작은 제12a도 및 제12b도에 나타낸 동작원리도에 의거하여 다음에 상세히 설명한다.

제12a도는 MISFET Q₁, Q₃가 온상태로 된 상태를 나타내고 있다. 즉, 수위치 SW₁은 E측에, 스위치 SW₂는 H측에 각기 접속되어 있다. 콘덴서 C₁,C₃는 제어용 MISFET Q₁₄를 통해서 직렬로 접속되게 되며 그 때문에 전지전원 V_SS에서 충전되게 된다.

이 충전동작에 있어서, 제어용 MISFET Q₁₄는 콘덴서 C₃의 충전전압이 기준전압에 달하면 차동증폭회로(20)의 출력에 의해서 실질적으로 오프상태로 된다. 그 때문에 콘덴서 C₁, C₃에는 동일량의 전하가 충전되게 된다.

또 동 도면 B는 MISFET Q₂, Q₄가 온상태로 되어 있는 상태를 나타내고 있다. 즉, 스위치 SW₁이 F측으로, 수위치 SW₂가 G측으로 각기 접속되며, 이것에 따라서 콘덴서 C₁는 전지전원 V_SS에서 절리(切離)된다. 이 상태에 있어서 콘덴서 C₁및 C₃는 MISFET Q₁₄를 통해서 동일한 극성하에 실질적으로 병렬로 접속되게 된다. 이 병렬접속에 있어서는 콘덴서 C₃에 대해 MISFET Q₄를 통해서 콘덴서 C₁가 병렬접속되게 되므로 전자회로측에의 전류소비에 불구하고 콘덴서 C₃의 충전전압은 일정한 전압으로 유지된다.

스위칭 MISFET Q₁내지 Q₄에 클록펄스 ψ₁내지 ψ₃가 가해지는 것에 따라서 제12a도와 제12b도의 상태가 서로 반복되게 된다. 이 실시예에서는 콘덴서 C₃가 정전압화회로(2)의 출력측에 설치되는 것이기 때문에 전원회로의 출력임피이던스를 충분히 저하시킬 수 있고, 상기 제10도의 실시예의 회로와 마찬가지로 출력정전압의 변동을 작게 억제할 수 있다. 더구나 IC에 대한 외부부착 콘덴서가 2개로 족하기 때문에, 특히 박형(薄型)의 전자식손목시계처럼 실장(實裝) 스페이스에 제약이 있는 것에는 매우 유익한 것으로 할 수 있다. 그리고, 이 실시예에 잇어서는 상기 실시예와 마찬가지로, 기동시에 있어서 선 ℓ₂₂에 공급되는 발진검출신호의 하이레벨에 의해서 타이밍펄스 ψ₁내지 ψ₃가 하이레벨로 되며, 이 하이레벨의 타이밍펄스 ψ₁내지 ψ₃에 의해서 MISFET Q₁, Q₂및 Q₃가 동시에 온상태로 되고, MISFET Q₄가 오프상태로 된다. 이것에 의해 전지전압 V_SS이 직접 정전압회로(2)에 인가되며, 콘덴서 C₃가 소정의 정전압으로 충전된다. 이때에는 콘덴서 C₁에는 상기와 같이 MISFET Q₂가 오프상태로 되어 있으므로 충전은 행해지지 않는다.

따라서, 기동상태 종료후의 회로동작은 다음처럼 된다. 그리고 제13a도 내지 제13e도에는 시각 t₀에 있어서 전지전원이 투입되고, 시각 t₅에 있어서 기동상태가 종료되었을 때의 클록발생회로 내이 선 ℓ₂₄(제4도 참조)에 있어서의 신호, 클록펄스 ψ₁내지 ψ₃및 정전압회로(2)의 출력전압파형이 표시되어 있다.

먼저, 시각 t₆에 있어서 클록 ψ₂가 하이레벨로 되면, 선 ℓ₃에는 MISFET Q₁, 전하량 0의 상기 콘덴서 C₁및 MISFET Q₃를 통해서 전지전원 V_SS의 전압이 공급된다.

시각 t₈에 있어서 클로펄스 ψ₁가 로우레벨로 됨으로써 MISFET Q₄가 도통상태로 되면, 상기 MISFET Q₄및 대충 전하량 0의 상기 콘덴서 C₁에 의해서 MISFET Q₂의 소오스가 대충 접진전위로 되게 된다. 이때 상기 MISFET Q₂는 선 ℓ₂을 통해서 그 드레인 D에 콘덴서 C₃의 출력전압이 가해지고 있으므로, 그 드레인 D과 기체게이트 SuB와의 사이의 Pn 접합에 순방향바이어스가 주어지게 된다.

시각 t₉에 있어서 클로펄스 ψ₁가 하이레벨로 되면, 상기 MISFET Q₂는 그 데이트전극하의 P형웰영역 표면에 채널영역이 형성됨으로써 도통상태로 된다.

그 결과, 상기 시각 t₈에서 상기 콘덴서 C₃에 있어서의 충전전하가 제어용 MISFET Q₁₄는, 선 ℓ₂및 MISFET Q₂를 통해서 콘덴서 C₁에 분배되게끔 된다. 그 결과, 상기 콘덴서 C₃의 충전전압 즉 선 ℓ₃에 있어서의 전압이 제13e도처럼 감소되어 버리게 된다.

시각 t₁₀에 있어서 클로펄스 ψ₂가 다시 하이레벨로 되면 상기 시각 t₈에 있어서의 동작과 마찬가지로 MISFET Q₁, 상기 전하분배하에 의해서 충전된 상기 콘덴서 C₁및 MISFET Q₃를 통해서 선 ℓ₂에 전지전원 V_SS의 전압이 공급되게 되며, 그 결과, 상기 콘덴서 C₃의 충전전압은 제13e도처럼 다시 정전압회로(2)의 특성에 의해서 결정된 전압까지 상승하게 된다.

상기 콘덴서 C₃의 충전전압의 변동은 상기 콘덴서 C₁가 서서히 충전되는 것에 따라서 제13e도처럼 감소된다.

상기한 바와 같이 선 ℓ₃에 있어서의 전압이 저하하면, 발진회로(3)가 동작을 정지해 버리게 된다. 또 상기 전압저하가 현저하면, 다시 기동상태로 시킬 수 없게 된다고 하는 문제가 생긴다.

그래서, 상기 제 11도의 실시예에 있어서는 상기 콘덴서 C₁,C₃의 용량치를 동일하게 하는 것이 아니고, 콘덴서 C₁의 용량치를 콘덴서 C₃에 비해서 작게 함으로써, 상기 기동종료시에서의 상기 콘덴서 C₃에 있어서의 전압저하를 작게 만들도록 궁리된다. 이 경우에는 콘덴서 C₁의 충전전압이 크게 만들어지게 되며, 그 때문에 기동상태 종료후의 정상동작시에 MISFET Q₂와 Q₄가 도통상태로 되었을 때, 콘덴서 C₁에서 콘덴서 C₃에의 전하분산이 행해지기 쉬워진다고 하는 이점도 생긴다. 즉, 제12b도에 표시된 바와 같은 상태에 있어서, 콘덴서 C₃의 유지전압이 저하했을 때에는 비교적 고전압으로 충전된 상기 콘델서 C₁에서 MISFET Q₁₄를 통해서 콘덴서 C₃로 전하분산이 조속히 행해지게 되기 때문이다. 단지 콘덴서 C₃에는 직렬접속에 의한 충전동작시에 기준전압(안정화출력전압)까지 충전할 필요가 있는 일로해서, 상기 콘덴서 C₁와 C₃를 이 전압을 넘는 커다란 용량비에 설정할 수는 없다.

그리고 상기 제11도의 회로에 있어서, 기동상태일 때의 상기 클로펄스 ψ₁내지 ψ₃를 상기한 바와 같이 모두 하이레벨로 하도록 변경시킬 수 있고, 이와 같은 변경에 의해서 기동상태시에 상기 콘덴서 C₁를 충전시킬 수 있다. 그러나 상기한 바와 같이 콘덴서 C₁를 미리 충전시키더라도 기동상태 종료후에 있어서의 상기 콘덴서 C₃의 충전전압의 변동을 없애게 하는 것이 곧란하다.

즉, 상기한 바와 같이 변경되었을 경우, 상기 기동상태에 있어서 상기 콘덴서 C₁가 대충 전지전원 V_SS의 전압까지 충전됨으로써, 그것에 따라서 기동상태 종료후에 상기 콘덴서 C₁가 제12a도처럼 접속되면, 상기 콘덴서 C₁의 충전전압에 의해서 선 ℓ₂의 전압이 대충 0으로 되어 버리기 때문이다.

제14도는 본원 발명의 또 다른 실시예의 회로를 나타내고 있다. 이 실시예에 있어서는 단자 P₁₁를 통해서 IC에 외부부착되는 콘덴서 C₃에 의해서 정전압화회로(2)의 출력단에 있어서의 임피이던스가 충분히 저하하도록 고려되며, 더구나 IC에 외부부착되는 2개의 콘덴서 C₁및 C₃가 서로 같더라도 지장없도록 고려된다. 그 결과, 전자시계등의 조립작업시에 있어서, 콘덴서 C₁와 C₃를 구별해서 IC의 각 단자에 접속시키지 않으면 안된다고 하는 거치장스러운 일에서 해방된다.

이 실시예에 있어서는 도시한 바와 같이 스위칭 MISFET Q₁, Q₂의 공통접속점과 단자 P₃와의 사이에 MISFET Q₃₀가 설치되며, 또 상기 단자 P₃와 선 ℓ₃과의 사이에 MISFET Q₃₁가 설치된다.

상기 MISFET Q₃₁의 게이트에는 제15a도에 표시한 바와 같에, 레벨진폭이 -V_ss로된 기동제어신호 A가 공급된다. 이 기동제어신호는 제4도의 회로의 선 ℓ₂₄에 공급되는 신호를 제6도에 있어서와 같은 레벨시프트회로에 가함으로써 이 레벨시프트회로에 잇어서의 MISFET Q₂₀의 드레인에서 얻을 수 있다.

상기 MISFET Q₃₀의 게이트에는 전지전원 V_SS에 의해서 직접 동작되는 인버어터회로 IN를 통해서 상기 기동제어신호 A가 공급된다.

그리고, 상기 두개의 MISFET Q₃₀및 Q₃₁의 게이트에 공급하기 위한 레벨시프트된 서로 역상(逆相)의 신호를 상기 제6도의 레벨시프트회로에 있어서의 MISFET Q₂₀와 Q₂₂의 드레인에서 발생시켜도 좋다. 이와 같이 하면 상기 인버어터회로 IN를 생략한 수 있다.

이 실시예에 있어서는 기동상태에 있어서의 클록펄스 ψ₁는 로우레벨로 되며, 클록펄스 ψ₂및 ψ₃는 하이레벨로 된다.

상기 클록펄스 ψ₁를 얻기 위해서, 예를 들어 상기 제4도에 있어서의 낸드회로 ND₅가 노어회로로 변경되며, 이 노어회로에 플립플롭회로 FF₅의 반전출력신호와 선 ℓ₂₄에 있어서의 신호를 인버어터회로에 의해서 반전시킴으로써 얻은 신호가 공급되게끔 된다.

이 실시예의 회로의 동작은 다음처럽 된다.

먼저, 제15a도처럼, 시각 t₀에 있어서 전지전원이 투입되고 나서 시각 t₅에 있어서 기동제어신호 A가 로우레벨로 되기까지 즉 기동상태에 있어서는 상기 기동제어신호 A의 하이레벨에 의해 상기 MISFET Q₃₁가 온상태로 되며, 상기 MISFET Q₃₀가 오프상태로 되어 있다.

상기 기동상태에 있어서는 또 상기한 바와 같이 타이밍펄스 ψ₁가 로우레벨로, 타이밍펄스 ψ₂및 ψ₃가 하이레벨로 되어 있음으로써 스위칭 MISFET Q₁, Q₂및 Q₄가 온상태로 되고 Q₃가 오프상태로 되어 있다. 따라서, 상기 기동상태에 있어서 선 ℓ₂에는 온상태로 된 상기 스위칭 MISFET Q₁및 Q₂를 통해서 전지전원 V_SS의 전압이 공급된다. 이때, 상기 MISFET Q₃₁가 온상태로 되어 있음으로써 콘덴서 C₁는 이 MISFET Q₃₁를 통해서 콘덴서 C₃에 병렬로 접속되게 된다. 그리고 MISFET Q₃₀가 오프상태로 되어 있음으로써 상기 콘덴서 C₁와 전지전원 V_SS와의 상호간에는 직접적인 전류통로는 형성되지 않는다.

상기 기동상태에 잇어서는 상기 콘덴서 C₁및 C₃는 모두 정전압화회로(2)에 의해서 결정되는 전압 V_OL까지 충전되게 한다.

시각 t₅에 있어서 기동제어신호 A가 로우레벨로 됨으로써, 기동상태가 종료된다. 이 기동종료 이후에 있어서 상기 MISFET Q₂₀는 온상태로 되며, Q₃₁은 오프상태로 된다.

상기한 바와 같이, 콘덴서 C₁는 기동상태시에 전압 V_CL에 까지 충전되어 있다. 따라서 기동상태가 종료된 후에 있어서 콘덴서 C₃에서 C₁에의 전하분산이 생기는 일은 없으며 제15f도처럼 상기 콘덴서 C₃의 전압, 즉 선 ℓ₃에 있어서의 전압을 기동상태인지 아닌지에 불구하고 일정하게 할 수 있다.

그리고, 정전압화회로(2)에 있어서의 제어용 MISFET Q₁₄의 드레인이 접속된 선 ℓ₂에 있어서의 전압은 상기 기동상태의 종료후의 정상동작에 있어서 제15e도처럼 변화된다.

즉, 상기 선 ℓ₂에 있어서의 전압은 시각 t₆에 있어서 스위칭 MISFET Q₁및 Q₃가 온상태로 됨으로써 전지전원 V_SS의 전압에서 콘덴서 C₁의 충전전압을 뺀값으로 된다. 이때의 상기 콘덴서 C₁및 C₃에의 충전은 상기한 바와 같이 선 ℓ₃, 즉 상기 콘덴서 C₃에 있어서의 충전전압이 비교적 작아지므로서 상기 선 ℓ₂에 있어서의 전압은 비교적 큰 값으로 된다.

이것에 반하여 시각 t₉에 있어서는 스위칭 MISFET Q₄및 Q₂가 온상태로 됨으로써 상기 콘덴서 C₁의 충전전압이 상기 선 ℓ₂에 공급된다. 그 결과. 상기 선ℓ₂에 있어서의 전압은 도시한 바와 같이 비교적 작아진다.

제16도는 본원 발명의 또 다른 실시예의 회로를 나타내고 있다.

이 심시예에 따르면 전지를 비교적 장시간에 걸쳐서 사용할 수 있도록 하기 위해서, 즉 전자수명을 길게하기 위해서 전지전원 V_SS의 전압이 비교적 저하되었을 때에 있어서도 안정화 전원회로(2)에서 충분한 값의 안정화출력전압이 출력되게끔 한다.

그리고 이 실시예에 있어서는 강압회로(1)와 정전압화회로(2)가 일체적으로 구성되어 있지만, 다음의 설명에서는 편의상 이들이 나뉘어져 있는 것으로 한다. 이 경우, 상기 강압회로(1)에서 선 ℓ₂에 공급전압은 전지전원 V_SS의 대충 절반의 값으로 되며, 다라서 전지전원 V_SS의 전압의 변화에 대해, 제17도의 특성도에 있어서 곡선 ℓ₂으로 표시된 것처럼 변화된다.

정전압화회로(2)는 상기 강압회로의 출력전압을 받도록 되어 있으므로, 상기 강압회로(1)의 출력전압이 대충 그 안정화전압이상이라면 안정화전압을 출력한다.

상기 정전압화회로(2)에 강압회로(1)의 강압동작에 의해서 형성된 강압전압만이 공급될 경우, 전지전원 V_SS의 약간의 저하에 의해서 상기 강압전압이 상기 안정화전압보다도 저하되어 버리면, 이것에 따라서 상기 정전압화회로(1)의 출력전압이 저하되어 버린다. 즉 상기 정전압화회로(1)의 출력전압은 제17도에 있어서의 D점에서 강압회로(1)의 출력전압에 따라서 저하되어 버린다. 그 결과, 전지전원 V_SS에서 아직 비교적 고전압이 출력되고 있음에도 불구하고 전지전원을 바꾸지 않으면 안되게 된다.

이 실시예에 따르면 감전압특성의 개선을 위해서, 바꾸어 말하면 전전수명을 길게 하기 위해서 상기 강압회로(1)에서 출력되는 강압전전압이 전지전원 V_SS의 전압의 저하에 따라서 대충 상기 안정화전압에까지 저하되어 버리면, 전지전원 V_SS의 전압이 직접 상기 정전압화회로(2)에 공급되게끔 된다. 이것에 응해서 상기 정전압화회로(2)의 출력전압은 제17도의 C점까지, 즉 전지전원 V_SS의 전압이 상기 안정화전압에 대충 같은 값의 V_SS로 저하되기까지 안정화된다.

다음에 이 실시예의 구성에 대해서 상세히 설명한다.

강압회로(1)는 상기 제14도의 회로와 마찬가지의 구성으로 되어 있다. 기동상태에 있어서는 클록펄스 ψ₁가 로우레벨로 되며 클록펄스 ψ₂및 ψ₃가 하이레벨로 된다. 이것에 따라서 스위칭 MISFET Q₁, Q₂및 Q₄가 도통상태로 되며, 스위칭 MISFET Q₃가 비도통상태로 된다. 또 MISFET Q₃가 비도통상태로 된다. 또 MISFET Q₃₀는 레벨시프트회로(29)에서 공급되는 로우레벨의 제어신호에 의해서 비도통상태로 되며, MISFET Q₃₁은 하이레벨의 제어신호에 의해서 도통상태로 된다.

정전압화회로(2)는 상기 각 실시예와 마찬가지로 제어용 MISFET Q₁₄차동증폭회로(20), 기준전압회로(21) 및 레벨시프트회로(22)에서 구성되어 있다.

시계회로(31)는 그 내부에 있어서 본원 발명의 생각에 따라서 복수의 전원배선이 형성되며, 또 필요에 따라서 레벨시프트회로가 형성되지만 기본적으로는 공지의 각종 회로에 의해 구성된다. 특별히 제한되지는 않지만 이 시계회로(31)는 예를들어 기준주파수신호를 형성하는 발진회로, 상기 발진회로에서 출력되는 기준주파수신호를 받음으로써 초(秒)클록신호를 형성하는 분주회로, 상기 분주회로의 출력신호를 받음으로써, 10초, 1분, 10분, 1시간, 10시간, 1일, 10일등의 시간데이터를 출력하는 각종 시간 카운터회로, 상기 각종 시간 카운터회로의 출력신호를 표시용신호로 변환시키는 표시용 데코오더회로, 상기 표시용 데코오더회로의 출력신호를 받는 출력버퍼회로, 스톱위치회로, 알라암회로, 외부단자 P₁₀, P₂₀를 통해서 접손된 스위치 SW₁및 SW₂의 조작술서를 검출함으로써 정상시계 동작모우드, 시각수정모우드, 스톱위치모우드, 알라암모우드등의 시계의 각종 모우드를 선택시키기 위한 모우드선택회로, 상기 모우드선택회로의 출력신호와 상기 스쉬치 SW₁또는 SW₂로부터의 신호와의 조합에 따라서 상기 각종 회로의 동작을 제어하기 위한 제어회로, 상기 알라암회로의 출력신호를 받는 출력버퍼회로등으로 구성된다.

그리고, 시계회로(31)는 발진회로, 타이밍펄스발생회로, 대각데이터, 동작모우드데이터, 스톱위치데이터, 알라암데이터 등이 기입되는 렌덤액세스메모리, 마이크로인스트럭션이 기입된 리이드온리이메모리(ROM), 프로그램카운터, 연산논리유니트, 각종 데코오더회로 등으로 구성된 공지의 ROM-RAM방식의 회로에 의해서 구성할 수도 있다.

상기 시계회로(31)로부터는 예를들어 도시한 바와 같이 각 자릿수마다에「日」자형으로 배치된 액정(液晶)표시세그멘트를 갖는 표시장치 DSP를 구동하기 위한 표시데코오드신호, 알라암음을 형성시키기 위해서 설치된 압전소자(壓電素子)등으로 구성된 음향변환수단 SP을 구동하기 위한 신호 및 나중에 설명하는 각종 회로에 공급하기 위한 각종 클록신호 및 제어신호가 출력된다.

상기 음향변환수단 SP을 구동하기 위한 시계회로(31)내에 설치된 출력버퍼회로는 비교적 큰 구동전류가 필요하므로, 전지전원 V_SS의 직접적인 전압에 의해서 동작된다.

이 실시예에 있어서는 전지전원 V_SS의 전압을 검출하기 위해서 도시한 바와 같이 전압비교회로(25)가 설치된다.

상기 전압비교회로(25)는 그 비반전입력단자에 상기 기준전압회로(11)에 의해서 형성된 정전압이 공급되며, 또 그 반전입력단자에 저항 R₂및 R₃로 구성된 분압회로를 통해서 전지전원 V_SS의 전압이 공급된다.

상기 분압회로에서 출력되는 분압전압은 그 분압비가 적당히 설정됨으로써 전지전원 V_SS의 전압이 검출해야 할 값(검출레벨)으로까지 저하되었을 때, 즉 대충 제17도에 있어서의 V_SS' 또는 그것보다도 약간 큰값으로까지 저하되었을 때, 상기 기준전압회로(21)의 출력전압과 같아지도록 된다.

그래서, 상기 전압비교회로(25)의 출력전압은 전지전원 V_SS의 전압이 검출레벨이하로 저하되면, 이것에 따라서 하이레벨로 된다.

특별히 제한되지는 않지만 이 실시예에 있어서는 상기 분압회로 및 전압비교회로(25)는 각각의 평균소비전류를 감소시키기 위해서 간헐적으로 동작된다. 상기 분압회로를 간헐동작시키기 위해서, 도시한 바와 같이 클록펄스 ψ₀에 의해서 온상태로 되는 스위칭 MISFET Q₃₂가 성치된다. 또, 상기 전압비교회로(25)에는 상기 스위칭 MISFET Q₃₂에 공급되는 클록펄스 ψ₀와 같은 클록펄스가 공급된다.

그리고 상기 전압비교회로(25)는 예를들어 제1도의 차동증폭회로(20)와 마찬가지의 구성으로 된다. 상기 간헐작동을 위해서 상기 제1도의 정전류 MISFET Q₁₃와 마찬가지의 MISFET의 게이트에 상기 클록펄스 ψ₀가 공급된다.

상기 전압비교회로(25)에서 출력되는 간헐적인 출력신호에 의거해서 연속적인 신호를 형성시키기 위해서, 도시한 바와 같이 래치회로(26)가 설치되어 있다.

래치회로(26)는 그 클리어신호입력단자 CL의 신호(ψ₀)레벨이 로우레벨일 때, 그 입력단자 D에 인가되어 있는 하이레벨 또는 로우레벨의 신호를 읽어 넣어 이것을 유지한다. 다음에 상기 클리어신호입력단자 CL의 신호(ψ₀)레벨이 하이레벨로 상승하면, 상기 간직된 입력신호레벨과 같은 레벨을 갖는 출력신호가 출력단자 Q에서 송출되어 이것이 간직된다.

전압비교회로(25)는 클록펄스ψ₀가 로우레벨의 기간동작하며, 그 출력레벨은 전지전원 V_SS의 전압이 충분히 클 경우에 로우레벨로 된다. 따라서 이 경우에는 상기 래치회로(26)의 출력신호는 로우상태를 유지한다. 다음에 전지전원 V_SS의 전압이 소정치이하로 저하하면, 전압비교회로(25)의 출력레벨은 최소한 클록펄스 ψ₀가 로우레벨의 기간하이레벨로 된다. 따라서 상기 래치회로(26)의 출력신호는 하이레벨상태를 유지한다.

상기 클록펄스 ψ₀는 도시한 바와 같이, 시계회로(31)에서 출력되는 각 주파수의 기준클록신호를 받는 파형정형회로(30)에서 얻을 수 있다. 그리고, 상기 클록펄스 ψ₀를 이화 같은 구성에 의해서 얻음으로써, 상기 래치회로(26)의 출력신호의 변화타이밍과 클록펄스 ψ₁내지 ψ₃의 변화타이밍을 동기시킬 수 있게끔 된다.

상기 래치회로(26)의 출력신호는 노어게이트회로(27)를 통해서 기동제어회로(28)에 공급된다.

그리고, 상기 게이트회로(27)는 전자식시계에, 상기한 바와 같이 알라암회로 및 이 회로의 출력에 의해서 구동되는 음향변환수단 SP등의 비교적 큰 구동전류를 필요로 하는 표시수단이 설치되는 것에 대응해서 설치된다.

상기 게이트회로(27)의 입력단자에는 선 ℓ₄₁을 통해서 상기 시계회로(31)내의 제어회로에서 상기 표시 수단에 구동전류가 흐르게 되는 타이밍과 동기해서 하이레벨로 되는 제어신호 ψc가 공급된다.

여기서, 통상 전지전원 V_SS은 비교적 큰 내부저항을 가지고 있고, 그 때문에 상기한 바와 같은 큰 구동 전류에 따라서 큰 전류가 흐르게 되면 그 출력전압이 비교적 크게 저하되어 버리게 된다. 이 전지전원 V_SS의 전압의 저하는 상기 전압비교회로(25)에 의해서 검출되게 된다. 그러나 상기 전압의 저하가 검출되기까지에 약간의 시간지연이 생기게 된다.

상기 게이트회로(27) 및 제어신호 ψc를 이용할 경우에는 상기 전압비교회로(25)의 출력신호에 의거한 전압강하검출출력을 갖지 않아도 된다.

그 결과, 다음의 설명에 의해서도 명백해지는 바와 같이 전지전원 V_SS의 전압이 저하되기전에 이 전지 전원 V_SS의 전압이 정전압화회로(2)에 공급되게 되며, 선 ℓ₃에 있어서의 소망스럽지 못한 전압저하를 방지할 수 있게 된다.

이 실시예의 도면에 있어서는 이해를 용이하게 하기 위하여, 클록발생회로(11')에 대해서 독립해서 기동제어회로(28)가 표시되어 있다.

이 기동제어회로(28)는 그 상세한 점이 제18도에 표시되어 있다. 도면에서 명백한 바와 같이 이 기동제어회로(28)는 상기 제4도의 기동제어회로에 낸드회로 ND₁₀및 인버어터회로 IV₂₀가 추가된 구성으로 되어 있다.

상기 낸드회로 ND₁₀의 하나의 입력단자에는 선ℓ₄₃을 통해서 상기 노어게이트회로(27)에서 전지전원전압의 저하가 검출되었을 때 및 알라암 표시시에 있어서 로우레벨로 되는 신호가 공급된다. 그래서 상기 기동제어회로(28)는 기동상태시 뿐만 아니라 상기 노어게이트회로(27)의 출력이 로우레벨로 되었을 때에 있어서도 선 ℓ₂₄에 로우레벨신호를 출력하게 된다.

그리고, 제18도에는 클록발생회로(11')의 일부도 표시되어 있다. 도시한 노어회로 NR₁₀에서 출력되는 클록펄스 ψ₁'는 상기 선 ℓ₂₄에 있어서의 신호가 로우레벨로 되는 것에 따라서 로우레벨로 된다.

제19a도 내지 제19g도에는 상기 제16도의 회로의 동작파형도가 표시되어 있다. 그리고 제19도에 있어서 V_DD(+)는 회로의 접지전위를 뜻하며, V_SS(-)는 전지전원 V_SS의 출력전위에 대응하는 전위를 나타내고 있다.

이 실시예에 따르면, 강압전압이 안정화출력전압이하로 되어도, 상기 동작절환에 의해 소정의 레벨의 안정화출력전압이 얻어지는 일에서 전지전압 V_SS의 유효한 이용이 도모되며, 이 감전압특성의 개선에 의해 전지수명을 길게 할 수 있다. 특히 리튬전지에 있어서는 그 내부저항이 수백 Ω나 되는 큰 것이므로, 큰 소비전류의 동작모우드에서는 그 전압저하가 크므로 이 실시예에 나타낸 바와 같은 기능의 추가는 리튬전지를 사용할 경우에 특히 적절한 것으로 된다.

본원 발명은 상기 실시예에 한정되지 않는다. 예를들어 제14도 및 제16도의 회로(1) 및 (2)대신 제10도에 표시된 바와 같은 회로를 사용할 수 있다. 그리고 이 제20도애는 상기 실시예의 각 소자와 대응하는 소자에는 같은 번호가 붙여져 있다.

이 제20도의 회로에 잇어서는 기동상태 및 전지전원전압의 저하시에, 클록펄스 ψ₁내지 ψ₃및 제어신호 A가 하이레벨로 되며, 제어신호 A가 로우레벨로 된다. 상기 각 레벨의 각 신호에 따라서 스위칭 MISFET Q₁내지 Q₃및 MISFET Q₃₁가 도통상태로 되고, 스위칭 MISFET Q₄및 MISFET Q₃₀가 비도통상태로 된다. 그 때문에 콘덴서 C₁는 실질적으로 전지전원 V_SS과 콘덴서 C₃에 접속되게 된다. 상기 콘덴서 C₁및 C₃가 직렬접속됨으로써, 상기 콘덴서 C₃는 제어용 MISFET Q₁₄에서 뿐만 아니라 상기 콘덴서 C₁를 통해서도 충전된다. 그 결과, 전지전원 투입시에 있어서, 선 ℓ₃에 출력되는 전압의 상승을 빨리 시킬 수 있게 된다. 동시에 상기 콘덴서 C₁는 비교적 단시간동안에 충전된다.

기동상태 종료후에 있어서는 제어신호 A,

가 각기 로우레벨, 하이레벨로 되며, 또 클록펄스 ψ₃는 상기 실시예와 마찬가지로 순차적으로 변화된다.

상기 제14도 및 제16도의 상기 회로(1) 및 (2)는 다시 제21도처럼 변경시킬 수 있다. 이 제21도의 회로에 있어서는 기동상태시 및 전지전원전압 저하시에 클록펄스 ψ₁내지 ψ₃이 로우레벨로 되며, 제어신호 A가 하이레벨로 됨으로써 스위칭 MISFET Q₁내지 Q₃가 비도통상태로 되고 스위칭 MISFET Q₄, MISFET Q₃₀및 Q₃₁이 도통상태로 된다. 그 결과, 제어용 MISFET Q₁₄의 드레인에는 MISFET를 통해서 전지전압이 공급되게 된다. 또, 콘덴서 C₁에는 MISFET Q₃₁를 통해서 선 ℓ₃에 출력된 정전압이 공급되게 된다.

기동상태 종료후에 있어서는 상기 제어신호 A는 로우레벨로 되며, 클록펄스 ψ₁내지 ψ₃는 상기 실시예와 마찬가지로 순차적으로 변화된다.

상기 제21도의 회로구성에 의하면, 기동상태 종료후에 있어서의 상기 콘덴서 C₁의 충방전경로는 스위칭 MISFET Q₁내지 Q₄에 의해서만 구성된다. 그래서 상기 MISFET Q₃₀가 상기 콘덴서 C₁의 충방전경로에 직렬로 삽입되어 있을 경우에 일어나는 전압손실 및 전력손실의 발생을 방지할 수 있다. 또, 상기 MISFET Q₃₀및 Q₃₁이 동상(同相)으로 동작되므로 하나의 제어신호 A를 형성하는 것만으로 족하게 된다.

상기 강압회로(1)에 공급하는 타이밍펄스는 2상(二相)의 타이밍펄스를 사용하는 것이라도 좋다. 단지 이 강압회로에 있어서의 스위칭수단을 이용해서 기동 또는 감전압 개선을 행할 경우에는 MISFET Q₁, Q₂,를 간단히 동시에 온시킬 수 있는 3상의 타이밍펄스를 사용하는 것이 편리하다.

또, 감전압특서의 개선은 제1도, 제10도, 제11도 및 제14도의 실시예회로에 대해서도 마찬가지로 적용할 수 있는 것이다. 또한 정전압화회로(2)에 있어서의 차등증폭회로(20)는 클록드라이브해서 그 소비전류를 더욱 삭감하는 것으로 하여도 좋다. 이 경우에는 콘덴서에 의해서 MISFET Q₁₄의 게이트제어전압이 유지되게 된다. 또 상기 실시예에 있어서의 각 회로블록의 구체적 회로는 상술한 바와 같은 동작을 하는 것이라면 어떤 것이라도 좋다.

또한 본원 발명의 지침식전자시계, 디지탈식전자시계처럼 주로 전지구동되는 소형전자장치에 널리 이용할 수 있다.

Claims (1)

1. 전원전압이 공급되는 제1의 접속점과 ; 제2의 접속점과 ; 복수개의 콘덴서 및 상기 콘덴서를 제1의 기간 동안에는 직렬로, 제2기간동안에는 병렬로 접속하기 위한 복수개의 스위칭수단을 포함하며, 제1의 접속점으로 공급되는 전원전압을 받아들임으로써 강하된 전압을 상기 제1의 접속점으로 공급하도록 형성된 강압(降壓)회로와, 전원전압이 미리 정해진 값으로 강하되었는지를 검출하기 위한 전압검출수단과 ; 상기 제1의 접속점으로 공급되는 전압을 상기 제2의 접속점으로 공급하기 위한 전압검출수단으로부터 출력되는 검출신호를 받을 수 있게 형성된 제어수단 ; 및 제2의 접속점으로 공급되는 전압을 받아들임으로써 정전압을 제2의 콘덴서로 공급하도록 형성된 정전압화(定電壓化)수단으로 이루어지며 ; 상기 강압회로는, 제1의 접속점 및 제3의 접속점사이에 접속되어 주기적으로 도통(導通)되는 제1의 스위칭수단과, 제3의 접속점 및 제4의 접속점 사이에 접속된 제1의 콘덴서와, 제4의 접속점과 하기회로의 기준전위점 사이에 접속되고 상기 제1의 스위칭수단이 도통되어 있지 않을 때에 도통되는 제2의 스위칭수단과, 제4의 접속점 및 제2의 접속점 사이에 접속되고, 제1의 스위칭수단과 거의 동시에 도통되는 제3의 스위칭수단, 제3의 접속점 및 제2의 접속점 사이에 접속되어 상기 제2의 스위칭수단과 거의 동시에 도통되는 제4의 스위칭수단과, 제2의 접속점으로 공급되는 전압에 의하여 충전되는 제2의 콘덴서를 포함하며 ; 상기 전압검출수단은 제2의 접속점으로 공급되는 전압이 정전압화수단의 출력정전압과 거의 동등하게 될 때에 제1의 접속점에서 전압을 검출할 수 있도록 구성되고, 제2의 접속점으로공 급되는 전압에 의하여 작동되며 ; 상기 제어수단은 전압검출수단의 출력신호를 기초로 하여 최소한 제1 및 제4의 스위칭수단을 동시에 도통상태가 되도록 구성되고 ; 상기 제1 내지 제4의 스위칭수단은 절연게이트 전계효과 트랜지스터로 구성되며 ; 제1, 제3 및 제4의 스위칭수단은 제1 도전형(導電型)절연게이트 전계효과 트랜지스터로 구성되고, 제2의 스위칭수단은 상기 제1 도전형에 대하여 역상(逆相)이 되도록 제2도 전형절연게이트 전계효과 트랜지스터로 구성되는 것을 특징으로 하는 저소비 전자회로.

Images