CN114448400A - 具有多位准输出的输出电路与其比较电路 - Google Patents

具有多位准输出的输出电路与其比较电路 Download PDF

Info

Publication number
CN114448400A
CN114448400A CN202210094594.1A CN202210094594A CN114448400A CN 114448400 A CN114448400 A CN 114448400A CN 202210094594 A CN202210094594 A CN 202210094594A CN 114448400 A CN114448400 A CN 114448400A
Authority
CN
China
Prior art keywords
voltage
transistor
signal
output
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210094594.1A
Other languages
English (en)
Inventor
王昊
庞振洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xingchen Technology Co ltd
Original Assignee
Xingchen Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xingchen Technology Co ltd filed Critical Xingchen Technology Co ltd
Priority to CN202210094594.1A priority Critical patent/CN114448400A/zh
Publication of CN114448400A publication Critical patent/CN114448400A/zh
Priority to US18/087,971 priority patent/US11962307B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本申请实施例公开了一种具有多位准输出的输出电路与其比较电路，该输出电路包括比较电路、电压转换电路以及信号输出电路。比较电路基于一第一电源电压与一第二电源电压侦测一工作模式并产生一第一控制信号。电压转换电路根据该第一控制信号调整来自一低压差稳压器的一输出电压的位准以产生一第一电压，并根据该第一控制信号与该第一电压产生一第二电压。信号输出电路根据该第一电压、该第二电压与该第一电源电压调整一数字信号的位准以产生对应于该工作模式的一数字输出信号。

Description

具有多位准输出的输出电路与其比较电路
技术领域
本申请涉及输出电路技术领域，具体涉及一种可产生不同位准输出的输出电路与其侦测工作模式的比较电路。
背景技术
在一些传输接口中，需设置有不同位准的电源电压来产生在不同工作模式下的信号之位准，以与不同的装置或电路交换信号。在现有的技术中是通过输入指令以配置传输接口中的电路之工作模式，而并非依据不同位准的电源电压自动切换工作模式。此外，为了确保可靠性以及操作稳定性，在该些技术中用来配置工作模式的控制信号与多个电源电压的切换顺序之间存在严格限制。
发明内容
于一些实施例中，本申请的目的之一在于提供一种具有多位准输出的输出电路与其可基于电源电压侦测工作模式的比较电路，以改善先前技术的不足。
于一些实施例中，输出电路包括比较电路、电压转换电路以及信号输出电路。比较电路基于一第一电源电压与一第二电源电压侦测一工作模式并产生一第一控制信号。电压转换电路根据该第一控制信号调整来自一低压差稳压器的一输出电压的位准以产生一第一电压，并根据该第一控制信号与该第一电压产生一第二电压。信号输出电路根据该第一电压、该第二电压与该第一电源电压调整一数字信号的位准以产生对应于该工作模式的一数字输出信号。
于一些实施例中，比较电路用以侦测一第一电源电压与一第二电源电压以侦测一工作模式，且比较电路包括第一晶体管、下拉电阻、比较器、滤波电路以及第二晶体管。第一晶体管根据一第一信号产生一第一控制信号，其中该第一控制信号用以指示该工作模式。下拉电阻耦接于该第一晶体管与地之间。比较器比较一第一节点的位准与一预设电压以产生该第一信号，其中该预设电压为对该第一电源电压进行分压所产生。第二晶体管经由该滤波电路接收该第二电源电压，并根据一控制节点的位准选择性地导通以传输该第二电源电压至该第一节点。
于一些实施例中，输出电路包括电压转换电路、位准调整电路以及多个控制电路。电压转换电路根据一第一控制信号调整来自一低压差稳压器的一输出电压的位准以产生一第一电压，并根据该第一控制信号与该第一电压产生一第二电压。位准调整电路根据该第一电压、该第二电压、该第一偏压电压、该第二偏压电压以及该第一电源电压调整一数字信号的位准以产生对应于该工作模式的一数字输出信号。多个控制电路输出该数字输出信号与该第二电压中具有较低位准的一者为该第二偏压电压，并输出该数字输出信号与该第一电压中具有较高位准的一者为该第一偏压电压。
于一些实施例中，输出电路与比较电路可根据电源电压的变动侦测当前工作模式并提高系统在上电过程中的运作可靠度，并可进一步于信号输出电路中加入隔离信号的机制来降低信号切换的影响。
有关本申请的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为根据本申请一些实施例绘制一种输出电路的示意图；
图2A为根据本申请一些实施例绘制图1中的比较电路的示意图；
图2B为根据本申请一些实施例绘制图1中的比较电路的示意图；
图3为根据本申请一些实施例绘制图1中的电压转换电路的示意图；
图4A为根据本申请一些实施例绘制图1的信号输出电路的示意图；以及
图4B为根据本申请一些实施例绘制图1的信号输出电路的示意图。
具体实施方式
本文所使用的所有词汇具有其通常的意涵。上述之词汇在普遍常用之字典中之定义，在本申请的内容中包括任一于此讨论的词汇之使用例子仅为示例，不应限制到本申请之范围与意涵。同样地，本申请亦不仅以于此说明书所示出的各种实施例为限。
关于本文中所使用的“耦接”或“连接”，均可指二或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个组件相互操作或动作。如本文所用，用语“电路”可为由至少一个晶体管与/或至少一个主被动组件按一定方式连接以处理信号的装置。
图1为根据本申请一些实施例绘制一种输出电路100的示意图。于一些实施例中，输出电路100可应用于通用型输入/输出(general purpose Input/Output,GPIO)接口，以根据不同的电源电压切换工作模式并产生具有合适位准的数字信号。
输出电路100包括比较电路120、电压转换电路140以及信号输出电路160。比较电路120可基于电源电压VDD1与电源电压VDD2侦测输出电路100的工作模式，并产生控制信号SC1。于一些实施例中，在不同工作模式中，电源电压VDD1的位准可为第一位准(例如为1.8伏特)或可为第二位准(例如为3.3伏特)。比较电路120可比较预设电压VP与电源电压VDD2来产生控制信号SC1，其中预设电压VP为借由分压电路100A对电源电压VDD1进行分压所产生的电压。例如，预设电压VP可为(但不限于)一半的电源电压VDD1，即VP＝0.5×VDD1。
电压转换电路140可根据控制信号SC1调整来自于低压差稳压器(low-dropoutregulator,LDO)100B的输出电压VO之位准以产生电压V1，并根据控制信号SC1与电压V1产生电压V2。于一些实施例中，输出电压VO可为(但不限于)一半的电源电压VDD1，即VO＝0.5×VDD1。于一些实施例中，电压转换电路140可根据控制信号SC1产生控制信号SC2，其中控制信号SC1与控制信号SC2为逻辑互补，亦即当控制信号SC1为逻辑值1时，控制信号SC2为逻辑值0，反之亦然。于一些实施例中，分压电路100A与低压差稳压器100B可整合于输出电路100中。于另一些实施例中，分压电路100A与低压差稳压器100B可为系统中的原有电路。
信号输出电路160根据电压V1、电压V2与电源电压VDD1调整数字信号SD的位准，以产生对应于当前工作模式的数字输出信号SDO。于一些实施例中，数字信号SD为来自于系统中其他数字电路的信号，而数字输出信号SDO相当于经由GPIO接口所传输的信号。于一些实施例中，信号输出电路160可进一步根据多个偏压电压来产生数字输出信号SDO，以降低数字输出信号SDO的切换对电压V1的干扰。关于此处之操作将于后参照图4B详细说明。
图2A为根据本申请一些实施例绘制图1中的比较电路120的示意图。比较电路120包括晶体管PM1、下拉电阻R1、比较器220、滤波电路240以及晶体管PM2。晶体管PM1根据信号S1选择性导通以将电源电压VDD1输出为控制信号SC1。下拉电阻R1耦接于晶体管PM1与地之间。详细而言，晶体管PM1的第一端(例如为源极)接收电源电压VDD1，晶体管PM1的第二端(例如为汲极)输出控制信号SC1，且晶体管PM1的控制端(例如为闸极)接收信号S1。下拉电阻R1耦接于晶体管PM1的第二端与地之间。
比较器220比较节点N1的位准以及预设电压VP以产生信号S1。于一些实施例中，比较器220包括晶体管PM3以及晶体管PM4。晶体管PM3的第一端耦接至节点N1，晶体管PM3的第二端产生信号S1，且晶体管PM3的控制端接收预设电压VP。晶体管PM4的第一端耦接至晶体管PM3的控制端并接收预设电压VP，晶体管PM4的第二端耦接至晶体管PM3的第二端，且晶体管PM4的控制端耦接至节点N1以及晶体管PM3的第一端。借由上述设置方式，比较器220可输出节点N1的位准与预设电压VP中具有较高位准的一者为信号S1。例如，若节点N1的位准高于预设电压VP，晶体管PM3导通且晶体管PM4关断，以将节点N1上的电压输出为信号S1。或者，若预设电压VP高于节点N1的位准，晶体管PM3关断且晶体管PM4导通，以将预设电压VP输出为信号S1。
晶体管PM2经由滤波电路240接收电源电压VDD2，并根据控制节点NC的位准选择性地导通以传输所接收到的电源电压VDD2至节点N1。换言之，当晶体管PM2导通时，节点N1的位准相当于电源电压VDD2。于一些实施例中，滤波电路240可滤除电源电压VDD2上的噪声。详细而言，晶体管PM2的第一端耦接至滤波电路240，晶体管PM2的第二端耦接至节点N1，且晶体管PM2的控制端耦接至控制节点NC。在一些实施例中，晶体管PM2的预设状态为导通(即在未上电的状态时，控制节点NC为低位准)。
在一些实施例中，比较电路120可依据电源电压VDD1与电源电压VDD2决定当前工作模式。例如，电源电压VDD1、电源电压VDD2、工作模式以及控制信号SC1的对应关系可如下表所示：
表1电源电压、工作模式以及控制信号的对应关系表
工作模式 VDD1 VDD2 SC1
第一模式 1.8伏特 1.8伏特 0伏特
第二模式 3.3伏特 1.8伏特 3.3伏特
如上表所示，在第一模式中，电源电压VDD1与电源电压VDD2皆设置为1.8伏特。由于晶体管PM2预设为导通，使得节点N1的位准为1.8伏特。响应节点N1的位准，晶体管PM3导通以将节点N1上的电压输出为信号S1。由于信号S1的位准接近于电源电压VDD1(例如皆为1.8伏特)，使得晶体管PM1不导通。于此条件下，下拉电阻R1拉低晶体管PM1的第二端的位准至地，以产生具有低位准(即0伏特)的控制信号SC1。或者，在第二模式中，电源电压VDD1设置为3.3伏特且电源电压VDD2设置为1.8伏特。于此条件下，晶体管PM3导通以将节点N1上的电压输出为信号S1。由于信号S1的位准(例如为1.8伏特)低于电源电压VDD1，使得晶体管PM1导通而输出具有高位准(即3.3伏特)的控制信号SC1。换言之，比较电路120可根据电源电压VDD1的改变侦测当前工作模式，并据此输出具有对应位准的控制信号SC1。
在一些应用中，比较电路120可基于系统中的缓存器电路(未示出)所输出的配置信号SP来进行运作，以决定当前的工作模式。例如，该配置信号SP可经由位准转换后再输入至控制节点NC。一般而言，缓存器电路需在系统的核心(core)电路上电后才开始运作而输出配置信号SP。在此些应用中，比较电路120可在核心电路未上电前依据电源电压VDD1的改变来决定当前工作模式，且比较电路120的操作不会与配置信号SP相冲突。于一些实施例中，配置信号SP、电源电压VDD1、电源电压VDD2、工作模式以及控制信号SC1的对应关系可如下表所示：
表2配置信号、电源电压、工作模式以及控制信号的对应关系表
工作模式 VDD1 VDD2 SC1 SP
第一模式 1.8伏特 1.8伏特 0伏特 逻辑值1
第二模式 3.3伏特 1.8伏特 3.3伏特 逻辑值0
非预期模式1 1.8伏特 1.8伏特 1.8伏特 逻辑值0
非预期模式2 3.3伏特 1.8伏特 3.3伏特 逻辑值1
由于晶体管PM2在上电过程中预设为导通，故在电源电压VDD2上电后，节点N1的位准会拉升至电源电压VDD2。因此，在晶体管PM2收到具有逻辑值1的配置信号SP而关闭，或是在晶体管PM2收到具有逻辑值0的配置信号SP而维持导通后，比较电路120的操作仍与先前相同。据此，应可理解比较电路120的操作不会与现有的模式配置信号(即配置信号SP)相冲突。
此外，在一些非预期的情形下，配置信号SP可能会出现错误，但比较电路120仍可确保上电过程的可靠性。例如，在上表中的非预期模式1中，电源电压VDD1与电源电压VDD2皆设置为1.8伏特，但配置信号SP错误地设置为逻辑值0。于此条件下，控制信号SC1的位准为1.8伏特。若在后续的操作中电源电压VDD1修正为3.3伏特(其为正确对应于具有逻辑值0的配置信号SP的位准)，控制信号SC1的位准可回复到3.3伏特。或者，在非预期模式2中，电源电压VDD1设置为3.3伏特且电源电压VDD2设置为1.8伏特，但配置信号SP错误地设置为逻辑值1。于此条件下，控制信号SC1的位准为3.3伏特。若在后续的操作中电源电压VDD1修正为1.8伏特(其为正确对应于具有逻辑值1的配置信号SP的位准)，控制信号SC1的位准可跟着回复到1.8伏特。
在一些相关技术中，电路的工作模式是通过系统的配置信号切换，在切换过程中该配置信号与电源电压上电的顺序有一定的限制。相较于上述相关技术，比较电路120可通过侦测电源电压VDD1与电源电压VDD2的变化来自主地决定工作模式，并可兼容系统的控制信号(即配置信号VP)进行运作，且配置信号VP相对于电源电压VDD1与电源电压VDD2的变化无特别限制。于一些选择性的实施例中，比较电路120可还包括反相器(未示出)，其可由电源电压VDD2供电，并根据控制信号SC1产生图1中的控制信号SC2。
图2B为根据本申请一些实施例绘制图1中的比较电路120的示意图。相较于图2A的例子，于此例中，比较电路120更进一步地包括晶体管NM1。晶体管NM1的第一端(例如为汲极)耦接至节点N1，晶体管NM1的第二端(例如为源极)耦接至地，且晶体管NM1的控制端(例如为闸极)耦接至控制节点NC，并接收上电控制信号SPC。晶体管NM1可根据上电控制信号SPC选择性地导通，以下拉节点N1的位准至地。于一些实施例中，上电控制信号SPC可为GPIO接口电路中用来指示电源电压VDD1与电源电压VDD2上电的信号。
借由设置晶体管NM1，可进一步增加上电过程的稳定性。例如，当电源电压VDD1由0伏特瞬间切换至3.3伏特(或是1.8伏特)时，上电控制信号SPC为逻辑值1。于此条件下，晶体管NM1导通而将节点N1的位准下拉至地，且晶体管PM4会导通而输出预设电压VP为信号S1，以导通晶体管PM1。如此，在上电的瞬时过程中，控制信号SC1的位准可维持于相同于电源电压VDD1。在电源电压VDD1与电源电压VDD2的位准稳定后，上电控制信号SPC被解除并具有逻辑值0。此时，比较电路120可基于电源电压VDD1与电源电压VDD2决定工作模式。
图3为根据本申请一些实施例绘制图1中的电压转换电路140的示意图。电压转换电路140包括晶体管PM5、传输电路320以及缓冲器电路340。晶体管PM5的第一端接收电源电压VDD1，晶体管PM5的第二端耦接至低压差稳压器100B的输出端(其用以产生输出电压VO)，且晶体管PM5的控制端接收控制信号SC1。晶体管PM5根据控制信号SC1选择性地导通，以拉升输出电压VO的位准至电源电压VDD1以产生电压V1。于一些实施例中，晶体管PM5具有较大的尺寸以具有较强的上拉能力。传输电路320根据控制信号SC1产生控制信号SC2。于一些实施例中，传输电路320可由串联耦接的传输闸与反相器实施。缓冲器电路340经由电压V1供电，并根据控制信号SC2产生电压V2。例如，缓冲器电路340包括偶数个反相器，该些反相器经由电压V1供电以根据控制信号SC2产生电压V2。
在一些实施例中，前述的第一模式可为旁路模式，在此模式下，晶体管PM5导通，使得电压V1维持为相同于电源电压VDD1(例如为1.8伏特)，且电压V1相同于电压V2。在一些实施例中，前述的第二模式可为低压差稳压器模式，在此模式下，晶体管PM5不导通，使得电压V1相同于输出电压VO，且不同于电压V2(例如为0伏特)。如此，可满足GPIO接口电路中的多电压位准的需求。
图4A为根据本申请一些实施例绘制图1的信号输出电路160的示意图。信号输出电路160包括位准转换电路420、位准转换电路440、多个晶体管PM6～PM7以及多个晶体管NM2～NM3。位准转换电路420调整数字信号SD的位准以产生信号S11。位准转换电路440调整数字信号SD的位准以产生信号S12。在一些实施例中，在第二模式下位准转换电路420与位准转换电路440可将数字信号SD的高位准调整至1.8伏特，并在第二模式下将该位准自1.8伏特进一步调整至3.3伏特，以分别产生信号S11与信号S12。晶体管PM6接收电源电压VDD1，并根据信号S11选择性导通。晶体管PM7耦接至输出节点NO与晶体管PM6之间，并经由电压V2偏压以经由输出节点NO输出数字输出信号SDO。晶体管NM2耦接至输出节点NO并经由电压V1偏压。晶体管NM3耦接至晶体管NM2与地之间，并根据信号S12选择性导通。
详细而言，晶体管PM6的第一端接收电源电压VDD1，晶体管PM6的第二端耦接至晶体管PM7的第一端，且晶体管PM6的控制端耦接至位准转换电路420以接收信号S11。晶体管PM7的第二端耦接至输出节点NO并产生数字输出信号SDO，且晶体管PM7的控制端接收电压V2。晶体管NM2的第一端耦接至输出节点NO，晶体管NM2的第二端耦接至晶体管NM3的第一端，且晶体管NM2的控制端接收电压V1。晶体管NM3的第二端耦接至地，且晶体管NM3的控制端耦接至位准转换电路440以接收信号S12。借由上述设置方式，多个晶体管PM6、PM7、NM2与NM3以及多个位准转换电路420与440可操作为一位准调整电路，其可将数字信号SD的位准调整至对应于当前工作模式的位准，并据此产生数字输出信号SDO。
图4B为根据本申请一些实施例绘制图1的信号输出电路160的示意图。相较于图4A的例子，于此例中，信号输出电路160更用以根据数字输出信号SDO产生偏压电压VB1以及偏压电压VB2，并利用偏压电压VB1与偏压电压VB2来偏压直接连接于输出节点NO的多个晶体管(例如为晶体管PM8与晶体管NM4)，以降低数字输出信号SDO对低压差稳压器100B的影响。
例如，相较于图4A，图4B的信号输出电路160还包括晶体管PM8、晶体管NM4、控制电路460以及控制电路480。晶体管PM8耦接至晶体管PM7与输出节点NO之间，并根据偏压电压VB2导通。晶体管NM4耦接至输出节点NO与晶体管NM2之间，并根据偏压电压VB1导通。详细而言，晶体管PM8的第一端耦接至晶体管PM7的第二端，晶体管PM8的第二端耦接至输出节点NO，且晶体管PM8的控制端接收偏压电压VB2。晶体管NM4的第一端耦接至输出节点NO，晶体管NM4的第二端耦接至晶体管NM2的第一端，且晶体管NM4的控制端接收偏压电压VB1。
控制电路460将数字输出信号SDO与电压V2中具有较低位准的一者输出为偏压电压VB2，并根据控制信号SC2选择性地将偏压电压VB2的位准调整至电压V2。控制电路460包括多个晶体管NM5～NM7。晶体管NM5与晶体管NM6操作为比较器(类似于图2A中的比较器220)，其可比较数字输出信号SDO与电压V2，以输出两者中具有较低位准的一者为偏压电压VB2。晶体管NM7根据控制信号SC2选择性地导通以将电压V2输出为偏压电压VB2。类似地，控制电路480将数字输出信号SDO与电压V1中具有较高位准的一者输出为偏压电压VB1，并根据控制信号SC1选择性地将偏压电压VB1的位准调整至电压V1。控制电路480包括多个晶体管PM9～PM11。晶体管PM9与晶体管PM10操作为比较器(类似于图2A中的比较器220)，其可比较数字输出信号SDO与电压V1，以输出两者中具有较高位准的一者为偏压电压VB1。晶体管PM11根据控制信号SC1选择性地导通以将电压V1输出为偏压电压VB1。于此例中，多个晶体管PM6～PM8与NM2～NM4以及多个位准转换电路420与440可操作为前述的位准调整电路来产生数字输出信号SDO。
在图4A的例子中，晶体管PM7以及晶体管NM2直接连接到输出节点NO。若数字输出信号SDO的切换频率很高，数字输出信号SDO可能会经由寄生电容耦合至晶体管PM7以及晶体管NM2的多个控制端，进而影响到低压差稳压器100B产生的输出电压VO。为改善上述问题，可借由设置晶体管PM8与晶体管NM3来进一步隔离数字输出信号SDO之耦合，以使输出电压VO可更为稳定。此外，在第一模式下，晶体管PM11导通以传输电压V1为偏压电压VB1。在第二模式中，偏压电压VB1为数字输出信号SDO以及电压V1中具有较低位准的一者。如此，可使晶体管PM8更充分地导通。类似地，在第一模式下，晶体管NM7导通以传输电压V2为偏压电压VB2。在第二模式中，偏压电压VB2为数字输出信号SDO以及电压V1中具有较高位准的一者，以使晶体管NM4可更充分地导通。
在上述各实施例中，多个晶体管NM1～NM7为N型晶体管，且多个晶体管PM1～PM11为P型晶体管。上述各个晶体管可由金属氧化物场效晶体管(MOSFET)实施，但本申请并不以此为限。可实施类似操作的各种类型或导电型式之晶体管皆为本申请所涵盖的范围。此外，在上述各实施例中提及的电压数值仅用于示例，本申请并不以上述提到的电压数值为限。
综上所述，本申请一些实施例中的输出电路与比较电路可根据电源电压的变动侦测当前工作模式并提高系统在上电过程中的运作可靠度，并可进一步于信号输出电路中加入隔离信号的机制来降低信号切换的影响。
虽然本申请之实施例如上所述，然而该些实施例并非用来限定本申请，本技术领域具有通常知识者可依据本申请之明示或隐含之内容对本申请之技术特征施以变化，凡此种种变化均可能属于本申请所寻求之专利保护范畴，换言之，本申请之专利保护范围须视本说明书之申请专利范围所界定者为准。
符号说明：
100:输出电路；
100A:分压电路；
100B:低压差稳压器；
120:比较电路；
140:电压转换电路；
160:信号输出电路；
220:比较器；
240:滤波电路；
320:传输电路；
340:缓冲器电路；
420,440:位准转换电路；
460,480:控制电路；
N1:节点；
NC:控制节点；
NM1～NM7:晶体管；
NO:输出节点；
PM1～PM11:晶体管；
R1:下拉电阻；
S1,S11,S12:信号；
SC1,SC2:控制信号；
SD:数字信号；
SDO:数字输出信号；
SP:配置信号；
SPC:上电控制信号；
V1,V2:电压；
VB1,VB2:偏压电压；
VDD1,VDD2:电源电压；
VO:输出电压；
VP:预设电压。

Claims (15)

1.一种输出电路，其特征在于，包括：
一比较电路，基于一第一电源电压与一第二电源电压侦测一工作模式并产生一第一控制信号；
一电压转换电路，根据所述第一控制信号调整来自一低压差稳压器的一输出电压的位准以产生一第一电压，并根据所述第一控制信号与所述第一电压产生一第二电压；以及
一信号输出电路，根据所述第一电压、所述第二电压与所述第一电源电压调整一数字信号的位准以产生对应于所述工作模式的一数字输出信号。
2.如权利要求1所述的输出电路，其特征在于，所述比较电路包括：
一滤波电路；
一第二晶体管，经由所述滤波电路接收所述第二电源电压，并根据一控制节点的位准选择性地导通以传输所述第二电源电压至一第一节点；
一比较器，比较所述第一节点的位准与一预设电压以产生一第一信号，其中所述预设电压为对所述第一电源电压进行分压所产生；
一第一晶体管，根据所述第一信号选择性导通以将所述第一电源电压输出为所述第一控制信号；以及
一下拉电阻，耦接于所述第一晶体管与地之间。
3.如权利要求2所述的输出电路，其特征在于，所述比较器输出所述第一节点的位准与所述预设电压中具有较高位准的一者为所述第一信号。
4.如权利要求2所述的输出电路，其中所述比较器包括：
一第三晶体管，其中所述第三晶体管的第一端耦接至所述第一节点，所述第三晶体管的第二端产生所述第一信号，且所述第三晶体管的控制端接收所述预设电压；以及
一第四晶体管，其中所述第四晶体管的第一端接收所述预设电压，所述第四晶体管的第二端耦接至所述第三晶体管的第二端，且所述第四晶体管的控制端耦接至所述第一节点。
5.如权利要求2所述的输出电路，其特征在于，所述比较电路还包括：
一第三晶体管，根据一上电控制信号选择性地导通，以下拉所述控制节点的位准至地。
6.如权利要求1所述的输出电路，其特征在于，所述电压转换电路包括：
一晶体管，根据所述第一控制信号选择性地导通，以拉升所述输出电压的位准至所述第一电源电压以产生所述第一电压；
一传输电路，根据所述第一控制信号产生一第二控制信号，其中所述第二控制信号与所述第一控制信号为逻辑互补；以及
一缓冲器电路，经由所述第一电压供电，并根据所述第二控制信号产生所述第二电压。
7.如权利要求1所述的输出电路，其特征在于，所述信号输出电路包括：
一第一位准转换电路，调整所述数字信号的位准以产生一第一信号；
一第二位准转换电路，调整所述数字信号的位准以产生一第二信号；
一第一晶体管，接收所述第一电源电压，并根据所述第一信号选择性导通；
一第二晶体管，经由所述第二电压偏压，所述第二晶体管的一第一端耦接至所述第一晶体管，所述第二晶体管的一第二端耦接至一输节点以输出所述数字输出信号；
一第三晶体管，经由所述第一电压偏压，并耦接至所述输出节点；以及
一第四晶体管，根据所述第二信号选择性导通，所述第四晶体管的一第一端耦接至所述第三晶体管，所述第四晶体管的一第二端耦接至地。
8.如权利要求7所述的输出电路，其特征在于，所述信号输出电路还包括：
一第五晶体管，耦接于所述第二晶体管与所述输出节点之间，并经由一第一偏压电压导通；以及
一第六晶体管，耦接于所述输出节点与所述第三晶体管之间，并经由一第二偏压电压导通。
9.如权利要求8所述的输出电路，其特征在于，所述电压转换电路更根据所述第一控制信号产生一第二控制信号，且所述信号输出电路还包括：
一第一控制电路，输出所述数字输出信号与所述第二电压中具有较低位准的一者为所述第一偏压电压，并根据所述第二控制信号选择性地将所述第一偏压电压的位准调整至所述第二电压；以及
一第二控制电路，输出所述数字输出信号与所述第一电压中具有较高位准的一者为所述第二偏压电压，并根据所述第一控制信号选择性地将所述第二偏压电压的位准调整至所述第一电压。
10.如权利要求9所述的输出电路，其特征在于，所述第一控制电路包括：
一比较器，输出所述数字输出信号与所述第二电压中具有较低位准的所述者为所述第一偏压电压；以及
一第七晶体管，根据所述第二控制信号选择性地导通以传输所述第二电压为所述第一偏压电压。
11.如权利要求1所述的输出电路，其特征在于，所述信号输出电路经由一输出节点输出所述数字输出信号，并更根据所述数字输出信号产生一第一偏压电压与一第二偏压电压，以利用所述第一偏压电压与所述第二偏压电压对在所述信号输出电路中直接连接至所述输出节点的多个晶体管进行偏压。
12.一种比较电路，其特征在于，用以依据一第一电源电压与一第二电源电压以侦测一工作模式，且所述比较电路包括：
一滤波电路；
一第二晶体管，经由所述滤波电路接收所述第二电源电压，并根据一控制节点的位准选择性地导通以传输所述第二电源电压至一第一节点；
一比较器，比较所述第一节点的位准与一预设电压以产生一第一信号，其中所述预设电压为对所述第一电源电压进行分压所产生；
一第一晶体管，根据所述第一信号选择性导通以将所述第一电源电压输出为所述第一控制信号；以及
一下拉电阻，耦接于所述第一晶体管与地之间。
13.如权利要求12所述的比较电路，其特征在于，还包括：
一第三晶体管，根据一上电控制信号选择性地导通，以下拉所述控制节点的位准至地。
14.一种输出电路，其特征在于，包括：
一电压转换电路，根据一第一控制信号调整来自一低压差稳压器的一输出电压的位准以产生一第一电压，并根据所述第一控制信号与所述第一电压产生一第二电压；
一位准调整电路，根据所述第一电压、所述第二电压、一第一偏压电压、一第二偏压电压以及所述第一电源电压调整一数字信号的位准以产生一数字输出信号；以及
多个控制电路，输出所述数字输出信号与所述第二电压中具有较低位准的一者为所述第二偏压电压，并输出所述数字输出信号与所述第一电压中具有较高位准的一者为所述第一偏压电压。
15.如权利要求14所述的输出电路，其特征在于，所述位准调整电路包括：
一第一位准转换电路，调整所述数字信号的位准以产生一第一信号；
一第二位准转换电路，调整所述数字信号的位准以产生一第二信号；
一第一晶体管，接收所述第一电源电压，并根据所述第一信号选择性导通；
一第二晶体管，经由所述第二电压偏压，所述第二晶体管之一第一端耦接至所述第一晶体管；
一第三晶体管，耦接于所述第二晶体管与一输出节点之间，并经由所述第一偏压电压导通，所述输出节点用以输出所述数字输出信号；
一第四晶体管，耦接于所述输出节点与一第五晶体管之间，并经由一第二偏压电压导通；
所述第五晶体管，经由所述第一电压偏压；以及
一第六晶体管，耦接于所述第五晶体管与地之间，并根据所述第二信号选择性导通。
CN202210094594.1A 2022-01-26 2022-01-26 具有多位准输出的输出电路与其比较电路 Pending CN114448400A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210094594.1A CN114448400A (zh) 2022-01-26 2022-01-26 具有多位准输出的输出电路与其比较电路
US18/087,971 US11962307B2 (en) 2022-01-26 2022-12-23 Output circuit having multi-level output and comparator circuit therof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210094594.1A CN114448400A (zh) 2022-01-26 2022-01-26 具有多位准输出的输出电路与其比较电路

Publications (1)

Publication Number Publication Date
CN114448400A true CN114448400A (zh) 2022-05-06

Family

ID=81369723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210094594.1A Pending CN114448400A (zh) 2022-01-26 2022-01-26 具有多位准输出的输出电路与其比较电路

Country Status (2)

Country Link
US (1) US11962307B2 (zh)
CN (1) CN114448400A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812672A (en) * 1987-10-01 1989-03-14 Northern Telecom Limited Selective connection of power supplies
JP4302070B2 (ja) * 2005-02-25 2009-07-22 Ｏｋｉセミコンダクタ株式会社 電源切換回路、マイクロコンピュータ、携帯端末機器、および電源切換制御方法
US7936209B2 (en) * 2009-04-23 2011-05-03 Lsi Corporation I/O buffer with low voltage semiconductor devices
CN109582075A (zh) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 输出级电路、集成电路以及输入输出缓冲器
US11418189B2 (en) * 2020-06-26 2022-08-16 Advanced Micro Devices, Inc. High voltage output circuit with low voltage devices using data dependent dynamic biasing
CN114512489A (zh) * 2020-11-16 2022-05-17 力旺电子股份有限公司 非挥发性存储器的存储单元

Also Published As

Publication number Publication date
US11962307B2 (en) 2024-04-16
US20230238951A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
US10511304B2 (en) Multi-voltage input output device
EP2241009B1 (en) Low-swing cmos input circuit
EP1742364A2 (en) An improved input buffer for CMOS integrated circuits
US10972102B2 (en) Interface circuit
CN116126080B (zh) 源极跟随器电路和低压差线性稳压器
CN114448400A (zh) 具有多位准输出的输出电路与其比较电路
US7113007B2 (en) Driver circuit and system including driver circuit
US7598791B2 (en) Semiconductor integrated apparatus using two or more types of power supplies
TWI840749B (zh) 具有多位準輸出的輸出電路與其比較電路
CN109818411B (zh) 一种适用于电源突变的电源开关电路、芯片及供电系统
CN115865163A (zh) 双向总线中继器
US6433622B1 (en) Voltage stabilized low level driver
CN113726330A (zh) 一种电平转换电路及芯片
TW202332202A (zh) 具有多位準輸出的輸出電路與其比較電路
US8987949B1 (en) Linear regulator with multiple outputs and local feedback
US11979155B2 (en) Semiconductor integrated circuit device and level shifter circuit
CN213461718U (zh) 一种隔离输出电路
CN114442729B (zh) 一种抑制过冲的分布式线性稳压器
US11309873B2 (en) Voltage level conversion circuit
US11955963B2 (en) Output driving circuit for generating output voltage based on plurality of bias voltages and operating method thereof
CN218122537U (zh) Ldo电路、电源管理系统和主控芯片
EP4148998A1 (en) Level shifter and chip with overdrive capability
CN116667269A (zh) 一种应用于电源管理芯片的欠压保护电路
CN116742966A (zh) 双向信号转换电路
JP2003017997A (ja) レベルシフト回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination