TW202332202A - 具有多位準輸出的輸出電路與其比較電路 - Google Patents

Abstract

輸出電路包含比較電路、電壓轉換電路以及訊號輸出電路。比較電路基於一第一電源電壓與一第二電源電壓偵測一工作模式並產生一第一控制訊號。電壓轉換電路根據該第一控制訊號調整來自一低壓差穩壓器的一輸出電壓的位準以產生一第一電壓，並根據該第一控制訊號與該第一電壓產生一第二電壓。訊號輸出電路根據該第一電壓、該第二電壓與該第一電源電壓調整一數位訊號的位準以產生對應於該工作模式的一數位輸出訊號。

Description

具有多位準輸出的輸出電路與其比較電路

本案是關於輸出電路，尤其是關於可產生不同位準輸出的輸出電路與其偵測工作模式的比較電路。

在一些傳輸介面中，需設置有不同位準的電源電壓來產生在不同工作模式下的訊號之位準，以與不同的裝置或電路交換訊號。在現有的技術中是透過輸入指令以配置傳輸介面中的電路之工作模式，而並非依據不同位準的電源電壓自動切換工作模式。此外，為了確保可靠性以及操作穩定性，在該些技術中用來配置工作模式的控制訊號與多個電源電壓的切換順序之間存在嚴格限制。

於一些實施態樣中，本案的目的之一在於提供一種具有多位準輸出的輸出電路與其可基於電源電壓偵測工作模式的比較電路，以改善先前技術的不足。

於一些實施態樣中，輸出電路包含比較電路、電壓轉換電路以及訊號輸出電路。比較電路基於一第一電源電壓與一第二電源電壓偵測一工作模式並產生一第一控制訊號。電壓轉換電路根據該第一控制訊號調整來自一低壓差穩壓器的一輸出電壓的位準以產生一第一電壓，並根據該第一控制訊號與該第一電壓產生一第二電壓。訊號輸出電路根據該第一電壓、該第二電壓與該第一電源電壓調整一數位訊號的位準以產生對應於該工作模式的一數位輸出訊號。

於一些實施態樣中，比較電路用以依據一第一電源電壓與一第二電源電壓以偵測一工作模式 ，且比較電路包含第一電晶體、下拉電阻、比較器、濾波電路以及第二電晶體。第二電晶體經由該濾波電路接收該第二電源電壓，並根據一控制節點的位準選擇性地導通以傳輸該第二電源電壓至一第一節點。比較器比較該第一節點的位準與一預設電壓以產生一第一訊號，其中該預設電壓為對該第一電源電壓進行分壓所產生。第一電晶體，根據該第一訊號選擇性導通以將該第一電源電壓輸出為該第一控制訊號。下拉電阻耦接於該第一電晶體與地之間。

於一些實施態樣中，輸出電路包含電壓轉換電路、位準調整電路以及複數個控制電路。電壓轉換電路根據一第一控制訊號調整來自一低壓差穩壓器的一輸出電壓的位準以產生一第一電壓，並根據該第一控制訊號與該第一電壓產生一第二電壓。位準調整電路根據該第一電壓、該第二電壓、該第一偏壓電壓、該第二偏壓電壓以及一第一電源電壓調整一數位訊號的位準以產生對應於該工作模式的一數位輸出訊號。複數個控制電路輸出該數位輸出訊號與該第二電壓中具有較低位準的一者為該第二偏壓電壓，並輸出該數位輸出訊號與該第一電壓中具有較高位準的一者為該第一偏壓電壓。

於一些實施態樣中， 輸出電路與比較電路可根據電源電壓的變動偵測當前工作模式並提高系統在上電過程中的運作可靠度，並可進一步於訊號輸出電路中加入隔離訊號的機制來降低訊號切換的影響。

有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。

圖1為根據本案一些實施例繪製一種輸出電路100的示意圖。於一些實施例中，輸出電路100可應用於通用型輸入/輸出（general purpose Input/Output, GPIO）介面，以根據不同的電源電壓切換工作模式並產生具有合適位準的數位訊號。

輸出電路100包含比較電路120、電壓轉換電路140以及訊號輸出電路160。比較電路120可基於電源電壓VDD1與電源電壓VDD2偵測輸出電路100的工作模式，並產生控制訊號SC1。於一些實施例中，在不同工作模式中，電源電壓VDD1的位準可為第一位準（例如為1.8伏特）或可為第二位準（例如為3.3伏特）。比較電路120可比較預設電壓VP與電源電壓VDD2來產生控制訊號SC1，其中預設電壓VP為藉由分壓電路100A對電源電壓VDD1進行分壓所產生的電壓。例如，預設電壓VP可為（但不限於）一半的電源電壓VDD1，即VP=0.5×VDD1。

電壓轉換電路140可根據控制訊號SC1調整來自於低壓差穩壓器（low-dropout regulator, LDO）100B的輸出電壓VO之位準以產生電壓V1，並根據控制訊號SC1與電壓V1產生電壓V2。於一些實施例中，輸出電壓VO可為（但不限於）一半的電源電壓VDD1，即VO=0.5×VDD1。於一些實施例中，電壓轉換電路140可根據控制訊號SC1產生控制訊號SC2，其中控制訊號SC1與控制訊號SC2為邏輯互補，亦即當控制訊號SC1為邏輯值1時，控制訊號SC2為邏輯值0，反之亦然。於一些實施例中，分壓電路100A與低壓差穩壓器100B可整合於輸出電路100中。於另一些實施例中，分壓電路100A與低壓差穩壓器100B可為系統中的原有電路。

訊號輸出電路160根據電壓V1、電壓V2與電源電壓VDD1調整數位訊號SD的位準，以產生對應於當前工作模式的數位輸出訊號SDO。於一些實施例中，數位訊號SD為來自於系統中其他數位電路的訊號，而數位輸出訊號SDO相當於經由GPIO介面所傳輸的訊號。於一些實施例中，訊號輸出電路160可進一步根據多個偏壓電壓來產生數位輸出訊號SDO，以降低數位輸出訊號SDO的切換對電壓V1的干擾。關於此處之操作將於後參照圖4B詳細說明。

圖2A為根據本案一些實施例繪製圖1中的比較電路120的示意圖。比較電路120包含電晶體PM1、下拉電阻R1、比較器220、濾波電路240以及電晶體PM2。電晶體PM1根據訊號S1選擇性導通以將電源電壓VDD1輸出為控制訊號SC1。下拉電阻R1耦接於電晶體PM1與地之間。詳細而言，電晶體PM1的第一端（例如為源極）接收電源電壓VDD1，電晶體PM1的第二端（例如為汲極）輸出控制訊號SC1，且電晶體PM1的控制端（例如為閘極）接收訊號S1。下拉電阻R1耦接於電晶體PM1的第二端與地之間。

比較器220比較節點N1的位準以及預設電壓VP以產生訊號S1。於一些實施例中，比較器220包含電晶體PM3以及電晶體PM4。電晶體PM3的第一端耦接至節點N1，電晶體PM3的第二端產生訊號S1，且電晶體PM3的控制端接收預設電壓VP。電晶體PM4的第一端耦接至電晶體PM3的控制端並接收預設電壓VP，電晶體PM4的第二端耦接至電晶體PM3的第二端，且電晶體PM4的控制端耦接至節點N1以及電晶體PM3的第一端。藉由上述設置方式，比較器220可輸出節點N1的位準與預設電壓VP中具有較高位準的一者為訊號S1。例如，若節點N1的位準高於預設電壓VP，電晶體PM3導通且電晶體PM4關斷，以將節點N1上的電壓輸出為訊號S1。或者，若預設電壓VP高於節點N1的位準，電晶體PM3關斷且電晶體PM4導通，以將預設電壓VP輸出為訊號S1。

電晶體PM2經由濾波電路240接收電源電壓VDD2，並根據控制節點NC的位準選擇性地導通以傳輸所接收到的電源電壓VDD2至節點N1。換言之，當電晶體PM2導通時，節點N1的位準相當於電源電壓VDD2。於一些實施例中，濾波電路240可濾除電源電壓VDD2上的雜訊。詳細而言，電晶體PM2的第一端耦接至濾波電路240，電晶體PM2的第二端耦接至節點N1，且電晶體PM2的控制端耦接至控制節點NC。在一些實施例中，電晶體PM2的預設狀態為導通（即在未上電的狀態時，控制節點NC為低位準）。

在一些實施例中，比較電路120可依據電源電壓VDD1與電源電壓VDD2決定當前工作模式。例如，電源電壓VDD1、電源電壓VDD2、工作模式以及控制訊號SC1的對應關係可如下表所示：

工作模式	VDD1	VDD2	SC1
第一模式	1.8伏特	1.8伏特	0伏特
第二模式	3.3伏特	1.8伏特	3.3伏特

如上表所示，在第一模式中，電源電壓VDD1與電源電壓VDD2皆設置為1.8伏特。由於電晶體PM2預設為導通，使得節點N1的位準為1.8伏特。響應節點N1的位準，電晶體PM3導通以將節點N1上的電壓輸出為訊號S1。由於訊號S1的位準接近於電源電壓VDD1（例如皆為1.8伏特），使得電晶體PM1不導通。於此條件下，下拉電阻R1拉低電晶體PM1的第二端的位準至地，以產生具有低位準（即0伏特）的控制訊號SC1。或者，在第二模式中，電源電壓VDD1設置為3.3伏特且電源電壓VDD2設置為1.8伏特。於此條件下，電晶體PM3導通以將節點N1上的電壓輸出為訊號S1。由於訊號S1的位準（例如為1.8伏特）低於電源電壓VDD1，使得電晶體PM1導通而輸出具有高位準（即3.3伏特）的控制訊號SC1。換言之，比較電路120可根據電源電壓VDD1的改變偵測當前工作模式，並據此輸出具有對應位準的控制訊號SC1。

在一些應用中，比較電路120可基於系統中的暫存器電路（未示出）所輸出的配置訊號SP來進行運作，以決定當前的工作模式。例如，該配置訊號SP可經由位準轉換後再輸入至控制節點NC。一般而言，暫存器電路需在系統的核心（core）電路上電後才開始運作而輸出配置訊號SP。在此些應用中，比較電路120可在核心電路未上電前依據電源電壓VDD1的改變來決定當前工作模式，且比較電路120的操作不會與配置訊號SP相衝突。於一些實施例中，配置訊號SP、電源電壓VDD1、電源電壓VDD2、工作模式以及控制訊號SC1的對應關係可如下表所示：

工作模式	VDD1	VDD2	SC1	SP
第一模式	1.8伏特	1.8伏特	0伏特	邏輯值1
第二模式	3.3伏特	1.8伏特	3.3伏特	邏輯值0
非預期模式1	1.8伏特	1.8伏特	1.8伏特	邏輯值0
非預期模式2	3.3伏特	1.8伏特	3.3伏特	邏輯值1

由於電晶體PM2在上電過程中預設為導通，故在電源電壓VDD2上電後，節點N1的位準會拉升至電源電壓VDD2。因此，在電晶體PM2收到具有邏輯值1的配置訊號SP而關閉，或是在電晶體PM2收到具有邏輯值0的配置訊號SP而維持導通後，比較電路120的操作仍與先前相同。據此，應可理解比較電路120的操作不會與現有的模式配置訊號（即配置訊號SP）相衝突。

此外，在一些非預期的情形下，配置訊號SP可能會出現錯誤，但比較電路120仍可確保上電過程的可靠性。例如，在上表中的非預期模式1中，電源電壓VDD1與電源電壓VDD2皆設置為1.8伏特，但配置訊號SP錯誤地設置為邏輯值0。於此條件下，控制訊號SC1的位準為1.8伏特。若在後續的操作中電源電壓VDD1修正為3.3伏特（其為正確對應於具有邏輯值0的配置訊號SP的位準），控制訊號SC1的位準可回復到3.3伏特。或者，在非預期模式2中，電源電壓VDD1設置為3.3伏特且電源電壓VDD2設置為1.8伏特，但配置訊號SP錯誤地設置為邏輯值1。於此條件下，控制訊號SC1的位準為3.3伏特。若在後續的操作中電源電壓VDD1修正為1.8伏特（其為正確對應於具有邏輯值1的配置訊號SP的位準），控制訊號SC1的位準可跟著回復到1.8伏特。

在一些相關技術中，電路的工作模式是透過系統的配置訊號切換，在切換過程中該配置訊號與電源電壓上電的順序有一定的限制。相較於上述相關技術，比較電路120可透過偵測電源電壓VDD1與電源電壓VDD2的變化來自主地決定工作模式，並可兼容系統的控制訊號（即配置訊號VP）進行運作，且配置訊號VP相對於電源電壓VDD1與電源電壓VDD2的變化無特別限制。於一些選擇性的實施例中，比較電路120可更包含反相器（未示出），其可由電源電壓VDD2供電，並根據控制訊號SC1產生圖1中的控制訊號SC2。

圖2B為根據本案一些實施例繪製圖1中的比較電路120的示意圖。相較於圖2A的例子，於此例中，比較電路120更進一步地包含電晶體NM1。電晶體NM1的第一端（例如為汲極）耦接至節點N1，電晶體NM1的第二端（例如為源極）耦接至地，且電晶體NM1的控制端（例如為閘極）耦接至控制節點NC，並接收上電控制訊號SPC。電晶體NM1可根據上電控制訊號SPC選擇性地導通，以下拉節點N1的位準至地。於一些實施例中，上電控制訊號SPC可為GPIO介面電路中用來指示電源電壓VDD1與電源電壓VDD2上電的訊號。

藉由設置電晶體NM1，可進一步增加上電過程的穩定性。例如，當電源電壓VDD1由0伏特瞬間切換至3.3伏特（或是1.8伏特）時，上電控制訊號SPC為邏輯值1。於此條件下，電晶體NM1導通而將節點N1的位準下拉至地，且電晶體PM4會導通而輸出預設電壓VP為訊號S1，以導通電晶體PM1。如此，在上電的暫態過程中，控制訊號SC1的位準可維持於相同於電源電壓VDD1。在電源電壓VDD1與電源電壓VDD2的位準穩定後，上電控制訊號SPC被解除並具有邏輯值0。此時，比較電路120可基於電源電壓VDD1與電源電壓VDD2決定工作模式。

圖3為根據本案一些實施例繪製圖1中的電壓轉換電路140的示意圖。電壓轉換電路140包含電晶體PM5、傳輸電路320以及緩衝器電路340。電晶體PM5的第一端接收電源電壓VDD1，電晶體PM5的第二端耦接至低壓差穩壓器100B的輸出端（其用以產生輸出電壓VO），且電晶體PM5的控制端接收控制訊號SC1。電晶體PM5根據控制訊號SC1選擇性地導通，以拉升輸出電壓VO的位準至電源電壓VDD1以產生電壓V1。於一些實施例中，電晶體PM5具有較大的尺寸以具有較強的上拉能力。傳輸電路320根據控制訊號SC1產生控制訊號SC2。於一些實施例中，傳輸電路320可由串聯耦接的傳輸閘與反相器實施。緩衝器電路340經由電壓V1供電，並根據控制訊號SC2產生電壓V2。例如，緩衝器電路340包含偶數個反相器，該些反相器經由電壓V1供電以根據控制訊號SC2產生電壓V2。

在一些實施例中，前述的第一模式可為旁路模式，在此模式下，電晶體PM5導通，使得電壓V1維持為相同於電源電壓VDD1（例如為1.8伏特），且電壓V1相同於電壓V2。在一些實施例中，前述的第二模式可為低壓差穩壓器模式，在此模式下，電晶體PM5不導通，使得電壓V1相同於輸出電壓VO，且不同於電壓V2（例如為0伏特）。如此，可滿足GPIO介面電路中的多電壓位準的需求。

圖4A為根據本案一些實施例繪製圖1的訊號輸出電路160的示意圖。訊號輸出電路160包含位準轉換電路420、位準轉換電路440、多個電晶體PM6～PM7以及多個電晶體NM2～NM3。位準轉換電路420調整數位訊號SD的位準以產生訊號S11。位準轉換電路440調整數位訊號SD的位準以產生訊號S12。在一些實施例中，在第二模式下，位準轉換電路420與位準轉換電路440可將數位訊號SD的高位準調整至1.8伏特，並在第二模式下將該位準自1.8伏特進一步調整至3.3伏特，以分別產生訊號S11與訊號S12。電晶體PM6接收電源電壓VDD1，並根據訊號S11選擇性導通。電晶體PM7耦接至輸出節點NO與電晶體PM6之間，並經由電壓V2偏壓以經由輸出節點NO輸出數位輸出訊號SDO。電晶體NM2耦接至輸出節點NO並經由電壓V1偏壓。電晶體NM3耦接至電晶體NM2與地之間，並根據訊號S12選擇性導通。

詳細而言，電晶體PM6的第一端接收電源電壓VDD1，電晶體PM6的第二端耦接至電晶體PM7的第一端，且電晶體PM6的控制端耦接至位準轉換電路420以接收訊號S11。電晶體PM7的第二端耦接至輸出節點NO並產生數位輸出訊號SDO，且電晶體PM7的控制端接收電壓V2。電晶體NM2的第一端耦接至輸出節點NO，電晶體NM2的第二端耦接至電晶體NM3的第一端，且電晶體NM2的控制端接收電壓V1。電晶體NM3的第二端耦接至地，且電晶體NM3的控制端耦接至位準轉換電路440以接收訊號S12。藉由上述設置方式，多個電晶體PM6、PM7、NM2與NM3以及多個位準轉換電路420與440可操作為一位準調整電路，其可將數位訊號SD的位準調整至對應於當前工作模式的位準，並據此產生數位輸出訊號SDO。

圖4B為根據本案一些實施例繪製圖1的訊號輸出電路160的示意圖。相較於圖4A的例子，於此例中，訊號輸出電路160更用以根據數位輸出訊號SDO產生偏壓電壓VB1以及偏壓電壓VB2，並利用偏壓電壓VB1與偏壓電壓VB2來偏壓直接連接於輸出節點NO的多個電晶體（例如為電晶體PM8與電晶體NM4），以降低數位輸出訊號SDO對低壓差穩壓器100B的影響。

例如，相較於圖4A，圖4B的訊號輸出電路160更包含電晶體PM8、電晶體NM4、控制電路460以及控制電路480。電晶體PM8耦接至電晶體PM7與輸出節點NO之間，並根據偏壓電壓VB2導通。電晶體NM4耦接至輸出節點NO與電晶體NM2之間，並根據偏壓電壓VB1導通。詳細而言，電晶體PM8的第一端耦接至電晶體PM7的第二端，電晶體PM8的第二端耦接至輸出節點NO，且電晶體PM8的控制端接收偏壓電壓VB2。電晶體NM4的第一端耦接至輸出節點NO，電晶體NM4的第二端耦接至電晶體NM2的第一端，且電晶體NM4的控制端接收偏壓電壓VB1。

控制電路460將數位輸出訊號SDO與電壓V2中具有較低位準的一者輸出為偏壓電壓VB2，並根據控制訊號SC2選擇性地將偏壓電壓VB2的位準調整至電壓V2。控制電路460包含多個電晶體NM5～NM7。電晶體NM5與電晶體NM6操作為比較器（類似於圖2A中的比較器220），其可比較數位輸出訊號SDO與電壓V2，以輸出兩者中具有較低位準的一者為偏壓電壓VB2。電晶體NM7根據控制訊號SC2選擇性地導通以將電壓V2輸出為偏壓電壓VB2。類似地，控制電路480將數位輸出訊號SDO與電壓V1中具有較高位準的一者輸出為偏壓電壓VB1，並根據控制訊號SC1選擇性地將偏壓電壓VB1的位準調整至電壓V1。控制電路480包含多個電晶體PM9～PM11。電晶體PM9與電晶體PM10操作為比較器（類似於圖2A中的比較器220），其可比較數位輸出訊號SDO與電壓V1，以輸出兩者中具有較高位準的一者為偏壓電壓VB1。電晶體PM11根據控制訊號SC1選擇性地導通以將電壓V1輸出為偏壓電壓VB1。於此例中，多個電晶體PM6～PM8與NM2～NM4以及多個位準轉換電路420與440可操作為前述的位準調整電路來產生數位輸出訊號SDO。

在圖4A的例子中，電晶體PM7以及電晶體NM2直接連接到輸出節點NO。若數位輸出訊號SDO的切換頻率很高，數位輸出訊號SDO可能會經由寄生電容耦合至電晶體PM7以及電晶體NM2的多個控制端，進而影響到低壓差穩壓器100B產生的輸出電壓VO。為改善上述問題，可藉由設置電晶體PM8與電晶體NM3來進一步隔離數位輸出訊號SDO之耦合，以使輸出電壓VO可更為穩定。此外，在第一模式下，電晶體PM11導通以傳輸電壓V1為偏壓電壓VB1。在第二模式中，偏壓電壓VB1為數位輸出訊號SDO以及電壓V1中具有較低位準的一者。如此，可使電晶體PM8更充分地導通。類似地，在第一模式下，電晶體NM7導通以傳輸電壓V2為偏壓電壓VB2。在第二模式中，偏壓電壓VB2為數位輸出訊號SDO以及電壓V1中具有較高位準的一者，以使電晶體NM4可更充分地導通。

在上述各實施例中，多個電晶體NM1～NM7為N型電晶體，且多個電晶體PM1～PM11為P型電晶體。上述各個電晶體可由金屬氧化物場效電晶體（MOSFET）實施，但本案並不以此為限。可實施類似操作的各種類型或導電型式之電晶體皆為本案所涵蓋的範圍。此外，在上述各實施例中提及的電壓數值僅用於示例，本案並不以上述提到的電壓數值為限。

綜上所述，本案一些實施例中的輸出電路與比較電路可根據電源電壓的變動偵測當前工作模式並提高系統在上電過程中的運作可靠度，並可進一步於訊號輸出電路中加入隔離訊號的機制來降低訊號切換的影響。

雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100:輸出電路 100A:分壓電路 100B:低壓差穩壓器 120:比較電路 140:電壓轉換電路 160:訊號輸出電路 220:比較器 240:濾波電路 320:傳輸電路 340:緩衝器電路 420,440:位準轉換電路 460,480:控制電路 N1:節點 NC:控制節點 NM1~NM7:電晶體 NO:輸出節點 PM1~PM11:電晶體 R1:下拉電阻 S1,S11,S12:訊號 SC1,SC2:控制訊號 SD:數位訊號 SDO:數位輸出訊號 SP:配置訊號 SPC:上電控制訊號 V1,V2:電壓 VB1,VB2:偏壓電壓 VDD1,VDD2:電源電壓 VO:輸出電壓 VP:預設電壓

［圖1］為根據本案一些實施例繪製一種輸出電路的示意圖； ［圖2A］為根據本案一些實施例繪製圖1中的比較電路的示意圖； ［圖2B］為根據本案一些實施例繪製圖1中的比較電路的示意圖； ［圖3］為根據本案一些實施例繪製圖1中的電壓轉換電路的示意圖； ［圖4A］為根據本案一些實施例繪製圖1的訊號輸出電路的示意圖；以及 ［圖4B］為根據本案一些實施例繪製圖1的訊號輸出電路的示意圖。

100:輸出電路

100A:分壓電路

100B:低壓差穩壓器

120:比較電路

140:電壓轉換電路

160:訊號輸出電路

SC1,SC2:控制訊號

SD:數位訊號

SDO:數位輸出訊號

V1,V2:電壓

VDD1,VDD2:電源電壓

VO:輸出電壓

VP:預設電壓

Claims (15)

1. 一種輸出電路，包含： 一比較電路，基於一第一電源電壓與一第二電源電壓偵測一工作模式並產生一第一控制訊號； 一電壓轉換電路，根據該第一控制訊號調整來自一低壓差穩壓器的一輸出電壓的位準以產生一第一電壓，並根據該第一控制訊號與該第一電壓產生一第二電壓；以及 一訊號輸出電路，根據該第一電壓、該第二電壓與該第一電源電壓調整一數位訊號的位準以產生對應於該工作模式的一數位輸出訊號。
2. 如請求項1之輸出電路，其中該比較電路包含： 一濾波電路； 一第二電晶體，經由該濾波電路接收該第二電源電壓，並根據一控制節點的位準選擇性地導通以傳輸該第二電源電壓至一第一節點； 一比較器，比較該第一節點的位準與一預設電壓以產生一第一訊號，其中該預設電壓為對該第一電源電壓進行分壓所產生； 一第一電晶體，根據該第一訊號選擇性導通以將該第一電源電壓輸出為該第一控制訊號；以及 一下拉電阻，耦接於該第一電晶體與地之間。
3. 如請求項2之輸出電路，其中該比較器輸出該第一節點的位準與該預設電壓中具有較高位準的一者為該第一訊號。
4. 如請求項2之輸出電路，其中該比較器包含： 一第三電晶體，其中該第三電晶體的第一端耦接至該第一節點，該第三電晶體的第二端產生該第一訊號，且該第三電晶體的控制端接收該預設電壓；以及 一第四電晶體，其中該第四電晶體的第一端接收該預設電壓，該第四電晶體的第二端耦接至該第三電晶體的第二端，且該第四電晶體的控制端耦接至該第一節點。
5. 如請求項2之輸出電路，其中該比較電路更包含： 一第三電晶體，根據一上電控制訊號選擇性地導通，以下拉該控制節點的位準至地。
6. 如請求項1之輸出電路，其中該電壓轉換電路包含： 一電晶體，根據該第一控制訊號選擇性地導通，以拉升該輸出電壓的位準至該第一電源電壓以產生該第一電壓； 一傳輸電路，根據該第一控制訊號產生一第二控制訊號，其中該第二控制訊號與該第一控制訊號為邏輯互補；以及 一緩衝器電路，經由該第一電壓供電，並根據該第二控制訊號產生該第二電壓。
7. 如請求項1之輸出電路，其中該訊號輸出電路包含： 一第一位準轉換電路，調整該數位訊號的位準以產生一第一訊號； 一第二位準轉換電路，調整該數位訊號的位準以產生一第二訊號； 一第一電晶體，接收該第一電源電壓，並根據該第一訊號選擇性導通； 一第二電晶體，經由該第二電壓偏壓，該第二電晶體之一第一端耦接至該第一電晶體，該第二電晶體之一第二端耦接至一輸出節點以輸出該數位輸出訊號； 一第三電晶體，經由該第一電壓偏壓，並耦接至該輸出節點；以及 一第四電晶體，根據該第二訊號選擇性導通，該第四電晶體之一第一端耦接至該第三電晶體，該第四電晶體之一第二端耦接至地。
8. 如請求項7之輸出電路，其中該訊號輸出電路更包含： 一第五電晶體，耦接於該第二電晶體與該輸出節點之間，並經由一第一偏壓電壓導通；以及 一第六電晶體，耦接於該輸出節點與該第三電晶體之間，並經由一第二偏壓電壓導通。
9. 如請求項8之輸出電路，其中該電壓轉換電路更根據該第一控制訊號產生一第二控制訊號，且該訊號輸出電路更包含： 一第一控制電路，輸出該數位輸出訊號與該第二電壓中具有較低位準的一者為該第一偏壓電壓，並根據該第二控制訊號選擇性地將該第一偏壓電壓的位準調整至該第二電壓；以及 一第二控制電路，輸出該數位輸出訊號與該第一電壓中具有較高位準的一者為該第二偏壓電壓，並根據該第一控制訊號選擇性地將該第二偏壓電壓的位準調整至該第一電壓。
10. 如請求項9之輸出電路，其中該第一控制電路包含： 一比較器，輸出該數位輸出訊號與該第二電壓中具有較低位準的該者為該第一偏壓電壓；以及 一第七電晶體，根據該第二控制訊號選擇性地導通以傳輸該第二電壓為該第一偏壓電壓。
11. 如請求項1之輸出電路，其中該訊號輸出電路經由一輸出節點輸出該數位輸出訊號，並更根據該數位輸出訊號產生一第一偏壓電壓與一第二偏壓電壓，以利用該第一偏壓電壓與該第二偏壓電壓對在該訊號輸出電路中直接連接至該輸出節點的複數個電晶體進行偏壓。
12. 一種比較電路，其用以依據一第一電源電壓與一第二電源電壓以偵測一工作模式，且該比較電路包含： 一濾波電路； 一第二電晶體，經由該濾波電路接收該第二電源電壓，並根據一控制節點的位準選擇性地導通以傳輸該第二電源電壓至一第一節點； 一比較器，比較該第一節點的位準與一預設電壓以產生一第一訊號，其中該預設電壓為對該第一電源電壓進行分壓所產生； 一第一電晶體，根據該第一訊號選擇性導通以將該第一電源電壓輸出為該第一控制訊號；以及 一下拉電阻，耦接於該第一電晶體與地之間。
13. 如請求項12之比較電路，更包含： 一第三電晶體，根據一上電控制訊號選擇性地導通，以下拉該控制節點的位準至地。
14. 一種輸出電路，包含： 一電壓轉換電路，根據一第一控制訊號調整來自一低壓差穩壓器的一輸出電壓的位準以產生一第一電壓，並根據該第一控制訊號與該第一電壓產生一第二電壓； 一位準調整電路，根據該第一電壓、該第二電壓、一第一偏壓電壓、一第二偏壓電壓以及一第一電源電壓調整一數位訊號的位準以產生一數位輸出訊號；以及 複數個控制電路，輸出該數位輸出訊號與該第二電壓中具有較低位準的一者為該第二偏壓電壓，並輸出該數位輸出訊號與該第一電壓中具有較高位準的一者為該第一偏壓電壓。
15. 如請求項14之輸出電路，其中該位準調整電路包含： 一第一位準轉換電路，調整該數位訊號的位準以產生一第一訊號； 一第二位準轉換電路，調整該數位訊號的位準以產生一第二訊號； 一第一電晶體，接收該第一電源電壓，並根據該第一訊號選擇性導通； 一第二電晶體，經由該第二電壓偏壓，該第二電晶體之一第一端耦接至該第一電晶體； 一第三電晶體，耦接於該第二電晶體與一輸出節點之間，並經由該第一偏壓電壓導通，該輸出節點用以輸出該數位輸出訊號； 一第四電晶體，耦接於該輸出節點與一第五電晶體之間，並經由一第二偏壓電壓導通； 該第五電晶體，經由該第一電壓偏壓；以及 一第六電晶體，耦接於該第五電晶體與地之間，並根據該第二訊號選擇性導通。

Images