TWI634407B - 上電控制電路及控制電路 - Google Patents

Abstract

上電控制電路，用以控制一第一輸出開關以及一第二輸出開關。一偵測電路偵測一第一電壓，用以產生一偵測信號予一第一節點。一切換電路接收第一電壓以及一第二電壓，並根據第一節點上的信號，傳送第一或第二電壓至一第二節點。一設定電路耦接第一及第二節點，並根據第二節點的電壓位準，控制第一及第二輸出開關，並產生一回授信號予第一節點。當第一電壓達一第一預設值時，切換電路根據偵測信號傳送第二電壓至第二節點。當第一電壓達第一預設值並且第二電壓達第二預設值時，切換電路根據回授信號傳送第一電壓至第二節點。

Description

上電控制電路及控制電路

本發明係有關於一種控制電路，特別是有關於一種用以控制接合墊(pad)的控制電路。

隨著科技的進步，電子裝置的種類及功能愈來愈多。一般而言，電子裝置內部具有許多積體電路。每一積體電路可能接收許多操作電壓，其中該等操作電壓均不相同。然而，當某一操作電壓未達一目標值時，如果積體電路使用了該操作電壓，則積體電路很容易誤動作並產生錯誤的信號。

本發明提供一種上電控制電路，用以控制一第一輸出開關以及一第二輸出開關，並包括一偵測電路、一切換電路以及一設定電路。偵測電路偵測一第一電壓，用以產生一偵測信號予一第一節點。切換電路接收第一電壓以及一第二電壓，並根據第一節點上的信號，傳送第一或第二電壓至一第二節點。設定電路耦接第一及第二節點，並根據第二節點的電壓位準，控制第一及第二輸出開關，並產生一回授信號予第一節點。當第一電壓達一第一預設值並且第二電壓未達一第二預設值時，切換電路根據偵測信號傳送第二電壓至第二節點。當第一電壓達第一預設值並且第二電壓達第二預設值時，切換電路根據回 授信號傳送第一電壓至第二節點。

本發明另提供一種控制電路，用以控制一接合墊的電壓位準，並包括一第一輸出開關、一第二輸出開關、一核心電路以及一上電控制電路。第一輸出開關用以提供一第一電壓源的電壓予接合墊。第二輸出開關用以提供一接地電壓予接合墊。核心電路耦接第一電壓源及一第二電壓源，並在一正常期間，控制第一及第二輸出開關。上電控制電路耦接第一及第二電壓源，並在一初始期間，控制第一及第二輸出開關。在初始期間，第一及第二電壓源的電壓逐漸上升。上電控制電路包括一偵測電路、一切換電路以及一設定電路。偵測電路偵測第一電壓源的電壓，用以產生一偵測信號予一第一節點。切換電路耦接第一及第二電壓源，並根據第一節點上的信號，傳送第一或第二電壓源的電壓至一第二節點。設定電路耦接第一及第二節點，並根據第二節點的電壓位準，控制第一及第二輸出開關，並產生一回授信號予第一節點。當第一電壓源的電壓達一第一預設值並且第二電壓源的電壓未達一第二預設值時，切換電路根據偵測信號傳送第二電壓源的電壓至第二節點。當第一電壓源的電壓達第一預設值並且第二電壓源的電壓達第二預設值時，切換電路根據回授信號傳送第一電壓源的電壓至第二節點。

110‧‧‧控制電路

120‧‧‧接合墊

111‧‧‧核心電路

112、200‧‧‧上電控制電路

113、114‧‧‧控制開關

115、116‧‧‧輸出開關

117、118‧‧‧電壓源

V1、V2‧‧‧電壓

S_C1~S_C4‧‧‧控制信號

GND‧‧‧接地電壓

P11‧‧‧P型電晶體

N11‧‧‧N型電晶體

P12、Pdet、310、P41~P45、P51~P54‧‧‧P型電晶體

N12、Ndet、320、N41~N45、N51~N54‧‧‧N型電晶體

210‧‧‧偵測電路

220‧‧‧切換電路

230‧‧‧設定電路

ND1、ND2‧‧‧節點

S_DT‧‧‧偵測信號

S_FB‧‧‧回授信號

240‧‧‧設定電路

C‧‧‧電容

300、423、433、511、512、520、530‧‧‧反相器

411、412、421、422、431、432‧‧‧開關

510‧‧‧緩衝器

第1圖為本發明之控制電路的示意圖。

第2圖為本發明之上電控制電路的一方塊示意圖。

第3A圖為本發明之偵測電路的一可能實施例。

第3B圖為本發明之偵測電路的另一可能實施例。

第4A圖為本發明之切換電路的一可能實施例。

第4B圖為本發明之切換電路的另一可能實施例。

第4C圖為本發明之切換電路的另一可能實施例。

第5圖為本發明之設定電路的一可能實施例。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。

第1圖為本發明之控制電路的示意圖。如圖所示，控制電路110耦接接合墊(pad)120，並控制接合墊120的電壓位準。在本實施例中，控制電路110包括一核心電路111、一上電控制電路(power-on control circuit)112、控制開關113、114以及輸出開關115、116。

核心電路111耦接電壓源117及118，用以接收電壓V1與V2。在一正常期間，電壓V1大於一第一預設值並且電壓V2大於一第二預設值。此時，核心電路111根據電壓V1與V2產生控制信號S_C1與S_C2。控制信號S_C1用以導通或不導通輸出開關115，並且控制信號S_C2用以導通或不導通輸出開關116。在本實施例中，當輸出開關115導通時，輸出開關116不導通。因此， 輸出開關115提供電壓V1予接合墊120。然而，當輸出開關116導通時，輸出開關115不導通。此時，輸出開關116提供一接地電壓GND予接合墊120。

然而，在一初始期間，電壓源117及118開始提供電壓V1與V2時，電壓V1與V2係從一初始值(如0V)逐漸上升。當電壓V1尚未達到第一預設值(如0.7V)及/或電壓V2尚未到達第二預設值(如0.9V)時，若核心電路111根據電壓V1與V2產生控制信號S_C1與S_C2時，核心電路111可能同時導通輸出開關115及116，因而造成一漏電流流過輸出開關115及116。在本實施例中，在初始期間，上電控制電路112控制輸出開關115及116，以避免輸出開關115及116同時導通。

如圖所示，上電控制電路112產生控制信號S_C3與S_C4，並透過控制開關113及114不導通輸出開關115及116，但並非用以限制本發明。在其它實施例中，上電控制電路112可能直接控制輸出開關115及116，以避免輸出開關115及116同時被導通。

然而，當電壓V1大於第一預設值並且電壓V2大於第二預設值時，改由核心電路111控制輸出開關115及116。在本實施例中，輸出開關115耦接電壓源117，用以接收電壓V1，並根據控制信號S_C1提供電壓V1予接合墊120。另外，輸出開關116接收接地電壓GND，並根據控制信號S_C2提供接地電壓GND予接合墊120。

在一可能實施例中，輸出開關115係為一P型電晶體P11。P型電晶體P11的閘極接收控制信號S_C1，並耦接控制開 關113。P型電晶體P11的源極耦接電壓源117，用以接收電壓V1。P型電晶體P11的汲極耦接接合墊120。本發明並不限定輸出開關115的電路架構。只要能根據控制信號S_C1提供高位準予接地墊120的電路，均可作為輸出開關115。在其它實施例中，輸出開關115係為一N型電晶體。

另外，輸出開關116係為一N型電晶體N11。如圖所示，N型電晶體N11的閘極接收控制信號S_C2，並耦接控制開關114。N型電晶體N11的源極耦接接地電壓GND。N型電晶體N11的汲極耦接接合墊120。本發明並不限定輸出開關116的電路架構。只要能根據控制信號S_C2提供低位準予接地墊120的電路，均可作為輸出開關116。在其它實施例中，輸出開關116係為一P型電晶體。

在本實施例中，控制開關113係為一P型電晶體P12。P型電晶體P12的閘極接收控制信號S_C3。P型電晶體P12的源極耦接電壓源117，用以接收電壓V1。P型電晶體P12的汲極耦接P型電晶體P11的閘極。本發明並不限定控制開關113的電路架構。只要能根據控制信號S_C3導通或不導通輸出開關115的電路，均可作為控制開關113。在其它實施例中，控制開關113係為一N型電晶體。

在本實施例中，控制開關114係為一N型電晶體N12。N型電晶體N12的閘極接收控制信號S_C4。N型電晶體N12的源極接收接地電壓GND。N型電晶體N12的汲極耦接N型電晶體N11的閘極。本發明並不限定控制開關114的電路架構。只要能根據控制信號S_C4導通或不導通輸出開關116的電路，均可作為控 制開關114。在其它實施例中，控制開關114係為一P型電晶體。

在一初始期間，由於電壓V1未大於第一預設值及/或是電壓V2未大於第二預設值，故上電控制電路112導通控制開關113及114，用以不導通輸出開關115與116。在一正常期間，電壓V1大於第一預設值並且電壓V2大於第二預設值。因此，核心電路111控制輸出開關115與116。此時，上電控制電路112可能不導通控制開關113及114。

在一可能實施例中，在正常期間，電壓源117及118持續增加電壓V1與V2，直到電壓V1達第一目標值並且電壓V2達第二目標值。當電壓V1達第一目標值，電壓V1係作為一輸入輸出電源(I/O power)。當電壓V2達第二目標值，電壓V2可作為一核心電源(core power)。在本實施例中，第一目標值係高於第二目標值。在一可能實施例中，第一目標值約為3.3V，第二目標值約為1.8V。

第2圖為本發明之上電控制電路的一方塊示意圖。如圖所示，上電控制電路200包括，一偵測電路210、一切換電路220及一設定電路230。在本實施例中，偵測電路210耦接節點ND2，並偵測電壓源117的電壓V1，用以產生一偵測信號S_DT予節點ND1。舉例而言，在初始期間，電壓源117逐漸增加電壓V1。當電壓V1達第一預設值(如0.7V)時，偵測電路210將電壓V1傳送至節點ND1。此時，節點ND1可為具有高位準。相反地，當電壓源117的電壓V1尚未達第一預設值時，偵測電路210不傳送電壓源117的電壓V1至節點ND1。本發明並不限定偵測電路210的內部架構。只要能夠偵測電壓V1的電路，均可作為 偵測電路210。

切換電路220耦接電壓源117及118，用以接收電壓V1及V2，並根據節點ND1上的信號，傳送電壓V1或V2至節點ND2。在本實施例中，當節點ND1具有高位準時，切換電路220傳送電壓V2至節點ND2。然而，當節點ND1具有低位準時，切換電路220傳送電壓V1至節點ND2。本發明並不限定切換電路220的內部架構。只要能夠根據節點ND1的位準選擇性地輸出電壓V1或V2至節點ND2的電路，均可作為切換電路220。

設定電路230耦接節點ND1及ND2，並根據節點ND2的電壓位準，產生一回授信號S_FB予節點ND1。在本實施例中，當切換電路220傳送電壓V2予節點ND2時，由於電壓V2尚未達第二預設值(如0.9V)，故節點ND2為低位準。此時，設定電路230輸出高位準的回授信號S_FB至節點ND1。在一可能實施例中，節點ND2的位準相反於回授信號S_FB的位準。舉例而言，當節點ND2為高位準時，回授信號S_FB為低位準。當節點ND2為低位準時，回授信號S_FB為高位準。

由於節點ND1仍為高位準，故切換電路220繼續輸出電壓V2至節點ND2。然而，當電壓V2達第二預設值時，節點ND2的位準將由低位準切換至高位準。因此，設定電路230輸出具有低位準的回授信號S_FB至節點ND1。由於節點ND1為低位準，故切換電路220輸出電壓V1至節點ND2。因此，節點ND2保持在高位準，使得節點ND1維持在低位準。

在本實施例中，當節點ND2為低位準時，設定電路230輸出低位準的控制信號S_C3以及輸出高位準的控制信號S_C4。 因此，第1圖中的控制開關113及114均被導通，用以不導通輸出開關115及116。然而，當節點ND2為高位準時，設定電路230輸出高位準的控制信號S_C3以及輸出低位準的控制信號S_C4。因此，第1圖中的控制開關113及114均不被導通。此時，輸出開關115及116係由核心電路111所控制。

在另一可能實施例中，上電控制電路200更包括一設定電路240。設定電路240用以設定節點ND2的初始位準。在一可能實施例，設定電路240係為一電容C。電容C耦接節點ND2，用以設定節點ND2的初始位準設定在低位準。在本實施例中，節點ND2的初始位準等於接地電壓GND。

第3A圖為本發明之偵測電路的一可能實施例。在本實施例中，偵測電路210係為一P型電晶體Pdet。P型電晶體Pdet的源極耦接電壓源117，用以接收電壓V1。P型電晶體Pdet的汲極輸出偵測信號S_DT，並耦接節點ND1。P型電晶體Pdet的閘極耦接節點ND2。當節點ND2為低位準，並且電壓源117的電壓V1達第一預設值時，P型電晶體Pdet導通，用以將電壓源117的電壓V1傳送至節點ND1。此時，節點ND1為高位準。

第3B圖為本發明之偵測電路的另一可能實施例。在本實施例中，偵測電路210包括一N型電晶體Ndet以及一反相器300。N型電晶體Ndet的汲極耦接電壓源117，用以接收電壓V1。N型電晶體Ndet的源極耦接節點ND1。N型電晶體Ndet的閘極耦接反相器300的輸出端。

反相器300的輸入端耦接節點ND2。反相器330的輸出端耦接N型電晶體Ndet的閘極。在本實施例中，反相器300 包括一P型電晶體310以及一N型電晶體320。P型電晶體310的閘極耦接N型電晶體320的閘極，並作為反相器300的輸入端。P型電晶體310的源極接收電壓源117的電壓V1。P型電晶體310的汲極耦接N型電晶體320的汲極以及N型電晶體Ndet的閘極。N型電晶體320的源極接收接地電壓GND。

當節點ND2為低位準時，P型電晶體310導通，用以導通N型電晶體Ndet。因此，節點ND1的電壓等於電壓源117的電壓V1。當節點ND2為高位準時，N型電晶體320導通，用以不導通N型電晶體Ndet。因此，N型電晶體Ndet不傳送電壓源117的電壓V1予節點ND1。

第4A圖為本發明之切換電路的一可能實施例。在本實施例中，切換電路220包括開關411及412。開關411耦接電壓源118，用以接收電壓V2，並根據節點ND1的位準傳送電壓V2予節點ND2。舉例而言，當節點ND1為低位準時，開關411不傳送電壓V2至節點ND2。當節點ND1為高位準時，開關411傳送電壓V2至節點ND2。在本實施例中，開關411係為一N型電晶體N41。N型電晶體N41的汲極耦接電壓源118，用以接收電壓V2。N型電晶體N41的源極耦接節點ND2。N型電晶體N41的閘極耦接節點ND1。

開關412耦接電壓源117，用以接收電壓V1，並根據節點ND1的位準傳送電壓V1予節點ND2。舉例而言，當節點ND1為低位準時，開關412傳送電壓V1至節點ND2。當節點ND1為高位準時，開關412不傳送電壓V1至節點ND2。在本實施例中，開關412係為一P型電晶體P41。P型電晶體P41的源極接收 電壓源117的電壓V1。P型電晶體P41的汲極耦接節點ND2。P型電晶體P41的閘極耦接節點ND1。

第4B圖為本發明之切換電路220的另一可能實施例。在本實施例中，切換電路220包括開關421以及開關422。開關421接收電壓源118的電壓V2，並根據節點ND1的位準輸出電壓源118的電壓V2至節點ND2。舉例而言，當節點ND1為低位準時，開關421不傳送電壓源118的電壓V2至節點ND2。當節點ND1為高位準時，開關421傳送電壓源118的電壓V2至節點ND2。

如圖所示，開關421包括一P型電晶體P42以及一反相器423。P型電晶體P42的源極耦接電壓源118，用以接收電壓V2。P型電晶體P42的汲極耦接節點ND2，其閘極耦接反相器423的一輸出端。反相器423的一輸入端耦接節點ND1。在本實施例中，反相器423包括一P型電晶體P43以及一N型電晶體N42。P型電晶體P43的源極接收電壓源117的電壓V1，其汲極耦接P型電晶體P42的閘極。P型電晶體P43的閘極耦接節點ND1。N型電晶體N42的汲極耦接P型電晶體P42的閘極。N型電晶體N42的源極接收接地電壓GND。N型電晶體N42的閘極耦接節點ND1。

在本實施例中，開關422接收電壓源117的電壓V1，並根據節點ND1的位準傳送電壓V1至節點ND2。舉例而言，當節點ND1為低位準時，開關422傳送電壓V1至節點ND2。當節點ND1為高位準時，開關422不傳送電壓V1至節點ND2。在一可能實施例中，開關422係為一P型電晶體P44。P型電晶體P44 的源極耦接電壓源117，用以接收電壓V1。P型電晶體P44的汲極耦接節點ND2。P型電晶體P44的閘極耦接節點ND1。

第4C圖為本發明之切換電路的另一可能實施例。在本實施例中，切換電路220包括開關431及432。開關431接收電壓源118的電壓V2，並根據節點ND1的位準傳送電壓V2至節點ND2。舉例而言，當節點ND1為低位準時，開關431不傳送電壓V2至節點ND2。當節點ND1為高位準時，開關431傳送電壓V2至節點ND2。在本實施例中，開關431包括一N型電晶體N43。N型電晶體N43的汲極接收電壓源118的電壓V2。N型電晶體N43的源極耦接節點ND2。N型電晶體N43的閘極耦接節點ND1。

在本實施例中，開關432接收電壓源117的電壓V1，並根據節點ND1的位準，傳送電壓源117的電壓V1至節點ND2。舉例而言，當節點ND1為低位準時，開關432傳送電壓源117的電壓V1至節點ND2。當節點ND1為高位準時，開關432不傳送電壓源117的電壓V1至節點ND2。如圖所示，開關432包括一N型電晶體N44及一反相器433。

N型電晶體N44的汲極接收電壓源117的電壓V1。N型電晶體N44的源極耦接節點ND2。N型電晶體N44的閘極耦接開關432的輸出端。開關432的輸入端耦接節點ND1。在本實施例中，開關432包括一P型電晶體P45以及一N型電晶體N45。P型電晶體P45的源極接收電壓源117的電壓V1，其汲極耦接N型電晶體N44的閘極，其閘極耦接節點ND1。N型電晶體N45的汲極耦接N型電晶體N44的閘極，其源極接收接地電壓GND，其 閘極耦接節點ND1。

第5圖為本發明之設定電路的一可能實施例。設定電路230根據節點ND2的位準，產生回授信號S_FB予節點ND1，並產生控制信號S_C3及S_C4。舉例而言，當節點ND2為低位準時，設定電路230產生低位準的控制信號S_C3及高位準的控制信號S_C4。此時，回授信號S_FB為高位準。當節點ND2為高位準時，設定電路230產生高位準的控制信號S_C3及低位準的控制信號S_C4。此時，回授信號S_FB為低位準。

在本實施例中，設定電路230包括一緩衝器510、反相器520及530。緩衝器510耦接節點ND2，並輸出控制信號S_C3及S_C4，用以控制輸出開關115及116(第1圖)。本發明並不限定緩衝器510的電路架構。在一可能實施例中，緩衝器510包括反相器511及512。反相器511的輸入端耦接節點ND2，其輸出端耦接反相器512的輸入端。反相器512的輸出端耦接反相器520及530的輸入端，並輸出控制信號S_C3。在本實施例中，反相器511包括一P型電晶體P53以及一N型電晶體N53。另外，反相器512包括一P型電晶體P54以及一N型電晶體N54。

P型電晶體P53的源極接收電壓源117的電壓V1，其汲極耦接反相器512的輸入端，其閘極耦接節點ND2。N型電晶體N53的汲極耦接P型電晶體P53的汲極，其源極接收接地電壓GND，其閘極耦接P型電晶體P53的閘極。P型電晶體P54的源極接收電壓源117的電壓V1，其汲極耦接反相器520及530的輸入端，其閘極耦接P型電晶體P53及N型電晶體N53的汲極。N型電晶體N54的汲極耦接P型電晶體P54的汲極，其源極接收接地電 壓GND，其閘極耦接P型電晶體P54的閘極。

反相器520的輸入端接收控制信號S_C3，其輸出端輸出控制信號S_C4。反相器520根據控制信號S_C3，產生控制信號S_C4，用以控制第1圖中的輸出開關116。在本實施例中，當控制信號S_C3為高位準時，控制信號S_C4為低位準。當控制信號S_C3為低位準時，控制信號S_C4為高位準。本發明並不限定反相器520的電路架構。在一可能實施例中，反相器520包括一P型電晶體P52及一N型電晶體N52。P型電晶體P52的源極接收電壓源117的電壓V1，其汲極耦接N型電晶體N52的汲極，用以輸出控制信號S_C4。P型電晶體P52的閘極耦接N型電晶體N52的閘極以及P型電晶體P54的汲極。N型電晶體N52源極接收接地電壓GND。

反相器530的輸入端接收控制信號S_C3，其輸出端輸出回授信號S_FB。在本實施例中，當控制信號S_C3為高位準時，回授信號S_FB為低位準。當控制信號S_C3為低位準時，回授信號S_FB為高位準。如圖所示，反相器530包括一P型電晶體P51以及一N型電晶體N51。P型電晶體P51的源極接收電壓源117的電壓V1，其汲極耦接節點ND1，其閘極耦接P型電晶體P52的閘極。N型電晶體N51的汲極耦接節點ND1，其源極接收接地電壓GND，其閘極耦接P型電晶體P51的閘極。

當電壓源118的電壓V2未達第二預設值時，節點ND2為低位準。因此，設定電路230輸出高位準的回授信號S_FB。此時，控制信號S_C3為低位準，並且控制信號S_C4為高位準。然而，當電壓源118的電壓V2達第二預設值時，節點ND2為高位準，因此，設定電路230輸出低位準的回授信號S_FB。此時，控 制信號S_C3為高位準，並且控制信號S_C4為低位準。

以本案第1圖為例，在電壓源118的電壓V2未達第二預設值時，上電控制電路112藉由控制信號S_C3及S_C4不導通輸出開關115及116，以避免漏電流發生。當電壓源118的電壓V2達第二預設值時，上電控制電路112不再控制輸出開關115及116。此時，由於電壓源117的電壓V1及電壓源118的電壓V2已足以使核心電路111正常工作，故由核心電路111控制輸出開關115及116，用以控制接合墊120的位準。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來，本發明實施例所系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (20)

1. 一種上電控制電路，用以控制一第一輸出開關以及一第二輸出開關，並包括：一偵測電路，偵測一第一電壓，用以產生一偵測信號予一第一節點；一切換電路，接收該第一電壓以及一第二電壓，並根據該第一節點上的信號，傳送該第一或第二電壓至一第二節點；以及一設定電路，耦接該第一及第二節點，並根據該第二節點的電壓位準，控制該第一及第二輸出開關，並產生一回授信號予該第一節點；其中當該第一電壓達一第一預設值並且該第二電壓未達一第二預設值時，該切換電路根據該偵測信號傳送該第二電壓至該第二節點，當該第一電壓達該第一預設值並且該第二電壓達該第二預設值時，該切換電路根據該回授信號傳送該第一電壓至該第二節點。
2. 如申請專利範圍第1項所述之上電控制電路，其中該偵測電路係為一P型電晶體，其源極接收該第一電壓，其汲極耦接該第一節點，其閘極耦接該第二節點。
3. 如申請專利範圍第1項所述之上電控制電路，其中該偵測電路包括：一反相器，具有一輸入端以及一輸出端，其中該輸入端耦接該第二節點；以及 一N型電晶體，其汲極接收該第一電壓，其源極耦接該第一節點，其閘極耦接該輸出端。
4. 如申請專利範圍第1項所述之上電控制電路，其中該切換電路包括：一P型電晶體，其源極接收該第一電壓，其汲極耦接該第二節點，其閘極耦接該第一節點；以及一N型電晶體，其汲極接收該第二電壓，其源極耦接該第二節點，其閘極耦接該第一節點。
5. 如申請專利範圍第1項所述之上電控制電路，其中該切換電路包括：一第一P型電晶體，其源極接收該第一電壓，其汲極耦接該第二節點，其閘極耦接該第一節點；一反相器，其輸入端耦接該第一節點；以及一第二P型電晶體，其源極接收該第二電壓，其汲極耦接該第二節點，其閘極耦接該反相器的一輸出端。
6. 如申請專利範圍第1項所述之上電控制電路，其中該切換電路包括：一反相器，其輸入端耦接該第一節點；一第一N型電晶體，其汲極接收該第一電壓，其源極耦接該第二節點，其閘極耦接該反相器的一輸出端；以及一第二N型電晶體，其汲極接收該第二電壓，其源極耦接該第二節點，其閘極耦接該第一節點。
7. 如申請專利範圍第1項所述之上電控制電路，其中該設定電路包括： 一緩衝器，耦接該第二節點，並輸出一第一控制信號，用以控制該第一輸出開關；一第一反相器，根據該第一控制信號，產生一第二控制信號，用以控制該第二輸出開關；以及一第二反相器，根據該第一控制信號，產生該回授信號。
8. 如申請專利範圍第7項所述之上電控制電路，其中該緩衝器包括：一第三反相器，其輸入端耦接該第二節點；以及一第四反相器，其輸入端耦接該第三反相器的一輸出端，該第四反相器的一輸出端用以輸出該第一控制信號。
9. 如申請專利範圍第7項所述之上電控制電路，其中在一初始期間，該第一控制信號為一第一位準，在一正常期間，該第一控制信號為一第二位準，該第一位準不同於該第二位準。
10. 如申請專利範圍第1項所述之上電控制電路，更包括：一電容，耦接該第二節點，用以設定該第二節點的一初始位準。
11. 一種控制電路，用以控制一接合墊的電壓位準，並包括：一第一輸出開關，提供一第一電壓源的電壓予該接合墊；一第二輸出開關，提供一接地電壓予該接合墊；一核心電路，耦接該第一電壓源及一第二電壓源，並在一正常期間，控制該第一及第二輸出開關；以及一上電控制電路，耦接該第一及第二電壓源，並在一初始期間，控制該第一及第二輸出開關，其中在該初始期間， 該第一及第二電壓源的電壓逐漸上升，該上電控制電路包括：一偵測電路，偵測該第一電壓源的電壓，用以產生一偵測信號予一第一節點；一切換電路，耦接該第一及第二電壓源，並根據該第一節點上的信號，傳送該第一或第二電壓源的電壓至一第二節點；以及一設定電路，耦接該第一及第二節點，並根據該第二節點的電壓位準，控制該第一及第二輸出開關，並產生一回授信號予該第一節點；其中當該第一電壓源的電壓達一第一預設值並且該第二電壓源的電壓未達一第二預設值時，該切換電路根據該偵測信號傳送該第二電壓源的電壓至該第二節點，當該第一電壓源的電壓達該第一預設值並且該第二電壓源的電壓達該第二預設值時，該切換電路根據該回授信號傳送該第一電壓源的電壓至該第二節點。
12. 如申請專利範圍第11項所述之控制電路，其中該偵測電路係為一P型電晶體，其源極耦接該第一電壓源，其汲極耦接該第一節點，其閘極耦接該第二節點。
13. 如申請專利範圍第11項所述之控制電路，其中該偵測電路包括：一反相器，具有一輸入端以及一輸出端，其中該輸入端耦接該第二節點；以及 一N型電晶體，其汲極耦接該第一電壓源，其源極耦接該第一節點，其閘極耦接該輸出端。
14. 如申請專利範圍第11項所述之控制電路，其中該切換電路包括：一P型電晶體，其源極耦接該第一電壓源，其汲極耦接該第二節點，其閘極耦接該第一節點；以及一N型電晶體，其汲極耦接該第二電壓源，其源極耦接該第二節點，其閘極耦接該第一節點。
15. 如申請專利範圍第11項所述之控制電路，其中該切換電路包括：一第一P型電晶體，其源極耦接該第一電壓源，其汲極耦接該第二節點，其閘極耦接該第一節點；一反相器，其輸入端耦接該第一節點；以及一第二P型電晶體，其源極耦接該第二電壓源，其汲極耦接該第二節點，其閘極耦接該反相器的一輸出端。
16. 如申請專利範圍第11項所述之控制電路，其中該切換電路包括：一反相器，其輸入端耦接該第一節點；一第一N型電晶體，其汲極耦接該第一電壓源，其源極耦接該第二節點，其閘極耦接該反相器的一輸出端；以及一第二N型電晶體，其汲極耦接該第二電壓源，其源極耦接該第二節點，其閘極耦接該第一節點。
17. 如申請專利範圍第11項所述之控制電路，其中該設定電路包括： 一緩衝器，耦接該第二節點，並輸出一第一控制信號，用以控制該第一輸出開關；一第一反相器，根據該第一控制信號，產生一第二控制信號，用以控制該第二輸出開關；以及一第二反相器，根據該第一控制信號，產生該回授信號。
18. 如申請專利範圍第17項所述之控制電路，其中該緩衝器包括：一第三反相器，其輸入端耦接該第二節點；以及一第四反相器，其輸入端耦接該第三反相器的一輸出端，其輸出端用以輸出該第一控制信號。
19. 如申請專利範圍第11項所述之控制電路，更包括：一電容，耦接該第二節點，用以設定該第二節點的一初始位準。
20. 如申請專利範圍第11項所述之控制電路，其中在該正常期間，該第一電壓源的電壓大於該第二電壓源的電壓。