KR20050062920A - 전압 제어 발진기 및 이를 적용한 위상고정루프회로 - Google Patents

전압 제어 발진기 및 이를 적용한 위상고정루프회로 Download PDF

Info

Publication number
KR20050062920A
KR20050062920A KR1020030093921A KR20030093921A KR20050062920A KR 20050062920 A KR20050062920 A KR 20050062920A KR 1020030093921 A KR1020030093921 A KR 1020030093921A KR 20030093921 A KR20030093921 A KR 20030093921A KR 20050062920 A KR20050062920 A KR 20050062920A
Authority
KR
South Korea
Prior art keywords
voltage
output
controlled oscillator
differential amplifier
unit delay
Prior art date
Application number
KR1020030093921A
Other languages
English (en)
Inventor
김홍진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030093921A priority Critical patent/KR20050062920A/ko
Publication of KR20050062920A publication Critical patent/KR20050062920A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 전압 제어 발진기 및 이를 적용한 위상 고정 루프회로에 관한 것으로서, 보다 상세하게는 단위지연셀의 차동증폭부의 양 출력단에 인버터를 구비하여 큰 스윙폭을 갖도록 하여 노이즈에 둔감하고 출력 전이 시간을 짧게 만들어 위상잡음을 감소시키는 기술이다. 이를 위한 본 발명은 직렬연결된 복수개의 단위지연셀을 포함하고, 상기 단위지연셀은 서로 위상이 다른 두 입력전압을 수신하여 비교하고 그 결과를 증폭하여 출력하는 차동증폭부와 상기 차동증폭부의 양 출력단에 연결되어 상기 차동증폭부의 구동능력을 보조하고 상기 차동증폭부의 출력전압의 스윙폭을 제어하는 제 1 및 제 2 반전수단을 구비함을 특징으로 한다.

Description

전압 제어 발진기 및 이를 적용한 위상고정루프회로{Voltage controlled oscillator and phase lcoked loop circuit having the same}
본 발명은 전압 제어 발진기 및 이를 적용한 위상 고정 루프회로에 관한 것으로서, 보다 상세하게는 단위지연셀의 차동증폭부의 양 출력단에 인버터를 구비하여 큰 스윙폭을 갖도록 하여 노이즈에 둔감하고 출력 전이 시간을 짧게 만들어 위상잡음을 감소시키는 기술이다.
일반적으로, 전압 제어 발진기(voltage controlled oscillator; VCO)는 전압을 조절하여 주파수를 조절함으로써 원하는 주파수의 출력을 얻는 오실레이터 회로이다.
도 1a는 종래의 인버터 구조의 전압 제어 발진기의 단위지연셀의 회로도이고, 도 1b는 도 1a의 인버터 구조의 전압 제어 발진기의 노이즈 특성을 나타내는 스펙트럼이다.
종래의 인버터 구조의 전압 제어 발진기의 단위지연셀은, 전원전압 VDD와 접지전압 VSS 사이에 피모스 트랜지스터 PM1, PM2 및 엔모스 트랜지스터 NM1, NM2를 연결하여 구성한다.
피모스 트랜지스터 PM1 및 엔모스 트랜지스터 NM2은 외부에서 인가되고 서로 위상이 반전된 전압 VP, VN에 의해 각각 제어되고, 피모스 트랜지스터 PM2 및 엔모스 트랜지스터 NM1는 입력전압 VIN에 의해 제어되어 공통노드를 통해 출력전압 VOUT을 출력한다.
이러한 인버터 구조의 전압 제어 발진기의 단위지연셀은 간단히 구현할 수 있어 고속동작은 가능하나, 셀이 인버터로 구성되어 있어 출력파형은 거의 사각파에 가깝다. 따라서, 이러한 사각파의 출력은 RF 통신시스템의 로컬 오실레이터(Local Oscillator)로 사용하기에는 부적합하며 파워 노이즈나 기판 노이즈에 민감한 단점이 있다.
도 2a는 종래의 차동구조의 전압 제어 발진기의 단위지연셀의 회로도이고, 도 2b는 도 2a의 차동구조의 전압 제어 발진기의 노이즈 특성을 나타내는 스펙트럼이다.
종래의 차동구조의 전압 제어 발진기의 단위지연셀은 피모스 트랜지스터 PM3, PM4 및 엔모스 트랜지스터 NM3 내지 NM5를 구비한다.
엔모스 트랜지스터 NM3, NM4는 각각 차동 입력전압 VIN, VINB에 의해 제어되어 입력전압 VIN이 입력전압 VINB보다 크면 엔모스 트랜지스터 NM3가 엔모스 트랜지스터 NM4보다 더 강하게 턴온된다.
이러한 차동구조의 전압 제어 발진기의 단위지연셀은 파워노이즈와 기판노이즈에 둔감하며 한번 신호를 반전하여 180도의 위상반전을 입력으로하여 사인파 출력을 발생시켜 RF 응용에는 적합하나, 출력전압 VOUT의 스윙이 변화하기 쉽고 출력전압 VOUT의 작은 스윙폭으로 인해 노이즈에 더 많은 영향을 받게되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 차동구조의 전압 제어 발진기의 양 출력단에 인버터를 구비하여 출력전압을 풀스윙이 가능하게 하여 노이즈에 둔감하고, 출력 전이 시간을 줄여 위상잡음 특성을 개선시킨 전압 제어 발진기를 제공하는데 있다.
또한, 본 발명의 다른 목적은 상기 전압 제어 발진기를 적용한 위상 고정 루프 회로를 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명은 복수개의 단위지연셀을 직렬로 연결하여 구비하되, 상기 단위지연셀은 서로 위상이 다른 두 입력전압을 수신하여 비교하고 그 결과를 증폭하여 출력하는 차동증폭부와 상기 차동증폭부의 양 출력단에 연결되어 상기 차동증폭부의 구동능력을 보조하고 상기 차동증폭부의 출력전압의 스윙폭을 제어하는 제 1 및 제 2 반전수단를 포함하여 구성된다.
또한, 본 발명은 입력주파수와 출력주파수의 위상차를 비교하여 위상차에 따른 신호를 출력하는 위상비교부와, 상기 위상비교부의 출력신호를 수신하여 차지펌핑하는 차지 펌프와, 상기 차지펌프의 출력을 수신하여 필터링하는 저주파 필터와, 상기 저주파 필터의 출력을 수신하여 주파수를 조절함으로써 원하는 주파수를 출력하는 전압 제어 발진기와 상기 전압 제어 발진기의 출력 주파수를 분주하는 프리스칼라 및 디바이더를 구비하되,
상기 전압 제어 발진기는 복수개의 단위지연셀을 직렬로 연결하여 구비하고,
상기 단위지연셀은 서로 위상이 다른 두 입력전압을 수신하여 비교하고 그 결과를 증폭하여 출력하는 차동증폭부와, 상기 차동증폭부의 양 출력단에 연결되어 상기 차동증폭부의 구동능력을 보조하고 상기 차동증폭부의 출력전압의 스윙폭을 제어하는 제 1 및 제 2 반전수단를 포함하여 구성함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 전압 제어 발진기의 구성도이다.
전압 제어 발진기는 복수개의 단위지연셀(10)을 직렬 연결하여 피드백 구조를 이룬다. 도 3의 전압 제어 발진기는 차동 구조의 링 오실레이터로서, 마지막 단에서 180°위상반전을 시켜준다. 단위지연셀(10)의 수는 많을수록 노이즈 특성이 악화되므로 본 발명에서는 4개의 단위지연셀(10)로 구현된 예시를 보인다. 여기서, 전압 제어 발진기는 주파수 가변범위가 넓은 링타입을 사용하는 것이 바람직하다.
도 4는 도 3의 단위지연셀(10)의 세부 회로도이다.
단위지연셀(10)은 위상이 다른 두 입력전압 VIN+, VIN-을 비교하여 그 비교값을 증폭하여 출력하는 차동증폭부(12)와 차동증폭부(12)의 양 출력단에 연결되는 인버터(11, 13)로 구성된다.
인버터(11)는 전원전압 VDD과 접지전압 VSS 사이에 연결되고 입력전압 VIN+에 의해 제어되는 피모스 트랜지스터 PM5와 엔모스 트랜지스터 NM6로 구성되고, 피모스 트랜지스터 PM5와 엔모스 트랜지스터 NM6의 공통노드를 통해 출력전압 VOUT- 이 출력된다.
차동증폭부(12)는 위상이 서로 다른 입력신호 VIN-, VIN+를 입력으로 하여 차동 증폭한 후 각각 위상이 서로 다른 출력전압 VOUT+, VOUT-을 출력한다. 이를 위해 차동증폭부(12)는 피모스 트랜지스터 PM6 내지 PM9와 엔모스 트랜지스터 NM7 내지 NM10으로 구성되며, 엔모스 트랜지스터 NM7는 입력전압 VIN+에 의해 제어되고, 엔모스 트랜지스터 NM8는 입력전압 VIN-에 의해 제어된다.
엔모스 트랜지스터 NM9의 드레인은 엔모스 트랜지스터 NM7, NM8의 소스에 연결되고 소스는 접지전압이 인가되며 게이트에는 전압 VN이 인가된다. 엔모스 트랜지스터 NM10의 드레인과 게이트는 엔모스 트랜지스터 NM9의 드레인에 연결되고 소스는 접지전압이 인가된다. 여기서, 엔모스 트랜지스터 NM10는 드레인단이 플로팅되는 것을 방지하기 위한 것이다.
피모스 트랜지스터 PM6 내지 PM9의 소스에는 전원전압 VDD이 인가되고, 피모스 트랜지스터 PM6, PM7의 드레인은 엔모스 트랜지스터 NM7의 드레인에 연결되며, 피모스 트랜지스터 PM8, PM9의 드레인은 엔모스 트랜지스터 NM8의 드레인에 연결된다. 피모스 트랜지스터 PM6, PM9의 게이트와 드레인이 각각 공통연결되고, 피모스 트랜지스터 PM7, PM8의 게이트에는 전압 VP가 인가된다.
여기서, 피모스 트랜지스터 PM6, PM8은 전원전압 VDD에 대하여 소정의 전압 강하가 발생되도록 하는 부하의 기능을 하고, 피모스 트랜지스터 PM7, PM8는 전압제어신호 VP에 의해 제어되어 피모스 트랜지스터 PM6, PM8의 빠른 턴온 동작을 돕는다.
인버터(13)는 전원전압 VDD과 접지전압 VSS 사이에 연결되고 입력전압 VIN- 의해 제어되는 피모스 트랜지스터 PM10와 엔모스 트랜지스터 NM11로 구성되고, 피모스 트랜지스터 PM10와 엔모스 트랜지스터 NM11의 공통노드를 통해 출력전압 VOUT+ 이 출력된다.
이하, 단위지연셀의 동작을 설명하기로 한다.
차동증폭부(12)의 각각의 입력단으로 입력되는 입력전압 VIN+이 입력전압 VIN-보다 상대적으로 크면 엔모스 트랜지스터 NM7가 엔모스 트랜지스터 NM8보다 강하게 턴온되어 각각의 출력단을 통해 하이레벨의 출력전압 VOUT+과 로우레벨의 출력전압 VOUT-이 출력된다.
반면에, 입력전압 VIN+이 입력전압 VIN-보다 상대적으로 작으면 엔모스 트랜지스터 NM7가 엔모스 트랜지스터 NM8보다 약하게 턴온되어 각 출력단을 통해 로우레벨의 출력전압 VOUT+과 하이레벨의 출력전압 VOUT-이 출력된다.
이때, 입력전압 VIN+에 의해 엔모스 트랜지스터 NM7가 턴온되면 경로 ①을 통해 전류가 흐르게 되고, 입력전압 VIN+이 엔모스 트랜지스터 NM7의 문턱전압(Vt) 보다 높아지면 엔모스 트랜지스터 NM6가 턴온되어 경로 ②를 통해 전류가 흐르게 된다. 따라서, 경로 ①, ②를 통해 전류가 흐르게 되어 출력전이 시간이 빨라진다.
한편, 입력전압 VIN-에 의해 엔모스 트랜지스터 NM8의 게이트에 인가되면 엔모스 트랜지스터 NM8가 턴오프되고, 피모스 트랜지스터 PM9가 턴온되어 경로 ③로 전류가 흐르게 된다. 입력전압 VIN-이 피모스 트랜지스터 PM10의 문턱전압보다 높아지면 피모스 트랜지스터 PM10를 턴온시켜 경로 ④를 통해 전류가 흐르게 된다. 따라서, 경로 ③, ④를 통해 전류가 흐르게 되어 출력전이 시간이 빨라진다.
이와같이, 출력전이 시간을 빠르게 하여 위상잡음 특성을 개선할 수 있고, 인버터(11, 13)를 이용하여 출력전압 VOUT-, VOUT+이 큰 스윙폭을 갖도록 제어함으로써 노이즈 특성을 향상시킬 수 있다.
이렇게 개선된 단위지연셀을 복수개를 구비함으로써 전압 제어 발진기(VCO)의 노이즈 특성을 개선시킬 수 있다.
도 5는 종래기술과 본 발명의 출력전압 VOUT의 스윙폭을 비교하기 위한 그래프이다.
도 5에 도시한 바와 같이, 종래기술에 따른 출력전압 VOUT의 스윙폭(B)은 0.9V로 작은데 비하여 본 발명에 따른 출력전압 VOUT의 스윙폭(A)은 2.5V(전원전압 VDD에서 접지전압 VSS의 폭)로 훨씬 큼을 알 수 있다.
이처럼 출력전압 VOUT의 스윙폭이 커짐에 따라 노이즈가 발생하더라도 출력에 덜 영향을 미치게 되므로 노이즈 특성이 강화된다.
도 6은 본 발명의 실시예에 따른 전압 제어 발진기의 노이즈 특성을 나타내는 스펙트럼으로서 2.4GHz 대역에서 실험한 결과를 도시하고 있다. 도 6의 스펙트럼은 도 1b 및 도 2b의 종래의 전압 제어 발진기의 스펙트럼에 비하여 노이즈 특성이 우수함을 알 수 있다.
도 7은 본 발명에 따른 전압 제어 발진기를 적용한 위상 고정 루프(Phase Lcoked Loop; 이하, PLL이라 함)의 블록도이다.
PLL은 위상 주파수 디텍터(Phase Frequency Detector;이하, PFD라 함;100)차지펌프(charge pump; 200), 로우패스필터(Low Pass Filter; 이하, LPF; 300), 전압 제어 발진기(Voltage controlled oscillator; 이하, VCO라 함; 400), 디바이더(divider; 500), 및 프리스칼라(pre-scaler; 600)로 구성된다.
PFD(100)는 입력 주파수 fi와 출력 주파수의 위상차를 비교하여 위상차만큼 업신호 UP와 다운신호 DOWN를 발생하고, 차지펌프(200)는 PFD(100)로부터 업신호 UP 및 다운신호 DOWN를 수신하여 VCO(400)를 제어하는 신호를 출력한다.
LPF(300)는 차지펌프(200)로부터 수신한 신호를 필터링하고 전체 시스템의 차수를 결정하며, VCO(400)는 LPF(300)로부터 수신한 신호의 전압을 제어하여 출력주파수 f0를 제어하여 출력한다. 디바이더(500) 및 프리스칼라(600)는 출력 주파수 f0를 분주시킨다.
이와같이, 본 발명에 따른 전압 제어 발진기는 PLL에 적용시킬 수 있을 뿐만 아니라, 클럭 리커버리(Clock recovery) 회로에도 적용될 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 차동증폭부의 출력전압의 스윙폭을 크게하여 노이즈에 둔감하게 하고, 출력 전이 시간을 짧게하여 위상잡음 특성을 개선시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.
도 1a는 종래의 인버터 구조의 전압 제어 발진기의 단위지연셀의 회로도.
도 1b는 종래의 인버터 구조의 전압 제어 발진기의 노이즈 특성을 나타내는 스펙트럼.
도 2a는 종래의 차동구조의 전압 제어 발진기의 단위지연셀의 회로도.
도 2b는 종래의 차동구조의 전압 제어 발진기의 노이즈 특성을 나타내는 스펙트럼.
도 3은 본 발명의 실시예에 따른 전압 제어 발진기의 구성도.
도 4는 도 3의 단위지연셀의 세부 회로도.
도 5는 종래기술과 본 발명의 출력전압의 스윙폭을 비교하기 위한 그래프.
도 6은 본 발명의 실시예에 따른 전압 제어 발진기의 노이즈 특성을 나타내는 스펙트럼.
도 7은 본 발명에 따른 전압 제어 발진기를 적용한 위상 고정 루프(PLL)의 블록도.

Claims (9)

  1. 복수개의 단위지연셀을 직렬로 연결하여 구비하되,
    상기 단위지연셀은,
    서로 위상이 다른 두 입력전압을 수신하여 비교하고 그 결과를 증폭하여 출력하는 차동증폭부; 및
    상기 차동증폭부의 양 출력단에 연결되어 상기 차동증폭부의 구동능력을 보조하고 상기 차동증폭부의 출력전압의 스윙폭을 제어하는 제 1 및 제 2 반전수단;
    를 포함하여 구성됨을 특징으로 하는 전압 제어 발진기.
  2. 제 1항에 있어서, 차동증폭부는,
    상기 서로 위상이 다른 두 입력전압을 각각 수신하여, 두 입력전압의 차이에 따라 스위칭되는 제 1 및 제 2 엔모스 트랜지스터;
    상기 제 1 및 제 2 엔모스 트랜지스터의 소스와 접지전압 사이에 연결되고, 외부로부터 입력되는 전압제어신호에 의해 제어되어 상기 제 1 및 제 2 엔모스 트랜지스터에 흐르는 전류들의 총합을 제어하기 위한 전류소스부; 및
    전원전압과 상기 제 1 및 제 2 엔모스 트랜지스터의 드레인 사이에 각각 연결되어, 전원전압을 전압 강하시켜 출력하는 부하;
    를 구비함을 특징으로 하는 전압 제어 발진기.
  3. 제 1항에 있어서, 상기 단위지연셀은 짝수개로 구성됨을 특징으로 하는 전압 제어 발진기.
  4. 제 1항에 있어서,
    상기 단위지연셀의 출력전압의 스윙폭을 접지전압에서 전원전압까지의 크기를 가지도록 함을 특징으로 하는 전압 제어 발진기.
  5. 제 1항에 있어서,
    링 타입임을 특징으로 하는 전압 제어 발진기.
  6. 입력주파수와 출력주파수의 위상차를 비교하여 위상차에 따른 신호를 출력하는 위상비교부;
    상기 위상비교부의 출력신호를 수신하여 차지펌핑하는 차지 펌프;
    상기 차지펌프의 출력을 수신하여 필터링하는 저주파 필터;
    상기 저주파 필터의 출력을 수신하여 주파수를 조절함으로써 원하는 주파수를 출력하는 전압 제어 발진기; 및
    상기 전압 제어 발진기의 출력 주파수를 분주하는 프리스칼라 및 디바이더;를 구비하되,
    상기 전압 제어 발진기는 복수개의 단위지연셀을 직렬로 연결하여 구비하되,
    상기 단위지연셀은,
    서로 위상이 다른 두 입력전압을 수신하여 비교하고 그 결과를 증폭하여 출력하는 차동증폭부; 및
    상기 차동증폭부의 양 출력단에 연결되어 상기 차동증폭부의 구동능력을 보조하고 상기 차동증폭부의 출력전압의 스윙폭을 제어하는 제 1 및 제 2 반전수단;
    를 포함하여 구성함을 특징으로 하는 위상 고정 루프 회로.
  7. 제 6항에 있어서, 상기 단위지연셀은 짝수개로 구성됨을 특징으로 하는 위상 고정 루프 회로.
  8. 제 6항에 있어서,
    상기 단위지연셀의 출력전압의 스윙폭을 접지전압에서 전원전압까지의 크기를 가지도록 함을 특징으로 하는 위상 고정 루프 회로.
  9. 제 6항에 있어서, 상기 전압 제어 발진기는 링 타입임을 특징으로 하는 위상 고정 루프 회로.
KR1020030093921A 2003-12-19 2003-12-19 전압 제어 발진기 및 이를 적용한 위상고정루프회로 KR20050062920A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030093921A KR20050062920A (ko) 2003-12-19 2003-12-19 전압 제어 발진기 및 이를 적용한 위상고정루프회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030093921A KR20050062920A (ko) 2003-12-19 2003-12-19 전압 제어 발진기 및 이를 적용한 위상고정루프회로

Publications (1)

Publication Number Publication Date
KR20050062920A true KR20050062920A (ko) 2005-06-28

Family

ID=37254821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093921A KR20050062920A (ko) 2003-12-19 2003-12-19 전압 제어 발진기 및 이를 적용한 위상고정루프회로

Country Status (1)

Country Link
KR (1) KR20050062920A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877300B1 (ko) * 2007-05-02 2009-01-09 주식회사 티엘아이 미세적으로 조절가능하면서도 넓은 범위의 주파수를 가지는출력신호를 생성하는 전압제어 발진기 및 이에 포함되는가변지연회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877300B1 (ko) * 2007-05-02 2009-01-09 주식회사 티엘아이 미세적으로 조절가능하면서도 넓은 범위의 주파수를 가지는출력신호를 생성하는 전압제어 발진기 및 이에 포함되는가변지연회로

Similar Documents

Publication Publication Date Title
JP3625572B2 (ja) 発振回路及びそれを利用したｐｌｌ回路
US6456170B1 (en) Comparator and voltage controlled oscillator circuit
US7126431B2 (en) Differential delay cell having controllable amplitude output
US20080191783A1 (en) Symmetric charge pump replica bias detector
CN102118131B (zh) 缩短晶体振荡器的启动时间的方法
US20200052705A1 (en) Charge pump circuit and phase-locked loop
CN211830580U (zh) 浮动电源供电的轨对轨超低失配电荷泵电路
US8542073B2 (en) Variable-capacitance device
US6184732B1 (en) Setting the common mode level of a differential charge pump output
US8305155B2 (en) Phase locked loop circuit with variable voltage sources
JP2001326560A (ja) 半導体集積回路およびフェーズ・ロックド・ループ回路
US8558581B2 (en) Analog rail-to-rail comparator with hysteresis
US20140070851A1 (en) Semiconductor device
US7511584B2 (en) Voltage controlled oscillator capable of operating in a wide frequency range
CN113557667A (zh) 一种锁相环
US7190231B2 (en) High-performance charge-pump circuit for phase-locked loops
JP2006340096A (ja) 電圧電流変換回路
US8736311B2 (en) Semiconductor integrated circuit
US8975974B2 (en) Low voltage, wide frequency range oscillator
US20050156678A1 (en) Voltage control oscillator
KR20050062920A (ko) 전압 제어 발진기 및 이를 적용한 위상고정루프회로
CN110971120A (zh) 一种浮动电源供电的轨对轨超低失配电荷泵电路
KR100647385B1 (ko) 전압 제어 발진기 및 이를 적용한 위상 고정 루프회로
JP3769718B2 (ja) 電圧制御発振回路
US10211782B1 (en) Low-power wide-swing sense amplifier with dynamic output stage biasing

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid