CN106560758A - 电流输出电路 - Google Patents

电流输出电路 Download PDF

Info

Publication number
CN106560758A
CN106560758A CN201610885337.4A CN201610885337A CN106560758A CN 106560758 A CN106560758 A CN 106560758A CN 201610885337 A CN201610885337 A CN 201610885337A CN 106560758 A CN106560758 A CN 106560758A
Authority
CN
China
Prior art keywords
voltage
current
drain electrode
control circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610885337.4A
Other languages
English (en)
Other versions
CN106560758B (zh
Inventor
岛宗祐介
田中聪
筒井孝幸
中村隼人
中井人
中井一人
森泽文雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN106560758A publication Critical patent/CN106560758A/zh
Application granted granted Critical
Publication of CN106560758B publication Critical patent/CN106560758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供一种无论电源电压如何变动，均能稳定地输出电流的电流输出电路。本发明的电流输出电路包括：第1FET，对该第1FET的源极提供电源电压，对该第1FET的栅极提供第1电压，并从该第1FET的漏极输出第1电流；第2FET，对该第2FET的源极提供电源电压，对该第2FET的栅极提供第1电压，并从该第2FET的漏极输出输出电流；第1控制电路，该第1控制电路控制第1电压，使得第1电流成为目标电平；以及第2控制电路，该第2控制电路进行使第1FET的漏极电压与第2FET的漏极电压相等的控制。

Description

电流输出电路
技术领域
本发明涉及电流输出电路。
背景技术
功率放大模块中，为了向功率放大器提供偏置电流，使用生成规定的输出电流的电路。例如，专利文献1所公开的电路中，利用电流镜电路生成输出电流。具体而言，对进行了二极管连接的MOS晶体管的漏极施加与电源电压相对应的电压，从与MOS晶体管电流镜像相连的MOS晶体管的漏极输出输出电流。
现有技术文献
专利文献
专利文献1：
日本专利特开平11-186854号公报
发明内容
发明所要解决的技术问题
这里，若考虑功率放大模块的实际使用状况，则电源电压可能发生变动。因此，功率放大模块中，为了提供稳定的偏置电流，要求无论电源电压是否变动，都输出稳定的输出电流。
然而，专利文献1公开的电路中，输出电流的电流量依赖于施加的电源电压的电压值。因此，伴随电源电压的电压值的变动，输出电流也可能变动。
本发明鉴于上述情况而完成，其目的在于，提供一种无论电源电压如何变动，都能稳定地输出电流的电流输出电路。
解决技术问题所采用的技术方案
为了达到上述目的，本发明的一个侧面所涉及的电流输出电路包括：第1FET，对该第1FET的源极提供电源电压，对该第1FET的栅极提供第1电压，并从该第1FET的漏极输出第1电流；第2FET，对该第2FET的源极提供电源电压，对该第2FET的栅极提供第1电压，并从该第2FET的漏极输出输出电流；第1控制电路，该第1控制电路控制第1电压，使得第1电流成为目标电平；以及第2控制电路，该第2控制电路进行使第1FET的漏极电压与第2FET的漏极电压相等的控制。
发明效果
根据本发明，能提供一种无论电源电压如何变动，均能稳定地输出电流的电流输出电路。
附图说明
图1是表示包含本发明的一实施方式的电流输出电路的功率放大模块的结构例的图。
图2是本发明的实施方式1所涉及的电流输出电路的电路图。
图3是本发明的实施方式2所涉及的电流输出电路的电路图。
图4是本发明的实施方式3所涉及的电流输出电路的电路图。
图5是本发明的实施方式4所涉及的电流输出电路的电路图。
图6是本发明的实施方式5所涉及的电流输出电路的电路图。
图7是本发明的实施方式6所涉及的电流输出电路的电路图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。另外。对相同的要素标注相同的符号，省略重复的说明。
图1是表示包含本发明的一实施方式的电流输出电路的功率放大模块的结构例的图。
如图1所示，功率放大模块100包括电流输出电路101、偏置电路102、及放大电路103。
电源电压Vdd被提供给电流输出电路101，生成目标电平的输出电流Iout。该输出电流Iout被提供给偏置电路102。
电流输出电路101包括P沟道MOSFET(MP1、MP2)及第1控制电路110、第2控制电路111。
P沟道MOSFET(MP1)(第1FET)将电源电压Vdd提供给源极，栅极与第1控制电路110相连接，漏极与第2控制电路111相连接。
P沟道MOSFET(MP2)(第2FET)将电源电压Vdd提供给源极，栅极与P沟道MOSFET(MP1)的栅极相连接，漏极与第2控制电路111相连接。由此，P沟道MOSFET(MP2)连接为使P沟道MOSFET(MP1)与栅极电位成为相同。因此，P沟道MOSFET(MP2)能与P沟道MOSFET(MP1)设为相同的电流密度。
第1控制电路110控制P沟道MOSFET(MP1、MP2)的栅极电压，使得输出电流Iout成为目标电平。第2控制电路111进行使P沟道MOSFET(MP1、MP2)的漏极电压相等的控制。通过第1及第2控制电路110、111的控制，从P沟道MOSFET(MP2)的漏极输出目标电平的输出电流Iout。另外，第1及第2控制电路110、111的结构的详细情况在后文进行阐述。
偏置电路102生成与从电流输出电路101输出的输出电流Iout对应的电流量的偏置电流Ibias。将该偏置电流Ibias提供给放大电路103。
偏置电路102包括电压输出电路120、双极型晶体管121、及电阻元件122、123。
电压输出电路120基于由电流输出电路101提供的输出电流Iout，输出规定电平的电压(第4电压)。电压输出电路120例如包含双极型晶体管124、125。双极型晶体管124的集电极与基极相连接(下文称为二极管连接)，双极型晶体管124的集电极与电阻元件122的第2端子及双极型晶体管121的基极相连接，双极型晶体管124的发射极与双极型晶体管125的集电极相连接。双极型晶体管125进行二极管连接，其集电极与双极型晶体管124的发射极相连接，且其发射极接地。由此，双极型晶体管124的集电极生成规定电平的电压(例如，2.6V左右)。
电源电压Vdd被提供给双极型晶体管121(第2双极型晶体管)的集电极，双极型晶体管121的基极与电阻元件122的第2端子及双极型晶体管124的集电极相连接，发射极与电阻元件123的第1端子相连接。向双极型晶体管121的基极提供从电流输出电路101输出的输出电流Iout及从电压输出电路120输出的电压。由此，从双极型晶体管121的发射极输出与输出电流Iout对应的偏置电流Ibias。
向电阻元件122的第1端子提供输出电流Iout，电阻元件122的第2端子与双极型晶体管124的集电极及双极型晶体管121的基极相连接。
电阻元件123的第1端子与双极型晶体管121的发射极相连接，电阻元件123的第2端子与放大电路103相连接。
放大电路103将无线频率(RF：Radio Frequency)信号RFin(输入信号)放大至发送到基站所需的电平，并输出放大信号RFout(输出信号)。
如图1所示，放大电路103例如包括电容元件130、电阻元件131、电感器132、及双极型晶体管133。
从放大电路103的外部向电容元件130的第1端子提供无线频率信号RFin，电容元件130的第2端子与电阻元件131的第1端子相连接。电容元件130去除无线频率信号RFin的直流分量。
电阻元件131的第1端子与电容元件130的第2端子及电阻元件123的第2端子相连接，电阻元件131的第2端子与双极型晶体管133的基极相连接。
向电感器132的第1端子提供电源电压Vdd，电感器132的第2端子与双极型晶体管133的集电极相连接。
经由电感器132向双极型晶体管133(第1双极型晶体管)的集电极提供电源电压Vdd，双极型晶体管133的基极与电阻元件131的第2端子相连接，双极型晶体管133的发射极接地。将从放大电路103的外部提供的无线频率信号RFin及从偏置电路102输出的偏置电流Ibias提供给双极型晶体管133的基极。由此，从双极型晶体管133的集电极输出将无线频率信号RFin放大后得到的放大信号RFout。另外，通过从偏置电路102提供的偏置电流Ibias来控制放大电路103中的增益。
下面，对电流输出电路101中的第1及第2控制电路110、111的结构的详细情况进行说明。
＝＝实施方式1＝＝
图2是表示电流输出电路101的一个示例即电流输出电路101A的图。电流输出电路101A包括第1控制电路110A和第2控制电路111A。
第1控制电路110A包括运算放大器OP1、电流源J1及电阻元件R1、R2。
第2控制电路111A包括P沟道MOSFET(MP5)及运算放大器OP2。
电流源J1生成作为恒流的基准电流Iref。另外，电流源J1可以根据从电流输出电路101A的外部输入的信号改变基准电流Iref的电流量。
将基准电流Iref提供给电阻元件R1的第1端子，且电阻元件R1的第2端子接地。电阻元件R1的第1端子生成与基准电流Iref相对应的基准电压Vref。
将电阻元件R2的第1端子与P沟道MOSFET(MP5)的漏极相连接，且电阻元件R2的第2端子接地。电阻元件R2的第1端子生成与流过P沟道MOSFET(MP1)的电流Ids1(第1电流)相对应的电压Vdet(第2电压)。
向运算放大器OP1(第1运算放大器)的反相输入端子提供基准电压Vref，向运算放大器OP1的非反相输入端子提供电压Vdet，运算放大器OP1的输出端子与P沟道MOSFET(MP1、MP2)的栅极相连接。运算放大器OP1对P沟道MOSFET(MP1、MP2)的栅极电压进行控制，使得电压Vdet与基准电压Vref成为相等。
P沟道MOSFET(MP5)(第5FET)的源极与P沟道MOSFET(MP1)的漏极相连接，P沟道MOSFET(MP5)的栅极与运算放大器OP2的输出端子相连接，P沟道MOSFET(MP5)的漏极与电阻元件R2的第1端子相连接。
向运算放大器OP2(第2运算放大器)的反相输入端子提供P沟道MOSFET(MP1)的漏极电压，向运算放大器OP2的非反相输入端子提供P沟道MOSFET(MP2)的漏极电压，运算放大器OP2的输出端子与P沟道MOSFET(MP5)的栅极相连接。运算放大器OP2对P沟道MOSFET(MP5)的栅极电压进行控制，使得P沟道MOSFET(MP1、MP2)的漏极电压成为相等。
下面，对第1及第2控制电压110A、111A所进行的控制进行说明。
首先，对第1控制电路110A所进行的控制进行说明。
第1控制电路110A基于与基准电路Iref相对应的基准电压Vref，控制P沟道MOSFET(MP1、MP2)的栅极电压。具体而言，运算放大器OP1进行动作，使反相输入端子与非反相输入端子成为相同电位。
例如，因流过P沟道MOSFET(MP1)的电流Ids1较少，而导致电压Vdet比基准电压Vref要低时，运算放大器OP1使输出电压下降。因此，P沟道MOSFET(MP1)的栅极、源极间电压Vgs1变高，电流Ids1增加。相反，因流过P沟道MOSFET(MP1)的电流Ids1较多，而导致电压Vdet比基准电压Vref要高时，运算放大器OP1使输出电压上升。因此，P沟道MOSFET(MP1)的栅极、源极间电压Vgs1变低，电流Ids1减少。由此，第1控制电路110A进行使电流Ids1成为与基准电压Iref相对应的固定的电流量的控制。
在说明第2控制电路111A所进行的控制之前，假设不具备第2控制电路111A的结构。
电源电压Vdd例如在3.0V～4.6V之间变动。此时，P沟道MOSFET(MP1)的漏极、源极间电压Vds1根据流过P沟道MOSFET(MP1)的电流Ids1的电流量而变化。另一方面，P沟道MOSFET(MP2)中，作为漏极电压的输出电压Vout依赖于作为输出电流Iout的提供目标的偏置电路102中的负载元件(例如双极型晶体管124、125)的I-V(电流-电压)特性，例如为2.8V。因此，在例如电源电压Vdd为3.0V时，在输出电压Vout为2.8V的情况下，其差电压(＝P沟道MOSFET(MP2)的漏极、源极间电压Vds2)成为3.0V-2.8V＝0.2V。因此，P沟道MOSFET(MP1)的漏极、源极间电压Vds1与P沟道MOSFET(MP2)的漏极、源极间电压Vds2产生差。
此处，P沟道MOSFET具有如下特性：在漏极、源极间电压低于规定电平后，如果栅极电压是固定的，电流量就急剧下降。因此，若伴随电源电压Vdd的下降，P沟道MOSFET(MP2)的漏极、源极间电压Vds2低于该规定电平，则P沟道MOSFET(MP2)无法输出与流过P沟道MOSFET(MP1)的电流Ids1成比例的目标电平的输出电流Iout。
接着，对第2控制电路111A所进行的控制进行说明。
电流输出电路101A中，第2控制电路111A进行动作，使得P沟道MOSFET(MP1、MP2)的各个漏极成为相同电位。在P沟道MOSFET(MP2)的漏极电压比P沟道MOSFET(MP1)的漏极电压要高的情况下，利用运算放大器OP2的控制，使P沟道MOSFET(MP5)的栅极电压上升。于是，P沟道MOSFET(MP5)的源极电压(＝P沟道MOSFET(MP1)的漏极电压)上升。由此，P沟道MOSFET(MP1)的漏极电压与P沟道MOSFET(MP2)的漏极电压成为相同电平。
此时，因P沟道MOSFET(MP1)的漏极电压的上升，而导致P沟道MOSFET(MP1)的漏极、源极间电压Vds1下降。然而，因运算放大器OP1的控制而导致P沟道MOSFET(MP1)的栅极电压下降，由此，P沟道MOSFET(MP1)中有与基准电流Iref相对应的电流Ids1流过。而且，P沟道MOSFET(MP2)的栅极电压也下降，因此，P沟道MOSFET(MP2)中有与电流Ids1成比例的目标电平的输出电流Iout流过。
如上所述，利用第1控制电路110A进行控制，使得流过P沟道MOSFET(MP1)的电流Ids1成为与基准电流Iref相对应的电流量。此外，利用第2控制电路111A进行控制，使得P沟道MOSFET(MP1、MP2)的漏极电压成为相同电位。由此，能提供一种无论电源电压Vdd如何变动，均能稳定地输出电流的电流输出电路。
在不具备第2控制电路111A的情况下，为了在输出电压Vout与电源电压Vdd的电位差较低的条件下稳定地输出电流，需要应用栅极宽度较大的P沟道MOSFET来作为P沟道MOSFET(MP2)。然而，电流输出电路101A中，通过利用第2控制电路111A，能使用较小尺寸的P沟道MOSFET来获得与不具备第2控制电路111A的结构同等的输出电流Iout。
＝＝实施方式2＝＝
图3是表示电流输出电路101的一个示例即电流输出电路101B的图。另外，对与电流输出电路101A相同的要素标注相同的标号，并省略说明。电流输出电路101B具备第2控制电路111B以取代电流输出电路101A中的第2控制电路111A。
第2控制电路111B包括P沟道MOSFET(MP6、MP7)及电流源J2。
P沟道MOSFET(MP6)(第6FET)的源极与P沟道MOSFET(MP2)的漏极相连接，P沟道MOSFET(MP6)的栅极与P沟道MOSFET(MP6)的漏极相连接，P沟道MOSFET(MP6)的漏极的漏极与电流源J2相连接。
P沟道MOSFET(MP7)(第7FET)的源极与P沟道MOSFET(MP1)的漏极相连接，P沟道MOSFET(MP7)的栅极与P沟道MOSFET(MP6)的栅极相连接，P沟道MOSFET(MP7)的漏极与电阻元件R2的第1端子相连接。因此，P沟道MOSFET(MP7)与P沟道MOSFET(MP6)进行电流镜像连接。另外，P沟道MOSFET(MP7)能与P沟道MOSFET(MP6)设为相同的电流密度。
电流源J2输出规定的恒定电流(第3电流)。
在电流输出电路101B中，与电流输出电路101A相同，第2控制电路111B进行动作，使得P沟道MOSFET(MP1、MP2)的漏极电压成为相同电位。
具体而言，若将P沟道MOSFET(MP1、MP2)的漏极电压设为Vd1、Vd2，将P沟道MOSFET(MP6、MP7)的栅极、源极间电压设为Vgs6、Vgs7，则P沟道MOSFET(MP6、MP7)的栅极彼此相连，因此Vd1-Vgs7＝Vd2-Vgs6。这里，在P沟道MOSFET(MP6、MP7)的电流密度相等的情况下，P沟道MOSFET(MP6、MP7)的栅极、源极间电压Vgs6、Vgs7成为相等。因此，Vd1＝Vd2。
因此，在上述结构中，也能将P沟道MOSFET(MP1、MP2)的漏极电压Vd1、Vd2维持为相同电位，能获得与电流输出电路101A相同的效果。
＝＝实施方式3＝＝
图4是表示电流输出电路101的一个示例即电流输出电路101C的图。另外，对与电流输出电路101B相同的要素标注相同的标号，并省略说明。电流输出电路101C具备第1控制电路110B以取代电流输出电路101B中的第1控制电路110A。
第1控制电路110B包括N沟道MOSFET(MN3、MN4)及电流源J1。
N沟道MOSFET(MN3)(第3FET)的漏极与电流源J1相连接，N沟道MOSFET(MN3)的栅极与其漏极相连接，N沟道MOSFET(MN3)的源极接地。
N沟道MOSFET(MN4)(第4FET)的漏极与P沟道MOSFET(MP7)的漏极相连接，N沟道MOSFET(MN4)的栅极与N沟道MOSFET(MN3)的栅极相连接，N沟道MOSFET(MN4)的源极接地。因此，N沟道MOSFET(MN4)与N沟道MOSFET(MN3)进行电流镜像连接。而且，向N沟道MOSFET(MN3、MN4)的栅极提供N沟道MOSFET(MN3)的漏极电压(第3电压)。P沟道MOSFET(MP1、MP2)的栅极电压(第1电压)被N沟道MOSFET(MN4)的漏极电压所控制。
第1控制电路110B中，若各个MOSFET处于饱和状态，则N沟道MOSFET(MN4)与N沟道MOSFET(MN3)进行电流镜像连接，因此N沟道MOSFET(MN4)中有与基准电流Iref相对应的电流(第2电流)成比例的电流Ids4流过。并且，经由P沟道MOSFET(MP7)与N沟道MOSFET(MN4)相连接的P沟道MOSFET(MP1)及与P沟道MOSFET(MP1)电流镜像连接的P沟道MOSFET(MP2)中也有与基准电流Iref相对应的电流流过。
此外，通过第2控制电路111B的动作，如上所述，P沟道MOSFET(MP1、MP2)的漏极电压Vd1、Vd2维持为相同电位。此时，因P沟道MOSFET(MP1)的漏极电压Vd1的上升，而导致P沟道MOSFET(MP1)的漏极、源极间电压Vds1下降。然而，向P沟道MOSFET(MP1、MP2)的栅极提供N沟道MOSFET(MN4)的漏极电压Vd4。这里，漏极电压Vd4成为比P沟道MOSFET(MP1)的漏极电压Vd1要低P沟道MOSFET(MP7)的漏极、源极间电压Vds7所对应量的电压。因此，相比不具备第2控制电路111B的情况，能使P沟道MOSFET(MP1、MP2)的栅极电压变低。因此，流过P沟道MOSFET(MP1、MP2)的电流Ids1、Ids2增加，易于得到与电流Ids1成比例的目标电平的输出电流Iout。
因此，在上述结构中，通过比电流输出电路101B更为简易的结构，也能获得与电流输出电路101A相同的效果。
＝＝实施方式4＝＝
图5是表示电流输出电路101的一个示例即电流输出电路101D的图。另外，对与电流输出电路101C相同的要素标注相同的标号，并省略说明。电流输出电路101D具备第2控制电路111C以取代电流输出电路101C中的第2控制电路111B。
第2控制电路111C与图4所示的第2控制电路111B的结构相比，在如下这一点上不同：即、具备N沟道MOSFET(MN8)以取代电流源J2。
N沟道MOSFET(MN8)(第8FET)的漏极与P沟道MOSFET(MP6)的漏极相连接，N沟道MOSFET(MN8)的栅极与N沟道MOSFET(MN3)的栅极相连接，N沟道MOSFET(MN8)的源极接地。因此，N沟道MOSFET(MN8)与N沟道MOSFET(MN3)进行电流镜像连接。
因此，流过N沟道MOSFET(MN8)的电流Ids8成为与基准电流Iref相对应的电流量。由此，跟随基准电流Iref的电流量的变化来调整流过P沟道MOSFET(MP6)及N沟道MOSFET(MN8)的电流Ids6、Ids8的电流量，流过P沟道MOSFET(MP2)的电流Ids2的电流量也发生变化。
这里，电流输出电路101D中的输出电流Iout是从流过P沟道MOSFET(MP2)的电流Ids2减去电流Ids6(≒电流Ids8)而得到的电流量。因此，输出电流Iout的电流量伴随基准电流Iref的电流量的变化而变化。
由此，在基准电流Iref的电流量变化的情况下，电流输出电路101D与电流输出电路101C相比，能提高输出电流Iout对基准电流Iref的跟随性。
＝＝实施方式5＝＝
图6是表示电流输出电路101的一个示例即电流输出电路101E的图。另外，对与电流输出电路101C相同的要素标注相同的标号，并省略说明。电流输出电路101E具备第1控制电路110C以取代电流输出电路101C中的第1控制电路110B。
第1控制电路110C与图4所示的第1控制电路110B的结构相比，在如下这一点上不同：即、还具备N沟道MOSFET(MN9、MN10)。
N沟道MOSFET(MN9、MN10)配置为与N沟道MOSFET(MN3、MN4)共源共栅连接。具体而言，向N沟道MOSFET(MN9)(第9FET)的漏极提供电源电压Vdd，N沟道MOSFET(MN9)的栅极与其漏极相连，N沟道MOSFET(MN9)的源极与N沟道MOSFET(MN3)的漏极相连接。
N沟道MOSFET(MN10)(第10FET)的漏极与P沟道MOSFET(MP7)的漏极相连接，N沟道MOSFET(MN10)的栅极与N沟道MOSFET(MN9)的栅极相连接，N沟道MOSFET(MN10)的源极与N沟道MOSFET(MN4)的漏极相连接。因此，N沟道MOSFET(MN10)与N沟道MOSFET(MN9)进行电流镜像连接。
另外，N沟道MOSFET(MN10)能与N沟道MOSFET(MN9)设为相同的电流密度。
第1控制电路110C中，N沟道MOSFET(MN3、MN4)的源极接地，因此N沟道MOSFET(MN3、MN4)的漏极电压成为N沟道MOSFET(MN3、MN4)的漏极、源极间电压Vds3、Vds4。若将N沟道MOSFET(MN9、MN10)的栅极、源极间电压设为Vgs9、Vgs10，则N沟道MOSFET(MN、MN10)的栅极彼此连接，因此Vds3+Vgs9＝Vds4+Vgs10。这里，在N沟道MOSFET(MN9、MN10)的电流密度相等的情况下，N沟道MOSFET(MN9、MN10)的栅极、源极间电压Vgs9、Vgs10成为相等。因此，Vds3＝Vds4。
因此，防止产生N沟道MOSFET(MN3、MN4)的漏极、源极间电压Vds3、Vds4的电压差，提高流过N沟道MOSFET(MN4)的电流Ids4相对于流过N沟道MOSFET(MN3)的电流Ids3的镜像精度。由此，流过P沟道MOSFET(MP1)的电流Ids1的电流量的误差得以改善(不易受到电源电压Vdd的变动的影响)，因此电流输出电路101E与电流输出电路101C相比，提高了对于电源电压Vdd的变动的输出电流Iout的误差的防止效果。
另外，在电流输出电路101E中，对于第2控制电路111B，与图5所示的第2控制电路111C相同，也能由与N沟道MOSFET(MN3)电流镜像连接的N沟道MOSFET(MN8)来构成电流源J2。由此，与电流输出电路101D相同，能提高输出电流Iout对基准电流Iref的跟随性。
＝＝实施方式6＝＝
图7是表示电流输出电路101的一个示例即电流输出电路101F的图。另外，对与电流输出电路101E相同的要素标注相同的标号，并省略说明。电流输出电路101F具备第1控制电路110D以取代电流输出电路101E中的第1控制电路110C。
第1控制电路110D与图6所示的第1控制电路110C的结构相比，在如下这一点上不同：即、还具备电流源J3及N沟道MOSFET(MN11)。
第1控制电路110D构成低电压共源共栅连接。具体而言，向N沟道MOSFET(MN11)(第11FET)的漏极提供由电流源J3生成的恒定电流，N沟道MOSFET(MN11)的栅极与其漏极相连接，N沟道MOSFET(MN11)的源极接地。此外，N沟道MOSFET(MN9、MN10)的栅极与N沟道MOSFET(MN11)的漏极相连接。N沟道MOSFET(MN3、MN4)的栅极与N沟道MOSFET(MN9)的漏极相连接。
此处，在图6所示的第1控制电路110C中，考虑将最低限度所需电压值VddE作为电源电压。电压值VddE需要是比N沟道MOSFET(MN9)的漏极电压Vd9要高的电压。这里，漏极电压Vd9成为对N沟道MOSFET(MN9)的栅极电压、即N沟道MOSFET(MN3)的漏极电压Vd3加上N沟道MOSFET(MN9)的栅极、源极间电压Vgs9而得到的电压值(Vd3+Vgs9)。此外，由于N沟道MOSFET(MN3)的源极接地，因此漏极电压Vd3成为N沟道MOSFET(MN3)的栅极、源极间电压Vgs3。因此，最低限度所需电压值VddE成为漏极电压Vd9(＝Vgs3+Vgs9)+VJ1。此处，电压VJ1是电流源J1的可动作最低电压。
另一方面，在图7所示的第1控制电路110D的情况下，N沟道MOSFET(MN9)的漏极电压Vd9与N沟道MOSFET(MN3)的栅极电压、即N沟道MOSFET(MN3)的栅极、源极间电压Vgs3相等。此外，N沟道MOSFET(MN11)的漏极电压等于对N沟道MOSFET(MN3)的漏极电压Vd3加上N沟道MOSFET(MN9)的栅极、源极间电压Vgs9而得到的电压值(Vd3+Vgs9)。因此，若作为电源电压将最低限度所需电压值设为VddF，则电压值VddF成为Vgs3+VJI或Vd3+Vgs9+VJ3中较高的一方。此处，电压VJ3是电流源J3的可动作最低电压。漏极电压Vd3可得到比栅极、源极间电压Vgs3更低的电压，因此电压值VddF可得到比电压值VddE更低的电压值。
因此，电流输出电路101F与电流输出电路101E相比，能以更低的电源电压进行动作。
另外，在电流输出电路101F中，对于第2控制电路111B，与图5所示的第2控制电路111C相同，也能由与N沟道MOSFET(MN3)电流镜像连接的N沟道MOSFET(MN8)来构成电流源J2。由此，与电流输出电路101D相同，能提高输出电流Iout对基准电流Iref的跟随性。
以上，对本发明例示的实施方式进行了说明。电流输出电路101A～101F包括对电流镜像连接的P沟道MOSFET(MP1、MP2)的栅极电压进行控制的第1控制电路、以及将P沟道MOSFET(MP1、MP2)的漏极电压维持为相等的第2控制电路。利用第2控制电路，即使电源电压Vdd发生变动，也能将P沟道MOSFET(MP1)的漏极电压控制为与P沟道MOSFET(MP2)的漏极电压成为相同电位。因此，P沟道MOSFET(MP1、MP2)的漏极、源极间电压Vds1、Vds2易于维持相同电位。
此外，通过第2控制电路的控制，伴随P沟道MOSFET(MP2)的漏极、源极间电压Vds2的下降，P沟道MOSFET(MP1)的漏极、源极间电压Vds1也下降。然而，对于该漏极、源极间电压Vds1的下降，若更多的电流流过P沟道MOSFET(MP1)，则第1控制电路控制P沟道MOSFET(MP1)及P沟道MOSFET(MP2)的栅极电压。由此，能防止输出电流Iout的减少，易于确保P沟道MOSFET(MP2)的电流提供能力。
因此，根据电流输出电路101A～101F，无论电源电压Vdd如何变动，均能稳定地输出电流。
电流输出电路101D的第2控制电路111C中，与第2控制电路111B相比，还具备N沟道MOSFET(MN8)。由此，根据基准电流Iref的变化来调整流过P沟道MOSFET(MP6)的电流Ids6的电流量，流过P沟道MOSFET(MP2)的电流Ids2的电流量也发生变化。因此，P沟道MOSFET(MP6、MP7)的电流密度相一致，P沟道MOSFET(MP1、MP2)的漏极电压更接近相同电位。电流Ids2和电流Ids6保持固定的比率来变化，因此与电流输出电路101C相比，能提高输出电流Iout对基准电流Iref的跟随性。
电流输出电路101E的第1控制电路110C中，与第1控制电路110B相比，还具备N沟道MOSFET(MN9、MN10)。由此，防止产生N沟道MOSFET(MN3、MN4)的漏极、源极间电压Vds3、Vds4的电压差，提高流过N沟道MOSFET(MN4)的电流Ids4相对于流过N沟道MOSFET(MN3)的电流Ids3的镜像精度。因此，电流输出电路101E中，与电流输出电路101C相比，提高了对于电源电压Vdd的变动的输出电流Iout的误差的防止效果。
电流输出电路101F的第1控制电路110D中，与第1控制电路110C相比，还具备N沟道MOSFET(MN11)。由此，作为电源电压的最低限度所需电压值变低。因此，电流输出电路101F与电流输出电路101E相比，能以更低的电源电压进行动作。
另外，图1～图7所示的电流输出电路中，可以适当地利用N沟道MOSFET来取代P沟道MOSFET，也可以利用P沟道MOSFET来取代N沟道MOSFET。
上述所说明的各实施方式是为了便于理解本发明，但并非对本发明进行限定解释。本发明可以在不脱离其主旨的范围内进行变更/改良，并且本发明还包含与其等价的内容。即，只要在本领域技术人员对各实施方式进行适当的设计改变而得到的技术方案中包含本发明的特征，则认为其包含于本发明的范围内。例如，各实施方式所具有的各要素及其配置、材料、条件、形状、尺寸等并不限于示例，能进行适当的改变。此外，各实施方式所具有的各要素能在技术上可实现的范围内进行组合，只要该组合包含本发明的特征则认为其也包含于本发明的范围中。
标号说明
100 功率放大模块
101A、101B、101C、101D、101E、101F 电路输出电路
110A、110B、110C、110D 第1控制电路
111A、111B、111C 第2控制电路
102 偏置电路
120 电压输出电路
121、124、125、133 双极型晶体管
122、123、131、R1、R2 电阻元件
103 放大电路
130 电容元件
132 电感器
MP1、MP2、MP5、MP6、MP7 P沟道MOSFET
MN3、MN4、MN8、MN9、MN10、MN11 N沟道MOSFET
OP1、OP2 运算放大器
J1、J2、J3 电流源
RFin 无线频率信号
RFout 放大信号
Vdd 电源电压
Vout 输出电压
Vref 基准电压
Iout 输出电流
Iref 基准电流
Ibias 偏置电流

Claims (11)

1.一种电流输出电路，其特征在于，包括：
第1FET，对该第1FET的源极提供电源电压，对该第1FET的栅极提供第1电压，并从该第1FET的漏极输出第1电流；
第2FET，对该第2FET的源极提供所述电源电压，对该第2FET的栅极提供所述第1电压，并从该第2FET的漏极输出输出电流；
第1控制电路，该第1控制电路控制所述第1电压，使得所述第1电流成为目标电平；以及
第2控制电路，该第2控制电路进行使所述第1FET的漏极电压与所述第2FET的漏极电压相等的控制。
2.如权利要求1所述的电流输出电路，其特征在于，
所述第1控制电路包含第1运算放大器，该第1运算放大器基于与所述目标电平相对应的基准电压和与所述第1电流相对应的第2电压，控制所述第1电压，使得所述第1电流成为所述目标电平。
3.如权利要求1所述的电流输出电路，其特征在于，
所述第1控制电路包含：
第3FET，对该第3FET的栅极提供第3电压，从该第3FET的源极输出第2电流；以及
第4FET，该第4FET与所述第3FET进行电流镜像连接，
所述第1电压是所述第4FET的漏电压。
4.如权利要求2所述的电流输出电路，其特征在于，
所述第2控制电路包含第5FET及第2运算放大器，
所述第5FET的源极与所述第1FET的漏极相连接，
所述第2运算放大器控制所述第5FET的栅极电压，使得所述第1FET的漏极电压与所述第2FET的漏极电压成为相等。
5.如权利要求2所述的电流输出电路，其特征在于，
所述第2控制电路包含：
第6FET，该第6FET的漏极与栅极相连接，从该第6FET的漏极输出第3电流；以及
第7FET，该第7FET与所述第6FET进行电流镜像连接，且与所述第6FET具有相同的电流密度，
所述第6FET的源极与所述第2FET的漏极相连接，
所述第7FET的源极与所述第1FET的漏极相连接。
6.如权利要求3所述的电流输出电路，其特征在于，
所述第2控制电路包含：
第6FET，该第6FET的漏极与栅极相连接，从该第6FET的漏极输出第3电流；以及
第7FET，该第7FET与所述第6FET进行电流镜像连接，且与所述第6FET具有相同的电流密度，
所述第6FET的源极与所述第2FET的漏极相连接，
所述第7FET的源极与所述第1FET的漏极相连接。
7.如权利要求6所述的电流输出电路，其特征在于，
所述第2控制电路包含：
第8FET，该第8FET与所述第3FET进行电流镜像连接，且该第8FET的漏极与所述第6FET的漏极相连接。
8.如权利要求6或7所述的电流输出电路，其特征在于，
所述第1控制电路包含：
第9FET,该第9FET的漏极与栅极相连接；以及
第10FET，该第10FET与所述第9FET进行电流镜像连接，且与所述第9FET具有相同的电流密度，
所述第9FET的源极与所述第3FET的漏极相连接，
所述第10FET的源极与所述第4FET的漏极相连接，
所述第1电压是所述第10FET的漏电压。
9.如权利要求8所述的电流输出电路，其特征在于，
所述第1控制电路包含：
第11FET,该第11FET的漏极与栅极相连接，
所述第9FET的栅极与所述第11FET的漏极相连接，
所述第3FET的栅极与所述第9FET的漏极相连接。
10.一种功率放大模块，其特征在于，包括：
权利要求1至9的任一项所述的电流输出电路；
放大输入信号并输出放大信号的第1双极型晶体管；以及
基于从所述电流输出电路输出的所述输出电流，向所述第1双极型晶体管的基极提供偏置电流的偏置电路。
11.如权利要求10所述的功率放大模块，其特征在于，
所述偏置电路包括：
电压输出电路，对该电压输出电路提供所述输出电流，且该电压输出电路输出规定电平的第4电压；以及
第2双极型晶体管，对该第2双极型晶体管的基极提供所述第4电压及所述输出电流，并从该第2双极型晶体管的发射极输出所述偏置电流。
CN201610885337.4A 2015-10-05 2016-10-10 电流输出电路 Active CN106560758B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-197915 2015-10-05
JP2015197915A JP2017072911A (ja) 2015-10-05 2015-10-05 電流出力回路

Publications (2)

Publication Number Publication Date
CN106560758A true CN106560758A (zh) 2017-04-12
CN106560758B CN106560758B (zh) 2018-05-22

Family

ID=58447686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610885337.4A Active CN106560758B (zh) 2015-10-05 2016-10-10 电流输出电路

Country Status (3)

Country Link
US (2) US9882533B2 (zh)
JP (1) JP2017072911A (zh)
CN (1) CN106560758B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108566165A (zh) * 2018-03-27 2018-09-21 尚睿微电子（上海）有限公司 一种控制电路、功率放大电路及控制方法
CN113168199A (zh) * 2018-11-26 2021-07-23 株式会社村田制作所 电流输出电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639299B (zh) * 2017-08-02 2018-10-21 立積電子股份有限公司 電流補償電路
CN112230707B (zh) * 2019-07-15 2022-12-20 瑞昱半导体股份有限公司 输出电路
CN112631366A (zh) * 2020-11-26 2021-04-09 玄武石半导体(武汉)有限公司 连续分段线性电流的控制电路及其控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566944B1 (en) * 2002-02-21 2003-05-20 Ericsson Inc. Current modulator with dynamic amplifier impedance compensation
CN1716143A (zh) * 2004-07-02 2006-01-04 富士通株式会社 稳流电路、稳流方法以及固态成像装置
US7193474B2 (en) * 2004-11-02 2007-03-20 Skyworks Solutions, Inc. Current limit circuit for power amplifiers
JP2011065208A (ja) * 2009-09-15 2011-03-31 Ricoh Co Ltd 定電流発生回路および該定電流発生回路を用いた半導体装置ならびに電子機器
US20140253243A1 (en) * 2013-03-05 2014-09-11 Murata Manufacturing Co., Ltd. Power amplifying module
CN203950228U (zh) * 2014-07-07 2014-11-19 四川和芯微电子股份有限公司 电流源电路
US20150207513A1 (en) * 2014-01-21 2015-07-23 Fujitsu Limited Current mirror circuit and charge pump circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2228384A (en) * 1989-02-17 1990-08-22 Philips Electronic Associated Current conveyor circuit
KR100241202B1 (ko) * 1995-09-12 2000-02-01 니시무로 타이죠 전류미러회로
JPH11186854A (ja) 1997-12-22 1999-07-09 Toshiba Corp バイアス回路
JP4015319B2 (ja) * 1999-07-12 2007-11-28 富士通株式会社 定電流発生回路および差動増幅回路
US7333778B2 (en) * 2001-03-21 2008-02-19 Ericsson Inc. System and method for current-mode amplitude modulation
US6995612B1 (en) * 2003-12-15 2006-02-07 Sun Microsystems, Inc. Circuit for reducing current mirror mismatch due to gate leakage current
JP2005217557A (ja) 2004-01-28 2005-08-11 Renesas Technology Corp 高周波電力増幅回路
JP2006157644A (ja) * 2004-11-30 2006-06-15 Fujitsu Ltd カレントミラー回路
KR101362018B1 (ko) * 2006-10-06 2014-02-11 스카이워크스 솔루션즈, 인코포레이티드 증폭기를 위한 출력 전력 보정 모듈을 포함하는 송신기 시스템
JP5136834B2 (ja) * 2007-10-16 2013-02-06 株式会社村田製作所 Ｒｆ電力増幅装置およびｒｆ電力増幅器の電源電圧を制御する電源供給回路
US8098102B2 (en) * 2009-02-03 2012-01-17 Renesas Electronics Corporation RF power amplifier and RF power module using the same
JP5299093B2 (ja) * 2009-05-29 2013-09-25 株式会社村田製作所 バイアス回路、ハイパワーアンプ及び携帯情報端末
US9166533B2 (en) 2009-07-30 2015-10-20 Qualcomm Incorporated Bias current monitor and control mechanism for amplifiers
US8519796B2 (en) * 2009-09-30 2013-08-27 Murata Manufacturing Co., Ltd. Bias generation circuit, power amplifier module, and semiconductor device
JP6494955B2 (ja) * 2014-08-28 2019-04-03 ラピスセミコンダクタ株式会社 高周波増幅回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566944B1 (en) * 2002-02-21 2003-05-20 Ericsson Inc. Current modulator with dynamic amplifier impedance compensation
CN1716143A (zh) * 2004-07-02 2006-01-04 富士通株式会社 稳流电路、稳流方法以及固态成像装置
US7193474B2 (en) * 2004-11-02 2007-03-20 Skyworks Solutions, Inc. Current limit circuit for power amplifiers
JP2011065208A (ja) * 2009-09-15 2011-03-31 Ricoh Co Ltd 定電流発生回路および該定電流発生回路を用いた半導体装置ならびに電子機器
US20140253243A1 (en) * 2013-03-05 2014-09-11 Murata Manufacturing Co., Ltd. Power amplifying module
US20150207513A1 (en) * 2014-01-21 2015-07-23 Fujitsu Limited Current mirror circuit and charge pump circuit
CN203950228U (zh) * 2014-07-07 2014-11-19 四川和芯微电子股份有限公司 电流源电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108566165A (zh) * 2018-03-27 2018-09-21 尚睿微电子（上海）有限公司 一种控制电路、功率放大电路及控制方法
CN113168199A (zh) * 2018-11-26 2021-07-23 株式会社村田制作所 电流输出电路
US11880218B2 (en) 2018-11-26 2024-01-23 Murata Manufacturing Co., Ltd. Current output circuit

Also Published As

Publication number Publication date
US20170099033A1 (en) 2017-04-06
JP2017072911A (ja) 2017-04-13
US9882533B2 (en) 2018-01-30
US10637401B2 (en) 2020-04-28
US20180102742A1 (en) 2018-04-12
CN106560758B (zh) 2018-05-22

Similar Documents

Publication Publication Date Title
CN106560758B (zh) 电流输出电路
US7176753B2 (en) Method and apparatus for outputting constant voltage
US9837962B2 (en) Envelope tracker with variable boosted supply voltage
Oh et al. A CMOS low-dropout regulator with current-mode feedback buffer amplifier
US7893670B2 (en) Frequency compensation scheme for stabilizing the LDO using external NPN in HV domain
CN108646841B (zh) 一种线性稳压电路
CN104571242B (zh) 电压调节器
CN100565417C (zh) 恒电流电路和使用了它的电源装置及发光装置
CN108599728B (zh) 一种具有限流和钳位功能的误差放大器
US20150212530A1 (en) Low dropout voltage regulator and method
KR101238173B1 (ko) 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터
KR101451468B1 (ko) 정전류 회로 및 기준 전압 회로
CN101295928A (zh) 稳压器
CN106502294B (zh) 稳压电路
Mahmoudidaryan et al. Wideband hybrid envelope tracking modulator with hysteretic-controlled three-level switching converter and slew-rate enhanced linear amplifier
JP2007324661A (ja) 電流出力型デジタルアナログ変換器ならびにそれを用いた負荷駆動装置および電子機器
TWI229349B (en) Semiconductor device with a negative voltage regulator
CN208351364U (zh) 一种线性稳压电路
KR20090127811A (ko) 전압 조정기
CN104516385B (zh) 电压调节器
JP6306439B2 (ja) シリーズレギュレータ回路
CN106300965B (zh) 一种基于负载供电的升压电源ldo供电系统
JP2015126484A (ja) 出力回路および電圧発生装置
US20100045387A1 (en) Optical receiver-amplifier
CN109391234A (zh) 差动放大电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant